专利名称：一种超高速十进制计数器的制作方法
技术领域：
一种超高速十进制计数器技术领域[0001]本实用新型涉及一种异步十进制计数器，尤指一种超高速的十进制计数器。
技术背景[0002]目前，最常用的十进制计数器是异步十进制计数器(即LS290)，它是由一个一位 二进制计数器和一个异步五进制计数器组成。其缺点是采用低功耗晶体管-晶体管逻辑 (TTL)工艺制造的异步十进制计数器，由于内部的晶体管始终工作在截止或饱和两个状态， 深饱和状态下的晶体管具有突出的电荷存储效应。增加了平均传输延迟时间，工作频率较 低，一般为几十兆赫兹。实用新型内容[0003]本实用新型将ECL电路设计及制造工艺应用到常见的异步十进制计数器集成 电路设计和制造过程中，实现一种超高速十进制计数器ER4811，它的特征频率能够达到 250 300MHz。[0004]为此，采用如下技术方案一种超高速十进制计数器，包括二分频和五分频电路， 所述二分频电路由T'触发器组成，所述五分频电路由f触发器、互、万2触发器组成；电路设 计采用发射极耦合逻辑ECL设计，即所述触发器T'、f、Α, 02之间是通过直接耦合方 式连接的；所述触发器T'、f、D^ 52的输入端均采用发射极耦合的“或”和“或非”门 逻辑设计，其输出端均采用互补输出的三极管发射极跟随器设计；该三极管发射极跟随器 的VCCl电源和电源的VCC2电源是分离的；[0005]所述发射极耦合逻辑ECL方式形成了该超高速十进制计数器电路的核心一差分 放大器，所以即使在信号转换期间也消除了电流尖锋；所述超高速十进制计数器具有两个 时钟输入端CP和& ,一个公共清“0”端CR端，以使计数器可从“0000”状态开始计数；公 共清“0”端可以压过时钟输入；触发器T'和万2有互补的Q、泛输出，而触发器f和万只有Q输出。[0006]本实用新型ER4811具有二分频、五分频和十分频的功能。但实际中更多的用作十 分频。作为十分频，只要输入端每输入10个脉冲，其输出端即可输出一组完整的脉冲信号， 又由于电路设计采用发射极开路输出结构，并且输入端均有输入下拉电阻，可以把不用的 输入端悬空，以节省组件功耗。[0007]ER4811的工作频率为250M_300MHz，是目前数字逻辑电路中速度最快的一种， ECLlOK系列典型的门传输延迟时间为2ns，门功耗为60mW。它们被广泛应用于高速测试、通 讯、计算机领域中。除了速度高这个明显的优势外，ER4811超高频十进制计数器电路在设 计上具有以下的特点，使得他们在要求高性能器件的系统中成为更合适的器件[0008](1)、互补输出由于有了互补输出功能，不需要外接反向器就可以在本实用新型 的输出端得到两个互补输出。这样就可以在系统设计中减少使用器件的个数，从而减少因使用反向器而引入的传输延迟，并降低系统功耗。[0009](2)、高输入阻抗和低输出阻抗本实用新型电路内部触发器与触发器之间是通过 直接耦合方式连接，差分输入结构和射极跟随器输出，保证了电路高输入阻抗和低输出阻 抗，使得本实用新型有大的扇入、扇出能力和通用驱动特点。[0010](3)、电流噪声小由于电路的核心是一个差分放大器，所以即使在信号转换期间 也消除了电流尖锋。[0011]G)、几乎恒定的电源电流因为电路的差分工作方式和互补输出，所以本实用新 型工作时，电源电流几乎是恒定的，这样就可简化系统电源设计，从而降低成本。[0012](5)、串扰小由于在信号通路上开关电流小，所以，虽然电压逻辑摆幅低(典型值 850mV)，但因为电路内部的射极跟随器的Vra电源和电源开关的Vcc2电源是分离的，并且由 于有相对长的边沿时间，所以系统的串扰小。[0013](6)、线或功能由于本实用新型输出都为发射极开路输出方式，所以在使用中就 有线或功能。这样，应用线或功能就可以减少在复杂功能设计中所使用的器件个数。[0014](7)、可驱动传输线本实用新型的发射极开路输出提供了传输线驱动能力，还便 于选择不同的下拉电阻，使得和相应特性的传输线进行源端匹配，而且没有内部的下拉电 阻，也就降低了器件本身的功耗。[0015](8)、不同的输入端可以开路本实用新型的输入端都设置了 50kQ的内部下拉电 阻，这样不用的输入端不用在外部作任何处置，而大大简化了系统设计。
[0016]图1为本实用新型的电路逻辑图；[0017]图2为本实用新型的封装管脚图；[0018]图3、图4为8421码计数器的编码表、波形图；[0019]图5、图6为M21码计数器的编码表、波形图。
具体实施方式
[0020]本实用新型ER4811的管脚说明如下1、16脚接地；8脚接_5. 2V电源；2脚组 成8421码计数器时与3脚连接，组成M21码计数器时作为时钟输入端；3脚组成8421码 计数器时与2脚连接，组成M21码计数器时悬空；5脚组成8421码计数器时作为时钟输 入端，组成M21码计数器时与10脚相连；10脚组成8421码计数器时作为时悬空，组成 M21码计数器时与5脚相连；6脚公共清零端；4、15、14、9脚分别为计数器的四个输出端 Q0 Q1 Q2 Q3 ；7、11、12、13 脚空脚。[0021]一种超高速十进制计数器，包括二分频和五分频电路，所述二分频电路由T'触发 器组成，所述五分频电路由f触发器、互、这触发器组成；电路设计采用发射极耦合逻辑 ECL设计，即所述触发器T'、 、万、丞之间是通过直接耦合方式连接的；所述触发器 T'、ψ、互、这的输入端均采用发射极耦合的“或”和“或非”门逻辑设计，其输出端均采 用互补输出的三极管发射极跟随器设计；该三极管发射极跟随器的Vra电源和电源的Vrc2 电源是分离的；[0022]所述发射极耦合逻辑ECL方式形成了该超高速十进制计数器电路的核心一差分 放大器，所以即使在信号转换期间也消除了电流尖锋。[0023]所述超高速十进制计数器具有两个时钟输入端CP和斤，一个公共清“0”端CR端， 以使计数器可从“0000”状态开始计数；公共清“0”端可以压过时钟输入；触发器T'和万2 有互补的Q、泛输出，而触发器f和万只有Q输出。[0024]下面以8421码计数器为例，具体说明[0025]当CR = 1时，T'触发器可完成+2功能，斤接时钟脉冲，T'具有Q、泛相反的输 出。由A、丞和尹触发器可完成+5功能。马触发器的输出端这接f触发器的输入端f，对这 信号完成+2功能，同时与f触发器的输出端&同时接到万2触发器的输入端&，当这、Q2同时为“1”时使万2触发器状态翻转。A、乌的输出端Q1^3同时接互触发器的万输入端， 当Qp Q3的值同时为“1”时，Γ触发器的输出端A输出“0”，下一个脉冲触发时计数器的状 态回到起始状态“0000”，开始下一轮计数。8421码十进制计数状态转换0000 — 0001 — 00 10 — 0011 — 0100 — 0101 — 0110 — 0111 — 1000 — 1001 — 0000。[0026]当CR = 0时，计数器完成同步置“0”的逻辑功能，Q0 Q1 Gl2仏输出0000。[0027]本实用新型ER4811采用典型ECL工艺加工制造，通过版图设计制作光刻掩膜版， 其工艺过程埋层氧化一埋层光刻一埋层扩散一外延一隔离氧化一隔离光刻一隔离扩散一 磷桥光刻一磷桥扩散一基区光刻一基区扩散一发射区光刻一发射区扩散一引线孔光刻一 做不掺磷SW2 —重刻引线孔一溅钼一溅Mo、Si-AL —反刻一合金一钝化一压点。
权利要求1.一种超高速十进制计数器，包括二分频和五分频电路，其特征在于所述二分频电 路由T'触发器组成，所述五分频电路由f触发器、互、岛触发器组成；电路设计采用发射 极耦合逻辑ECL设计，即所述触发器T'、f、战、万2之间是通过直接耦合方式连接的；所 述触发器T'、f、Du战的输入端均采用发射极耦合的“或”和“或非”门逻辑设计，其输 出端均采用互补输出的三极管发射极跟随器设计；该三极管发射极跟随器的VCCl电源和 电源的VCC2电源是分离的；所述发射极耦合逻辑ECL方式形成了该超高速十进制计数器电路的核心一差分放大 器，所以即使在信号转换期间也消除了电流尖锋；所述超高速十进制计数器具有两个时钟输入端CP (2脚)和& (5脚)，一个公共清“0” 端CR端(6脚)，以使计数器可从“0000”状态开始计数；公共清“0”端(6脚)可以压过时 钟输入；触发器T'和万2有互补的Q、泛输出，而触发器f和万只有Q输出。
2.根据权利要求1所述的一种超高速十进制计数器，其特征在于该计数器的&输出 (3脚)和CP (2脚)连接，即可组成高速8421码的十进制计数器-,CP (5脚)为该高速8421 码的十进制计数器的时钟输入端。
3.根据权利要求1所述的一种超高速十进制计数器，其特征在于该计数器的的^3(10 脚)和汪(5脚)连接，即可组成高速M21码的十进制计数器；CP O脚)为该高速M21码 的十进制计数器的时钟输入端。
4.根据权利要求1-3中任一所述的一种超高速十进制计数器，其特征在于所属超高 速十进制计数器的输入端都设置了 45 的内部下拉电阻。
专利摘要一种超高速十进制计数器，其二分频电路由T′触发器组成，五分频电路由触发器、触发器组成；所述触发器T′、之间是通过直接耦合方式连接的；所述触发器T′、的输入端均采用发射极耦合的“或”和“或非”门逻辑设计，其输出端均采用互补输出的三极管发射极跟随器设计；该三极管发射极跟随器的VCC1电源和电源的VCC2电源是分离的；本实用新型ER4811的工作频率为250M-300MHz，是目前数字逻辑电路中速度最快的一种，且其具有二分频、五分频和十分频的功能。
文档编号H03K23/66GK201821334SQ20102056999
公开日2011年5月4日 申请日期2010年10月18日 优先权日2010年10月18日
发明者刘惠林, 朱爱玲, 杨保书, 王林, 王永功 申请人:天水天光半导体有限责任公司