专利名称：具有内建负载衰减器的宽带数/模转换器的制作方法
技术领域：
本发明大体上涉及通信系统。更具体来说，本发明涉及用于具有内建负载衰减器的宽带数/模转换器的系统和方法。
背景技术：
无线通信系统经广泛部署以提供各种类型的通信内容，例如声音、视频、数据等。 这些系统可以是能够支持多个无线通信装置与一个或一个以上基站的同时通信的多址系统。无线通信装置可以是电池操作的移动装置。因此，无线通信装置的功率消耗的减少可导致用于无线通信装置的电池寿命的增加。无线通信装置可包含模拟和数字电路两者。举例来说，无线通信装置内的信号处理可通过数字电路执行，而信号到无线通信装置和从无线通信装置的实际传输可使用模拟电路执行。无线通信装置可利用将数字信号转换成模拟信号以供模拟电路使用的数/模转换器(DAC)。由于无线通信系统中所使用的带宽和数据速率已增加，所以能够跨较宽频谱以较高数据速率操作的DAC已变得越来越重要。益处可通过实施具有相对较低功率消耗的宽带 DAC来实现。
发明内容
图1说明无线通信装置的各种组件；图2是说明用于具有内建负载衰减器的宽带数/模转换器的数据流的框图；图3是说明具有内建负载衰减器的宽带DAC的电路图；图4是说明具有双级联电流源的DAC的框图；图5是具有双级联电流源的DAC的电路图；图6是用于实施具有内建负载衰减器的宽带DAC的方法的流程图；图7说明对应于图6的方法的装置附加功能块；图8是说明用于在芯片上系统(SOC)中使用具有内建负载衰减器的宽带DAC来执行数字预失真技术的数据流的框图；以及图9说明可包含于根据本发明配置的无线装置内的特定组件。
具体实施例方式描述一种用于数/模转换的电路。所述电路包含数/模转换器(DAC)，其包含双级联电流源和差动电流模式开关(DCMQ。所述电路还包含直流(DC)补偿级。所述电路进一步包含负载衰减器。双级联电流源可位于所述DCMS与导轨电压之间。所述DAC的输出可输入到负载衰减器中。所述DC补偿级的输出可输入到负载衰减器中。所述双级联电流源可包含第一 P型金属氧化物半导体(PMOS)晶体管。第一 PMOS晶体管的源极可连接到导轨电压，且第一 PMOS晶体管的栅极可连接到第一偏压电压。所述双级联电流源还可包含第二 PMOS晶体管。第二 PMOS晶体管的源极可连接到第一 PMOS晶体管的漏极，且第二 PMOS晶体管的栅极可连接到第二偏压电压。来自负载衰减器的DAC的电阻可等于第二 PMOS晶体管的跨导乘以第一电阻乘以第二电阻。第一电阻可以是第二PMOS晶体管的从漏极到源极的电阻，且第二电阻可以是第
一PMOS晶体管的从漏极到源极的电阻。所述DCMS可包含第一 ρ型金属氧化物半导体(PMOS)晶体管。第一 PMOS晶体管的源极可连接到所述双级联电流源的输出端。第一 PMOS晶体管的栅极可连接到第一数据输入端，且第一 PMOS晶体管的漏极可连接到第一输出端。所述DCMS还可包含第二 PMOS晶体管。第二 PMOS晶体管的源极可连接到所述双级联电流源的输出端。第二 PMOS晶体管的栅极可连接到第二数据输入端，且第二 PMOS晶体管的漏极可连接到第二输出端。DC补偿级可包含第一 ρ型金属氧化物半导体(PMOS)晶体管。第一 PMOS晶体管的源极可连接到导轨电压，第一 PMOS晶体管的漏极可连接到第一输出端，且第一 PMOS晶体管的栅极可连接到PMOS偏压电压(VBP)。所述DC补偿级还可包含第二 PMOS晶体管。第二 PMOS晶体管的源极可连接到导轨电压，第二 PMOS晶体管的漏极可连接到第二输出端，且第
二PMOS晶体管的栅极可连接到VBP。所述负载衰减器可包含第一放大器。第一放大器的正输入端可接收第一参考信号。负载衰减器还可包含第一 P型金属氧化物半导体(PM0Q晶体管。第一 PMOS晶体管的源极可连接到负载衰减器的第一输入端和第一放大器的负输入端，第一 PMOS晶体管的栅极可连接到第一放大器的输出端，且第一 PMOS晶体管的漏极可连接到负载衰减器的第一输出端。所述负载衰减器可进一步包含第二放大器。第二放大器的正输入端可接收第二参考信号。所述负载衰减器还可包含第二 PMOS晶体管。第二 PMOS晶体管的源极可连接到负载衰减器的第二输入端和第二放大器的负输入端，第二 PMOS晶体管的栅极可连接到第二放大器的输出端，且第二 PMOS晶体管的漏极可连接到负载衰减器的第二输出端。所述第一放大器和第二放大器可具有转移函数。第一 PMOS晶体管和第二 PMOS晶体管可具有跨导。来自DAC的负载衰减器的电阻可以是转移函数与跨导的商的倒数(one over)。来自负载衰减器的DAC的电阻与来自DAC的负载衰减器的电阻的比率不受负载电阻限制。输出摆动可不展示于DAC中，从而减小DAC的信号/代码相依行为。负载衰减器所需的额外电流可由DC补偿级供应。负载衰减器的输入节点的低阻抗可实现短时脉冲波形干扰能量(glitch energy)的快速释放。所述电路还可包含连接到负载衰减器的输出端的滤波器。所述DAC可以是低功率高分辨率宽带DAC。
还描述一种用于实施具有内建负载衰减器的宽带数/模转换器(DAC)的方法。通过为双级联电流源的电流源产生电流。将所产生的电流施加到差动电流模式开关(DCMS)。 使用DCMS将数字信号转换成模拟信号。使模拟信号通过负载衰减器。所述方法还可包含使用DC补偿级将直流(DC)分量添加到模拟信号。描述一种具有具有内建负载衰减器的宽带数/模转换器(DAC)的无线装置。所述无线装置包含用于通过电流源产生电流的装置。所述电流源是双级联电流源。无线装置还包含用于将所产生的电流施加到差动电流模式开关(DCMQ的装置。无线装置进一步包含用于使用DCMS将数字信号转换成模拟信号的装置。无线装置还包含用于使模拟信号通过负载衰减器的装置。还描述一种用于具有内建负载衰减器的宽带数/模转换器(DAC)的计算机程序产品。所述计算机程序产品包含具有指令的计算机可读媒体。指令包含用于通过为双级联电流源的电流源产生电流的代码。指令还包含用于将所产生的电流施加到差动电流模式开关 (DCMS)的代码。指令进一步包含用于使用DCMS将数字信号转换成模拟信号的代码。指令还包含用于使模拟信号通过负载衰减器的代码。图1说明无线通信装置102的各种组件。无线通信装置102可用于无线通信系统中。无线通信装置102还可称为终端、存取终端、用户设备(UE)、用户单元、站、移动站等，且可包含以上各者的功能性的一些或全部。无线通信装置102可以是蜂窝式电话、个人数字助理(PDA)、无线装置、无线调制解调器、手持型装置、膝上型计算机等。无线通信装置102可在任何给定时刻在下行链路(DL)和/或上行链路(UL)上与零个、一个或多个基站通信。下行链路(或前向链路)指代从基站到无线通信装置102的通信链路，且上行链路(或反向链路)指代从无线通信装置102到基站的通信链路。无线通信系统可以是能够通过共享可用系统资源(例如，带宽和传输功率)而支持与多个用户的通信的多址系统。这些多址系统的实例包含码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交频分多址(OFDMA)系统和空分多址(SDMA)系统。无线通信装置102可用于无线通信系统(例如，长期演进(LTE)和具有7百万赫兹 (MHz)带宽的仅数据修订B(DorB7))中。例如LTE和DorB7的无线通信系统可不断地驱动高数据速率或带宽。增加的带宽可能需要数/模转换器(DAC)的增加的带宽。举例来说， 增加的带宽可能需要宽带DAC。宽带DAC可指代能够处置宽频率范围的DAC。DAC的增加的带宽可允许数字预失真(DPD)技术在芯片上系统(SOC)中的实际实施。DPD的使用可允许通过将功率放大器(PA)线性化到可接受电平而在无线系统中采用低成本的非线性PA。将在下文中关于图8更详细地讨论DPD技术和低成本的非线性PA。无线通信装置102可包含传输链104。传输链104可以是传输准备信号。举例来说，传输链104可接收数字信号106以供传输。数字调制器108可调制数字信号106。举例来说，数字调制器108可应用用于CDMA或OFDMA的调制方案。可接着使用具有内建负载衰减器的宽带DAC 110将经调制的数字信号转换成模拟信号。可接着使用滤波器112对经转换的模拟信号滤波。可通过驱动器放大器114放大经滤波的信号。可使用功率放大器116 进一步放大经放大的信号。可接着使用天线118通过无线通信装置102传输所述信号。低功率无线装置或消费型装置可能需要以较小电流操作的DAC。在这些应用中，包含信噪失真比(SNDR)、无杂散动态范围(SFDR)和总谐波失真(THD)的动态线性性能是所关注的用以满足系统需求的关键规范。以较小电流操作的高分辨率宽带DAC结构可非常适合无线通信装置102。其它宽带DAC已依赖于相对较高功率消耗以达到宽带宽，此造成电池操作的装置的不当使用。此夕卜，这些宽带DAC未展示功率耗散的明智使用。具有内建负载衰减器的宽带DAC 110可以是低杂散的且具有最佳功率消耗。图2是说明用于具有内建负载衰减器的宽带数/模转换器210的数据流的框图。 具有内建负载衰减器的宽带DAC 210可包含具有双级联电流源的DAC 222。具有双级联电流源的DAC 222可接收数字输入信号220。将在下文中关于图4另外详细地讨论具有双级联电流源的DAC 222。具有双级联电流源的DAC 222的输出2 可输入到负载衰减器230。 负载衰减器230还可接收直流(DC)补偿级2M的输出228。负载衰减器230可建置于具有内建负载衰减器的宽带DAC 210中。负载衰减器230可改进具有双级联电流源的DAC 222 的性能。举例来说，负载衰减器230可确保具有双级联电流源的DAC 222的性能不受负载电阻或各种外部接口限制。负载衰减器230可接着输出模拟输出232。图3是说明具有内建负载衰减器的宽带DAC 310的电路图。图3的具有内建负载衰减器的宽带DAC 310可以是图2的具有内建负载衰减器的宽带DAC 210的一个配置。具有内建负载衰减器的宽带DAC 310可包含具有双级联电流源的DAC 322。具有双级联电流源的DAC 322可连接到导轨电压Vdda 332。具有双级联电流源的DAC 322可具有两个输出端DAC_out 338a和DAC_outb 338b。从具有双级联电流源的DAC 322的输出端338朝向具有双级联电流源的DAC 322看，可观察到DAC阻抗R_dac 340。将在下文中关于图5另外详细地讨340 ο具有内建负载衰减器的宽带DAC 310可包含直流(DC)补偿级324。DC补偿级324 可将DC分量添加到具有双级联电流源的DAC 322的模拟输出338。DC补偿级3 还可提供额外电流以用于负载衰减器330的适当操作。所述额外电流可以是正常DAC电流的近似 25%。DC补偿级3M可包含第一 ρ型金属氧化物半导体(PM0Q晶体管336a和第二 PMOS 晶体管33 。第一 PMOS晶体管336a的源极可连接到导轨电压Vdda 332。第一 PMOS晶体管336a的栅极可连接到PMOS偏压电压(VBP) 334。第一 PMOS晶体管336a的漏极可连接到DAC_out 338a。第二 PMOS晶体管336b的源极可连接到导轨电压Vdda 332，且第二 PMOS 晶体管336b的栅极可连接到VBP 334。第二 PMOS晶体管336b的漏极可连接到DAC_outb 338b οDAC_out 338a可连接到负载衰减器330的第一输入端。DAC_outb 338b可连接到负载衰减器330的第二输入端。负载衰减器330可包含第三PMOS晶体管3Ma。第三PMOS 晶体管34 的源极可连接到负载衰减器330的第一输入端。因此，第三PMOS晶体管34 的源极可连接到DAC_out 338a。第三PMOS晶体管34 的源极还可连接到第一放大器348a 的负输入端。参考信号REF 350a可连接到第一放大器348a的正输入端。第一放大器348a 可具有电压转移函数A(s)。第一放大器348a的输出端可连接到第三PMOS晶体管34 的栅极。第三PMOS晶体管34 的漏极可连接到负载衰减器330的第一输出端。第三PMOS 晶体管34 可具有跨导gma 346a。负载衰减器330可包含第四PMOS晶体管!344b。第四PMOS晶体管!344b的源极可连接到负载衰减器330的第二输入端。因此，第四PMOS晶体管344b的源极可连接到DAC_ outb 338b。第四PMOS晶体管:344b的源极还可连接到第二放大器:348b的负输入端。第二放大器34 可具有电压转移函数A(S)。参考信号REF 350b可连接到第二放大器34 的正输入端。第二放大器348b的输出端可连接到第四PMOS晶体管344b的栅极。第四PMOS 晶体管344b的漏极可连接到负载衰减器330的第二输出端。第四PMOS晶体管344b可具有跨导gma 346b。负载衰减器330的第一输出端可连接到第一开关35加。当第一开关35 处于闭合位置中时，负载衰减器330的第一输出端可连接到滤波器354。负载衰减器330的第一输出端还可连接到第二开关356a。第二开关356a可称为滤波器旁路开关。当第二开关 356a处于闭合位置中时，负载衰减器330的第一输出端连接到具有内建负载衰减器的宽带 DAC 310的第一输出端OUTP 360a。第三开关:358a可将滤波器邪4连接到第一输出端OUTP 360ao负载衰减器330的第二输出端可连接到第四开关352b。当第四开关352b处于闭合位置中时，负载衰减器330的第二输出端可连接到滤波器354。负载衰减器330的第二输出端还可连接到第五开关356b。第五开关356b可以是滤波器旁路开关。当第五开关 356b处于闭合位置中时，负载衰减器330的第二输出端连接到具有内建负载衰减器的宽带 DAC 310的第二输出端OUTM 360b。第六开关358b可将滤波器邪4连接到第二输出端OUTM 360b ο来自具有双级联电流源的DAC 322朝向负载衰减器330的负载电阻R_load 342 可使用以下等式1来计算R—load = —^- (1)负载衰减器330可起隔离级的作用。因此，衰减器后的块的任何电压摆动未被 DAC322发现且对DAC 322的性能无影响。因此，可将代码相依行为的影响最小化。DAC输出端338的低阻抗节点(负载衰减器330的输入节点)可实现短时脉冲波形干扰(glitch) 能量的快速释放。动态性能可得到相应改进。用于具有内建负载衰减器的宽带DAC 310的耗用电流包含用于负载衰减器330的 DC补偿电流和DC偏压电流。负载衰减器330需要所述DC补偿电流以在整个操作区域上起作用。用于实施具有内建负载衰减器的宽带DAC 310所需的总耗用电流可以是使用电流折叠级的现有技术的约25%。通过停用负载衰减器330和DC补偿电流级324，可容易地将具有内建负载衰减器的宽带DAC 310重配置为用于不需要宽带性能的应用的低功率回溯兼容模式。具有内建负载衰减器的宽带DAC 310可潜在地提供用以整合负载衰减器330之后的后滤波级的空间。 归因于差动电路的性质，与单端模式下的滤波器实施相比，电容的面积可减小到一半。因为负载衰减器330充当隔离器，所以可使用DAC电流开关的最小特征大小，由此改进带宽以及动态性能。DAC电流开关可以是差动电流模式开关(DCMQ。将在下文中关于图4另外详细地讨论DCMS。在没有隔离级的情况下，电流开关的大小可通过输入/输出静电放电(ESD)规则确定。因此，在没有隔离级的情况下，电流开关的大小可大得多。图4是说明具有双级联电流源的DAC 422的框图。图4的具有双级联电流源的DAC422可以是图2的具有双级联电流源的DAC 222的一个配置。具有双级联电流源的 DAC422可包含双级联电流源462。将在下文中关于图5另外详细地讨论双级联电流源462。 双级联电流源462可将电流464提供到差动电流模式开关(DCMQ466。DCMS 466可接收数字输入468。DCMS 466可接着产生模拟输出470。图5是具有双级联电流源的DAC 522的电路图。图5的具有双级联电流源的 DAC522可以是图4的具有双级联电流源的DAC 422的一个配置。具有双级联电流源的 DAC522可包含双级联电流源562和差动电流模式开关(DCMQ 566。双级联电流源562可包含第一 PMOS晶体管57加。第一 PMOS晶体管57 的源极可连接到导轨电压Vdda532。第一 PMOS晶体管57 的栅极可连接到第一偏压电压Biasl 574a。第一 PMOS晶体管57 可具有第一跨导gml 571a。第一 PMOS晶体管57 可具有第一漏极至源极电阻rdsl 573a。 rds 573的较高值可有益于达到高分辨率DAC 522，如等式(2)和等式(3)中所展露。由于此原因，双级联可用以增加电阻R_dac 340。如果rds 573足够高，那么双级联可并非必需的。双级联电流源562可包含第二 PMOS晶体管572b。第二 PMOS晶体管572b的源极可连接到第一 PMOS晶体管57 的漏极。第二 PMOS晶体管572b的栅极可连接到第二偏压电压Bias2 574b。第二 PMOS晶体管572b可具有第二跨导gm2 571b和第二漏极至源极电阻rds2 573b。第二 PMOS晶体管572b的漏极可连接到差动电流模式开关(DCMS) 566的输入节点Cs 576。DCMS 566可包含第三PMOS晶体管578a。第三PMOS晶体管578a的源极可连接到输入节点Cs 576。第三PMOS晶体管578a的栅极可连接到第一数据输入端Data 580a。第三PMOS晶体管57 的漏极可连接到第一输出端DAC_outb 538b。DCMS 566可包含第四PMOS晶体管578b。第四PMOS晶体管578b的源极可连接到输入节点Cs 576。第四PMOS晶体管57 的栅极可连接到第二数据输入端Data b580bo第四PMOS晶体管57 的漏极可连接到第二输出端DAC_out 538a。从输出端538的观点，具有双级联电流源的DAC 522的电阻为R_dac 5400 R_dac 540可使用以下等式2来计算R_dac = gm2 · rds2 · rds! (2)DAC电阻对负载电阻的比率可使用以下等式(3)获得
权利要求
1.一种用于数/模转换的电路，其包括数/模转换器DAC，其中所述DAC包括双级联电流源和差动电流模式开关DCMS ； 直流DC补偿级；以及负载衰减器。
2.根据权利要求1所述的电路，其中所述双级联电流源位于所述DCMS与导轨电压之间。
3.根据权利要求1所述的电路，其中所述DAC的输出经输入到所述负载衰减器中。
4.根据权利要求1所述的电路，其中所述DC补偿级的输出经输入到所述负载衰减器中。
5.根据权利要求1所述的电路，其中所述双级联电流源包括第一 P型金属氧化物半导体PMOS晶体管，其中所述第一 PMOS晶体管的源极连接到导轨电压且所述第一 PMOS晶体管的栅极连接到第一偏压电压；以及第二 PMOS晶体管，其中所述第二 PMOS晶体管的源极连接到所述第一 PMOS晶体管的漏极且所述第二 PMOS晶体管的栅极连接到第二偏压电压。
6.根据权利要求5所述的电路，其中来自所述负载衰减器的所述DAC的电阻等于所述第二 PMOS晶体管的跨导乘以第一电阻乘以第二电阻，其中所述第一电阻是所述第二 PMOS 晶体管的从漏极到所述源极的电阻，且其中所述第二电阻是所述第一 PMOS晶体管的从所述漏极到所述源极的电阻。
7.根据权利要求1所述的电路，其中所述DCMS包括第一 P型金属氧化物半导体PMOS晶体管，其中所述第一 PMOS晶体管的源极连接到所述双级联电流源的输出端，所述第一 PMOS晶体管的栅极连接到第一数据输入端，且所述第一 PMOS晶体管的漏极连接到第一输出端；以及第二 PMOS晶体管，其中所述第二 PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第二 PMOS晶体管的栅极连接到第二数据输入端，且所述第二 PMOS晶体管的漏极连接到第二输出端。
8.根据权利要求1的电路，其中所述DC补偿级包括第一 P型金属氧化物半导体PMOS晶体管，其中所述第一 PMOS晶体管的源极连接到导轨电压，其中所述第一 PMOS晶体管的漏极连接到第一输出端，且其中所述第一 PMOS晶体管的栅极连接到PMOS偏压电压VBP ；以及第二 PMOS晶体管，其中所述第二 PMOS晶体管的源极连接到导轨电压，其中所述第二 PMOS晶体管的漏极连接到第二输出端，且其中所述第二 PMOS晶体管的栅极连接到VBP。
9.根据权利要求1所述的电路，其中所述负载衰减器包括第一放大器，其中所述第一放大器的正输入端接收第一参考信号； 第一 P型金属氧化物半导体PMOS晶体管，其中所述第一 PMOS晶体管的源极连接到所述负载衰减器的第一输入端和所述第一放大器的负输入端，其中所述第一 PMOS晶体管的栅极连接到所述第一放大器的输出端，且其中所述第一 PMOS晶体管的漏极连接到所述负载衰减器的第一输出端；第二放大器，其中所述第二放大器的正输入端接收第二参考信号； 第二 PMOS晶体管，其中所述第二 PMOS晶体管的源极连接到所述负载衰减器的第二输入端和所述第二放大器的负输入端，其中所述第二 PMOS晶体管的栅极连接到所述第二放大器的输出端，且其中所述第二 PMOS晶体管的漏极连接到所述负载衰减器的第二输出端。
10.根据权利要求9所述的电路，其中所述第一放大器和第二放大器具有转移函数，其中所述第一 PMOS晶体管和所述第二 PMOS晶体管具有跨导，且其中来自所述DAC的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。
11.根据权利要求所述1的电路，其中来自所述负载衰减器的所述DAC的电阻与来自所述DAC的所述负载衰减器的电阻的比率不受负载电阻限制。
12.根据权利要求1所述的电路，其中输出摆动未显示于所述DAC中，从而减小所述 DAC的信号/代码相依行为。
13.根据权利要求1所述的电路，其中所述负载衰减器所需的额外电流由所述DC补偿级供应。
14.根据权利要求1所述的电路，其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。
15.根据权利要求1所述的电路，其进一步包括连接到所述负载衰减器的输出端的滤波器。
16.根据权利要求1所述的电路，其中所述DAC是低功率高分辨率宽带DAC。
17.一种用于实施具有内建负载衰减器的宽带数/模转换器DAC的方法，其包括 通过电流源产生电流，其中所述电流源是双级联电流源；将所述所产生的电流施加到差动电流模式开关DCMS ； 使用所述DCMS将数字信号转换成模拟信号；以及使所述模拟信号通过负载衰减器。
18.根据权利要求17所述的方法，其进一步包括使用DC补偿级将直流DC分量添加到所述模拟信号。
19.根据权利要求17所述的方法，其中所述双级联电流源位于所述DCMS与导轨电压之间。
20.根据权利要求18所述的方法，其中将所述DC补偿级的输出输入到所述负载衰减器中。
21.根据权利要求17所述的方法，其中所述双级联电流源包括第一 P型金属氧化物半导体PMOS晶体管，其中所述第一 PMOS晶体管的源极连接到导轨电压且所述第一 PMOS晶体管的栅极连接到第一偏压电压；以及第二 PMOS晶体管，其中所述第二 PMOS晶体管的源极连接到所述第一 PMOS晶体管的漏极且所述第二 PMOS晶体管的栅极连接到第二偏压电压。
22.根据权利要求21所述的方法，其中来自所述负载衰减器的所述DAC的电阻等于所述第二 PMOS晶体管的跨导乘以第一电阻乘以第二电阻，其中所述第一电阻是所述第二 PMOS晶体管的从漏极到所述源极的电阻，且其中所述第二电阻是所述第一 PMOS晶体管的从所述漏极到所述源极的电阻。
23.根据权利要求17所述的方法，其中所述DCMS包括第一 P型金属氧化物半导体PMOS晶体管，其中所述第一 PMOS晶体管的源极连接到所述双级联电流源的输出端，所述第一 PMOS晶体管的栅极连接到第一数据输入端，且所述第一 PMOS晶体管的漏极连接到第一输出端；以及第二 PMOS晶体管，其中所述第二 PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第二 PMOS晶体管的栅极连接到第二数据输入端，且所述第二 PMOS晶体管的漏极连接到第二输出端。
24.根据权利要求18的方法，其中所述DC补偿级包括第一 P型金属氧化物半导体PMOS晶体管，其中所述第一 PMOS晶体管的源极连接到导轨电压，其中所述第一 PMOS晶体管的漏极连接到第一输出端，且其中所述第一 PMOS晶体管的栅极连接到PMOS偏压电压VBP ；以及第二 PMOS晶体管，其中所述第二 PMOS晶体管的源极连接到导轨电压，其中所述第二 PMOS晶体管的漏极连接到第二输出端，且其中所述第二 PMOS晶体管的栅极连接到VBP。
25.根据权利要求17所述的方法，其中所述负载衰减器包括 第一放大器，其中所述第一放大器的正输入端接收第一参考信号；第一 P型金属氧化物半导体PMOS晶体管，其中所述第一 PMOS晶体管的源极连接到所述负载衰减器的第一输入端和所述第一放大器的负输入端，其中所述第一 PMOS晶体管的栅极连接到所述第一放大器的输出端，且其中所述第一 PMOS晶体管的漏极连接到所述负载衰减器的第一输出端；第二放大器，其中所述第二放大器的正输入端接收第二参考信号； 第二 PMOS晶体管，其中所述第二 PMOS晶体管的源极连接到所述负载衰减器的第二输入端和所述第二放大器的负输入端，其中所述第二 PMOS晶体管的栅极连接到所述第二放大器的输出端，且其中所述第二 PMOS晶体管的漏极连接到所述负载衰减器的第二输出端。
26.根据权利要求25所述的方法，其中所述第一放大器和第二放大器具有转移函数， 其中所述第一 PMOS晶体管和所述第二 PMOS晶体管具有跨导，且其中来自所述DAC的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。
27.根据权利要求17所述的方法，其中来自所述负载衰减器的所述DAC的电阻与来自所述DAC的所述负载衰减器的电阻的比率不受负载电阻限制。
28.根据权利要求17所述的方法，其中输出摆动未显示于所述DAC中，从而减小所述 DAC的信号/代码相依行为。
29.根据权利要求18所述的方法，其中所述负载衰减器所需的额外电流由所述DC补偿级供应。
30.根据权利要求17所述的方法，其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。
31.根据权利要求17所述的方法，其进一步包括对所述负载衰减器的输出进行滤波。
32.根据权利要求17所述的方法，其中所述DAC为低功率高分辨率宽带DAC。
33.一种具有具有内建负载衰减器的宽带数/模转换器DAC的无线装置，其包括 用于通过电流源产生电流的装置，其中所述电流源是双级联电流源；用于将所述所产生的电流施加到差动电流模式开关DCMS的装置； 用于使用所述DCMS将数字信号转换成模拟信号的装置；以及用于使所述模拟信号通过负载衰减器的装置。
34.一种用于具有内建负载衰减器的宽带数/模转换器DAC的计算机程序产品，所述计算机程序产品包括其上具有指令的计算机可读媒体，所述指令包括 用于通过电流源产生电流的代码，其中所述电流源是双级联电流源； 用于将所述所产生的电流施加到差动电流模式开关DCMS的代码； 用于使用所述DCMS将数字信号转换成模拟信号的代码；以及用于使所述模拟信号通过负载衰减器的代码。
全文摘要
本发明描述一种用于数/模转换的电路。所述电路包含数/模转换器DAC。所述DAC包含双级联电流源和差动电流模式开关DCMS。所述电路进一步包含直流DC补偿级。所述电路还包含负载衰减器。所述双级联电流源可位于所述DCMS与导轨电压之间。
文档编号H03M1/74GK102549929SQ201080043166
公开日2012年7月4日 申请日期2010年9月30日 优先权日2009年9月30日
发明者加内什·萨里帕利, 孔德瑞, 宋童玉, 徐东元, 沙欣·梅海丁扎德·塔莱依 申请人:高通股份有限公司