专利名称：可变增益放大器的制作方法
技术领域：
本发明涉及可变增益放大器。
背景技术：
收发信机设备设置有能够进行增益调整的可变增益放大器。例如，对天线所接收的高频信号进行放大的可变增益放大器被设置在用于移动通信的便携终端中。该可变增益放大器在所接收的信号比较弱时利用较大增益来放大所接收的信号，并且在所接收的信号比较强时利用较小增益来放大所接收的信号从而使得不存在输出饱和。另外，可变增益放大器被设置在便携终端中，以放大将要从天线发射的高频信号。 该可变增益放大器在到达基站的信号较弱时利用较大增益来放大发送信号，并且在到达基站的信号较强时利用较小增益来放大发送信号。这种可变增益放大器具有放大输入信号的发射极接地晶体管、以及连接到该发射极接地晶体管的多个并联的共源共栅晶体管(垂直堆叠的晶体管)。另外，该可变增益放大器具有连接到多个共源共栅晶体管中的一部分的输出负载、以及执行对于共源共栅晶体管中的每个的导通/截止控制的栅极电位控制电路。利用该栅极电位控制电路，通过控制由发射极接地晶体管放大后的输入信号(下文中称为放大后的信号)中的流向输出负载的电流部分，使得增益(输出信号与输入信号的强度比)得到调整。(例如，参见日本提前专利公开No. 2007-259297)。
发明内容
根据本实施例的一个方面，可变增益放大器包括源极接地晶体管，输入信号被提供给该源极接地晶体管的栅极；多个第一共源共栅晶体管，这多个第一共源共栅晶体管的源极被连接到源极接地晶体管的漏极；第二共源共栅晶体管，该第二共源共栅晶体管的源极被连接到源极接地晶体管的漏极；第一栅极接地晶体管，该第一栅极接地晶体管的源极被连接到多个第一共源共栅晶体管的漏极，并且恒定电压被施加到该第一栅极接地晶体管的栅极；以及输出负载，该输出负载被连接到第一栅极接地晶体管的漏极，其中多个第一共源共栅晶体管和第二共源共栅晶体管被置入传导状态或者非传导状态，从而使得源极接地晶体管的漏极电流恒定并且该漏极电流中被提供给多个第一共源共栅晶体管的部分改变。利用该器件，可变增益放大器中的增益误差可以被抑制。
图1是一实施例的可变增益放大器的电路图；图2是示出可变增益放大器的一示例的电路图；图3是与多个第一共源共栅联晶体管和输出负载相对应的小信号等效电路(部分 1)；图4是与多个第一共源共栅晶体管和输出负载相对应的小信号等效电路(部分2)；以及图5是用于一般可变增益放大器的小信号等效电路。
具体实施例方式如前所述，通过控制由发射极接地晶体管放大后的输入信号(下文中称为放大后的信号)中的流向输出负载的电流部分，使得增益(输出信号与输入信号的强度比)得到调整。然而，在放大后的信号中流向输出负载的电流部分改变的情况下，横跨输出负载的电压改变，并且连接至输出负载的共源共栅晶体管的源极-漏极电压会波动。结果，共源共栅晶体管的内部电阻改变，并且实际的增益和期望增益之间出现误差。所以，在可变增益放大器中，存在出现增益误差的问题。因此，本发明的一个目的是解决该问题。将参考
本发明的优选实施例。(1)结构图1是一实施例的可变增益放大器2的电路图。如图1中所示，可变增益放大器2具有源极接地晶体管M0、多个第一共源共栅晶体管MaO和Mal (下文中称为第一共源共栅晶体管MaO和Mal)、第二共源共栅晶体管MbO、第一栅极接地晶体管McO、以及输出负载R0。其中，输入信号被提供给源极接地晶体管MO的栅极。这里，源极接地晶体管MO的漏极D被连接至多个第一共源共栅晶体管MaO和Mal 的源极S。源极接地晶体管MO的漏极D还被连接到第二共源共栅晶体管MbO的源极。多个第一共源共栅晶体管MaO、Mal的漏极被连接到第一栅极接地晶体管McO的源极。另外，输出负载RO的一端被连接到第一栅极接地晶体管McO的漏极。电源电压AVD被提供给输出负载RO的另一端。另一方面，接地层GR被连接到源极接地晶体管MO的源极，提供地电位。可变增益放大器2还具有第二栅极接地晶体管MdO、第一电压补偿负载R1、第三共源共栅晶体管Mbl、第三栅极接地晶体管Mdl、以及第二电压补偿负载R2。这里，第二共源共栅晶体管MbO的漏极被连接到第二栅极接地晶体管MdO的源极。 另外，第一电压补偿负载Rl的一端被连接到第二栅极接地晶体管MdO的漏极。电源电压 AVD被提供给第一电压补偿负载Rl的另一端。源极接地晶体管MO的漏极被连接到第三共源共栅晶体管Mbl的源极。第三共源共栅晶体管Mbl的漏极被连接到第三栅极接地晶体管Mdl的源极。另外，第二电压补偿负载R2的一端被连接到第三栅极接地晶体管Mdl的漏极。电源电压AVD被提供给第二电压补偿负载R2的另一端。第一栅极接地晶体管McO、第二栅极接地晶体管MdO、以及第三栅极接地晶体管 Mdl的栅极全部被连接到第一电压端子P1。第一恒定电压VGl被提供给该第一电压端子 Pl0这里，恒定电压是与接地层GR的电位差，并且是具有恒定值的DC电压(下同)。另外，可变增益放大器2具有共源共栅晶体管控制电路4，该控制电路分别执行对于多个第一共源共栅晶体管MaO和Mai、第二共源共栅晶体管MbO、以及第三共源共栅晶体管Mbl中的每一个晶体管的导通/截止控制。该共源共栅晶体管控制电路4具有第一开关元件SWaO、第二开关元件SWal、第三开关元件SWbO、以及第四开关元件SWbl。
第一开关元件SWaO的两端分别被连接到多个第一共源共栅晶体管MaO和Mal之一(下文中称为第一共源共栅晶体管MaO)的栅极和第二电压端子P2。恒定电压VG2被提供给该第二电压端子P2。类似地，第二到第四开关元件SWal、SffbO, Sffbl的两端分别被连接到相应的共源共栅晶体管的栅极和第二电压端子P2。另外，可变增益放大器2具有耦合电容器Cl和偏置电阻器Rin。耦合电容器Cl的两端分别被连接到源极接地晶体管MO的栅极和输入端子IN。偏置电阻器Rin的两端分别被连接到源极接地晶体管MO的栅极和第三电压端子P3。这里，输入信号被提供给输入端子 IN。第三恒定电压VG3被提供给第三电压端子P3。上述晶体管(源极接地晶体管MO等)中的每一个例如是MOSFET (金属氧化物半导体场效应晶体管)。优选的是，这些晶体管被形成在相同的硅衬底上，并且具有基本相同厚度的栅极氧化膜和基本相同的沟道长度。但是，晶体管的沟道宽度并不总是恒定的，如下面所说明的。当以上晶体管为η型MOSFET时，AVD>VG1 >VG2>VG3。另一方面，当以上晶体管为 ρ 型 MOSFET 时，AVD < VGl < VG2 < VG3。第一到第四开关元件SWaO、SWal、SWbO、SWbl 例如为 MOS 传输门(transfer gate)。 另外，负载(输出负载R0、第一电压补偿负载R1、以及第二电压补偿负载R2)例如是电阻器元件。(2)操作图2是示出可变增益放大器加的示例的电路图。该可变增益放大器加具有与本实施例的可变增益放大器2基本相同的结构。但是，可变增益放大器加不包括第一到第三栅极接地晶体管McO、MdO和Mdl、或者第一和第二电压补偿负载Rl和R2。本实施例的可变增益放大器2的可变增益操作基本与可变增益放大器加的相同。 所以，首先说明可变增益放大器加的可变增益操作，并且同时说明其问题。可变增益放大器加的每个晶体管被施加至其栅极的电源电压AVD以及第二和第三恒定电压VG2和VG3偏置为在饱和状态中操作。在这种状态中，微小的输入信号被施加至输入端子IN，并且该输入信号经由耦合电容器Cl被施加至源极接地晶体管MO的栅极。 这样，信号分量出现在源极接地晶体管MO的漏极电流中，并且该信号分量被提供给第一到第三共源共栅晶体管MaO、Mal、MbO、Mbl。可以使用小信号等效电路来说明该信号分量的行为。图3和图4是与多个第一共源共栅晶体管MaO和Mai、以及输出负载RO相对应的小信号等效电路。图3是一个第一共源共栅晶体管MaO处于传导状态(导通状态)并且另一第一共源共栅晶体管Mal处于非传导状态(截止状态)的情况下的小信号等效电路6a (下文中称为状态a)。图4是多个第一共源共栅晶体管MaO和Mal都处于传导状态的情况下的小信号等效电路6b (下文中称为状态b)。在与状态a相对应的图3的小信号等效电路6a中，输出负载RO被串联连接到用于第一共源共栅晶体管MaO的小信号等效电路8a。用于第一共源共栅晶体管MaO的小信号等效电路8a具有并行连接的小信号电流源1 和内部电阻10a。输出负载RO的一端(电源电压AVD侧的端子)是AC接地的，如图3中所示。这里，小信号电流源12a的输出电流的大小为^n0X (Vg*-Vs*)。gmQ是第一共源共栅晶体管MaO的跨导。Vg*和Vs*分别是第一共源共栅晶体管MaO的栅极电位和源极电位。具有上标“*”的变量(例如，Vg*)是相应电量(例如，栅极电位Vg)的小信号分量。在分析与图3的电路相对应的电路等式时，获得下面的等式。[E1]
权利要求
1.一种可变增益放大器，包括源极接地晶体管，输入信号被提供到该源极接地晶体管的栅极； 多个第一共源共栅晶体管，该多个第一共源共栅晶体管的源极被连接到所述源极接地晶体管的漏极；第二共源共栅晶体管，该第二共源共栅晶体管的源极被连接到所述源极接地晶体管的漏极；第一栅极接地晶体管，该第一栅极接地晶体管的源极被连接到所述多个第一共源共栅晶体管的漏极，并且恒定电压被施加到该第一栅极接地晶体管的栅极；以及输出负载，该输出负载被连接到所述第一栅极接地晶体管的漏极，其中所述多个第一共源共栅晶体管和所述第二共源共栅晶体管被置入传导状态或非传导状态，从而使得所述源极接地晶体管的漏极电流恒定，并且此外使得所述漏极电流中被提供给所述多个第一共源共栅晶体管的部分改变。
2.根据权利要求1所述的可变增益放大器，还包括第二栅极接地晶体管，该第二栅极接地晶体管的源极被连接到所述第二共源共栅晶体管的漏极，并且所述恒定电流被施加到该第二栅极接地晶体管的栅极。
3.根据权利要求2所述的可变增益放大器，还包括第一电压补偿负载，该第一电压补偿负载被连接到所述第二栅极接地晶体管的漏极。
4.根据权利要求3所述的可变增益放大器，还包括第三共源共栅晶体管，该第三共源共栅晶体管的源极被连接到所述源极接地晶体管的漏极；第三栅极接地晶体管，该第三栅极接地晶体管的源极被连接到所述第三共源共栅晶体管的漏极，并且所述恒定电压被施加到该第三栅极接地晶体管的栅极；以及第二电压补偿负载，该第二电压补偿负载被连接到所述第三栅极接地晶体管的漏极，其中所述第三共源共栅晶体管与所述多个第一共源共栅晶体管和所述第二共源共栅晶体管一起被置入传导状态或者非传导状态，从而使得所述源极接地晶体管的漏极电流恒定， 并且此外使得所述漏极电流中被提供给所述多个第一共源共栅晶体管的部分改变；使得所述第三栅极接地晶体管的沟道宽度比所述第二栅极接地晶体管的沟道宽度宽；并且使得所述第二电压补偿负载的电阻值比所述第一电压补偿负载的电阻值小。
5.根据权利要求4所述的可变增益放大器，其中，所述第一电压补偿负载的电阻值和所述第二电压补偿负载的电阻值与所述第二栅极接地晶体管的沟道宽度和所述第三栅极接地晶体管的沟道宽度成反比。
6.根据权利要求1至5中任一项所述的可变增益放大器，其中，通过向所述第一至第三共源共栅晶体管的栅极施加恒定电压，所述第一至第三共源共栅晶体管被置入传导状态。
7.根据权利要求1至5中任一项所述的可变增益放大器，其中，所述源极接地晶体管、 所述第一至第三共源共栅晶体管、以及所述第一至第三栅极接地晶体管被偏置为在饱和状态中操作。
8.—种可变增益放大器，包括源极接地晶体管，输入信号被提供到该源极接地晶体管的栅极； 多个第一共源共栅晶体管，所述源极接地晶体管的第一漏极电流的部分或者全部被提供给所述多个第一共源共栅晶体管的源极；第二共源共栅晶体管，除了被提供给所述多个第一共源共栅晶体管的部分以外的第一漏极电流被提供给该第二共源共栅晶体管的源极；第一栅极接地晶体管，所述多个第一共源共栅晶体管的第二漏极电流被提供给该第一栅极接地晶体管的源极，并且恒定电压被施加于该第一栅极接地晶体管的栅极；以及输出负载，所述第一栅极接地晶体管的第三漏极电流被提供给该输出负载，其中所述多个第一共源共栅晶体管和所述第二共源共栅晶体管被置入传导状态或者非传导状态，从而使得第一漏极电流恒定，并且此外使得所述第一漏极电流中被提供给所述多个第一共源共栅晶体管的部分改变。
9.根据权利要求8所述的可变增益放大器，还包括第二栅极接地晶体管，所述第二共源共栅晶体管的第四漏极电流被提供给该第二栅极接地晶体管的源极，并且所述恒定电压被提供给该第二栅极接地晶体管的栅极。
10.根据权利要求9所述的可变增益放大器，还包括第一电压补偿负载，所述第二栅极接地晶体管的第五漏极电流被提供给该第一电压补偿负载。
11.根据权利要求10所述的可变增益放大器，还包括第三共源共栅晶体管，除了被提供给所述多个第一共源共栅晶体管和所述第二共源共栅晶体管的部分以外的所述第一漏极电流被提供到该第三共源共栅晶体管的源极；第三栅极接地晶体管，所述第三共源共栅晶体管的第六漏极电流被提供给该第三栅极接地晶体管的源极，并且所述恒定电压被提供给该第三栅极接地晶体管的栅极；以及第二电压补偿负载，所述第三栅极接地晶体管的第七漏极电流被提供给该第二电压补偿负载，其中所述第三共源共栅晶体管与所述多个第一共源共栅晶体管和所述第二共源共栅晶体管一起被置入传导状态或者非传导状态，从而使得所述第一漏极电流恒定，并且此外使得所述第一漏极电流中被提供给所述多个第一共源共栅晶体管的部分改变；使得所述第三栅极接地晶体管的沟道宽度比所述第二栅极接地晶体管的沟道宽度宽；并且使得所述第二电压补偿负载的电阻值比所述第一一电压补偿负载的电阻值小。
12.根据权利要求11所述的可变增益放大器，其中，所述第一电压补偿负载的电阻值和所述第二电压补偿负载的电阻值与所述第二栅极接地晶体管的沟道宽度和所述第三栅极接地晶体管的沟道宽度成反比。
13.根据权利要求8至12中任一项所述的可变增益放大器，其中，通过向所述第一至第三共源共栅晶体管的栅极施加恒定电压，所述第一至第三共源共栅晶体管被置入传导状态。
14.根据权利要求8至12中任一项所述的可变增益放大器，其中，所述源极接地晶体管、所述第一至第三共源共栅晶体管、以及所述第一至第三栅极接地晶体管被偏置为在饱和状态中操作。
全文摘要
本发明涉及可变增益放大器。一种可变增益放大器包括源极接地晶体管，输入信号被提供到其栅极；多个第一共源共栅晶体管，其源极被连接到源极接地晶体管的漏极；第二共源共栅晶体管，其源极被连接到源极接地晶体管的漏极；第一栅极接地晶体管，其源极被连接到多个第一共源共栅晶体管的漏极，并且恒定电压被施加到其栅极；以及输出负载，其被连接到第一栅极接地晶体管的漏极，其中，多个第一共源共栅晶体管和第二共源共栅晶体管被置入传导状态或非传导状态，从而使得源极接地晶体管的漏极电流恒定，并且使得漏极电流中被提供给多个第一共源共栅晶体管的部分改变。
文档编号H03G3/20GK102468812SQ20111028863
公开日2012年5月23日 申请日期2011年9月19日 优先权日2010年11月1日
发明者上田富雄, 安正旭, 须田哲平 申请人:富士通半导体股份有限公司