快速上电的比较器的制造方法
【专利摘要】一种电路方法包括周期性地增大比较器的差分级的尾电流以周期性地将差分级上电至通电状态，并且周期性地减小差分级的尾电流以周期性地将差分级降低功率至低功率状态。周期性地增大尾电流和周期性地减小尾电流是用于将差分级上电至通电状态并且将差分级降低功率至低功率状态的异步操作。用于将差分级上电至通电状态并且将差分级降低功率至低功率状态的异步的周期性地增大尾电流和周期性地减小尾电流用于在信号比较期间提供低噪声和高速度。
【专利说明】快速上电的比较器
[0001]相关申请的交叉引用
[0002]本申请要求享有2010年12月10日提交的题为“Fast Power Up Comparator”的美国临时申请案号61/421，784的优先权，并且在此为了所有目的全文引用以作参考。
【技术领域】
[0003]本申请通常涉及一种放大器，并且更具体地涉及一种包括在放大器内并且配置为分别由上游和下游控制信号进行上电和降低功率的比较器。
【背景技术】
[0004]除非在此给出相反指示，【背景技术】部分所述的方法并非构成本申请中权利要求的现有技术并且并非因包含在【背景技术】部分中而承认为现有技术。
[0005]音频放大器是已知的并且广泛应用于放大音频信号。设计音频放大器通常要求平衡两个相互竞争的问题。第一个问题是保真度，其涉及音频放大器再现包含在音频信号中声音的精确度。第二个问题是功率效率，涉及音频放大器在各种工作条件下的功耗。
[0006]图1是放大器200的结构图，诸如D类放大器。放大器200可以配置为放大一组模拟信号以便输出放大的模拟信号到负载210(即扬声器)上。更具体地，放大器200可以包括信号生成器220，该信号生成器可配置为处理所接收的数字信号(Dinp，例如数字音频信号)并且输出具有对数字信号进行编码的不同脉冲宽度的第一和第二脉冲宽度调制(PWM)信号225a和225b。信号生成器220可以是数字信号处理器(DSP)并且可以包括各种电路，诸如具有后续脉冲宽度调制器的Σ -Δ电路，用于处理接收到的数字信号并且产生第一和第二脉冲宽度调制(PWM)信号。第一 PWM信号225a可以输出在正输出端230a上，而第二PWM信号225b可以输出在负输出端230b上。DSP的输出级235可以配置为将第一 PWM信号225a从正输出端230a传输至输出端240上、或者将第二 PWM信号225b从负输出端230b传输至输出端240上。施加至开关245a和245b的正和负信号将第一 PWM信号或者第二PWM信号布置在输出端240上。上拉电流源250a可以耦合至正输出端230a而下拉电流源250b可以I禹合至负输出端230b。输出端240可以I禹合至输入电阻器255以用于将第一和第二 PWM信号的电压转换为PWM电流信号(Ipwm)。
[0007]放大器200包括积分器260，该积分器260可以包括多个放大器，并且配置为将Ipwm和反馈信号的反馈电流(Ifb)之间的差值进行积分。积分的结果由积分器260提供至比较器265。
[0008]比较器265的输出端提供至单触发电路270，其经由一组控制信号而控制输出级275。反馈电压从输出级经由反馈电阻器280反馈，反馈电阻器280将反馈电压转换为反馈电流Ifb。如上所述，Ifb被反馈回积分器260，该积分器260对电流Ipwm和Ifb之间的差值进行积分。积分器260也配置为对积分电容器(Cint) 285累积的电流进行积分，这积分了 Ipwm。
[0009]对于放大器200的无数应用，放大器的电路工作在相对高频并且消耗了相对大量的功率。例如，比较器265是耗费了相对大量功率的相对高频电路。在各种装置中，诸如使用小型可再充电电池的手持移动设备，这些放大器的相对高耗能电路可以使得存储在电池上的电荷相对快速地消耗，这通常是不期望的。
[0010]因此，需要具有相对高功效的新放大器，并且需要提供相对减低功率的操作放大器的新方法，例如以延长手持移动设备在电池充电之间所能工作的时间。
【发明内容】
[0011]本申请通常涉及放大器，并且更具体地涉及一种包含在放大器中并且配置为分别由上游和下游控制信号进行上电和降低功率的比较器。
[0012]根据一个实施例，一种电路方法包括周期性地增大比较器的差分级的尾电流以周期性地将差分级上电至通电状态，以及周期性地减小差分级的尾电流以周期性地将差分级降低功率至低功率状态。周期性地增大尾电流和周期性地减小尾电流是用于将差分级上电至通电状态以及将差分级降低功率至低功率状态的异步操作。
[0013]根据特定实施例，周期性地增大尾电流和周期性地减小尾电流异步地提供了在信号比较期间的低噪声和高速度以便将差分级上电至通电状态以及将差分级降低功率至低功率状态。
[0014]根据另一特定实施例，电路方法进一步包括周期性地增大耦合至第一所述差分级的比较器的第二差分级的头电流以周期性地将第二差分级上电至通电状态，以及周期性地减小第二差分级的头电流以周期性地将差分级降低功率至低功率状态。周期性地增大头电流和周期性地减小头电流是用于将差分级上电至通电状态以及将差分级降低功率至低功率状态的异步操作。
[0015]根据另一特定实施例，第一差分级是比较器的负级，而第二差分级是比较器的正级。
[0016]根据另一实施例，比较器包括差分级，差分级包括具有第一源-漏极区的第一下拉晶体管、以及具有耦合至第一源-漏极区的第二源-漏极区的第二下拉晶体管。比较器进一步包括耦合至第一和第二源-漏极区的第一电流源，以及选择性耦合至第一和第二源-漏极区的第二电流源。比较器进一步包括配置为提供选择性耦合第二电流源的开关组。开关组被配置为接收用于周期性闭合开关组以便上电差分级的一组上游控制信号。开关组被配置为接收用于周期性断开差分级以便将差分级降低功率至低功率状态的一组下游控制信号。
[0017]根据特定实施例，比较器进一步包括第二差分级，包括具有第三源-漏极区的第一上拉晶体管，以及具有耦合至第三源-漏极区的第四源-漏极区的第二上拉晶体管。比较器进一步包括耦合至第三和第四源-漏极区的第三电流源，以及选择性耦合至第三和第四源-漏极区的第四电流源。比较器进一步包括配置为提供选择性耦合第四电流源的第二开关组。第二开关组配置为接收用于周期性闭合第二开关组以上电第二差分级的一组上游控制信号。第二开关组配置为接收用于周期性断开第二开关组以将第二差分级降低功率至低功率状态的一组下游控制信号。
[0018]根据另一特定实施例，第一上述差分级是负差分级，而第二差分级是正差分级。
[0019]根据另一特定实施例，周期性地上电第一前述差分级的步骤周期性地增大了尾电流用于比较器在信号比较期间的低噪声和高速度。
[0020]根据另一特定实施例，周期性地上电第二前述差分级的步骤周期性地增大了尾电流用于比较器在信号比较期间的低噪声和高速度。。
[0021]根据另一特定实施例，第一下拉晶体管和第一上拉晶体管是互补输入级。第二下拉晶体管和第二下拉晶体管是互补参考级。
[0022]根据另一特定实施例，第一下拉和第二下拉晶体管的第一和第二源-漏极区是源极，并且第三源-漏极区和第四源-漏极区是源极。
[0023]根据另一特定实施例，第一下拉晶体管的漏极耦合至第一上拉晶体管的漏极，并且第一下拉晶体管和第一上拉晶体管的漏极是第一输出节点。
[0024]根据另一特定实施例，第二下拉晶体管的漏极耦合至第二上拉晶体管的漏极，并且第二下拉晶体管的漏极和第二上拉晶体管的漏极是第二输出节点。
[0025]根据另一特定实施例，比较器进一步包括串联布置在第一输出节点和第二输出节点之间的第一电阻器和第二电阻器。第一电阻器和第二电阻器之间的节点连接到参考电压。
[0026]根据另一特定实施例，第一电阻器和第二电阻器的阻抗小于第一上拉晶体管和第一下拉晶体管的所耦合的漏极区的阻抗，并且小于第二上拉晶体管和第二下拉晶体管的所耦合的漏极区的阻抗。
[0027]根据另一特定实施例，连接到参考电压的第一电阻器和第二电阻器抑制了比较器的不稳定性。
[0028]根据另一特定实施例，第一电阻器是晶体管而第二电阻器是另一晶体管。
[0029]根据另一特定实施例，第一下拉晶体管的源极耦合至第二下拉晶体管的源极以及第一电流源，并且第一和第二下拉晶体管的源极选择性地耦合至第二电流源。
[0030]根据另一特定实施例，第一上拉晶体管的源极耦合至第二上拉晶体管的源极和第三电流源，并且第一和第二上拉晶体管的源极选择性地耦合至第四电流源。
[0031]根据另一特定实施例，第一和第三电流源是低功率电流源，并且第二和第四电流源是配置为提供比低功率电流源更高功率的高功率电流源。
[0032]根据另一特定实施例，电路包括具有正输出和负输出的全差分比较器，以及耦合至全差分比较器并且配置为将正输出和负输出组合为单一输出的输出级。电路进一步包括耦合至全差分比较器和输出级的第一电流源，以及选择性地耦合至全差分比较器和输出级的第二电流源。电路进一步包括耦合全差分比较器和输出级的第三电流源，以及选择性地耦合至全差分比较器和输出级的第四电流源。第一和第三电流源被配置为对处于低功率状态下的全差分比较器和输出级供电。第二和第四电流源被配置为对处于通电状态下的全差分比较器和输出级进行周期性供电。
[0033]根据特定实施例，全差分比较器包括第一差分级和第二差分级。第一差分级和第二差分级形成了包括配置为接收输入信号的第一输入的互补输入级，以及包括配置为接收参考电压的第二输入的互补参考级。
[0034]根据另一特定实施例，输出级包括配置为从全差分比较器接收正输入的第一组合器级，以及配置为从全差分比较器接收负输入的第二组合器级。
[0035]根据另一特定实施例，第一组合器级配置为耦合至第一电流源并且选择性地耦合至第二电流源，以及第二组合器级配置为耦合至第二电流源并且选择性地耦合至第四电流源。
[0036]根据另一特定实施例，第一和第三电流源是低功率电流源，并且第二和第四电流源是配置为提供比低功率电流源更高功率的高功率电流源。
[0037]以下详细说明书和附图提供了对本发明的性质和优点的更详细理解。
【专利附图】
【附图说明】
[0038]图1是放大器的框图，诸如D类放大器；
[0039]图2是根据一个实施例的放大器的简化示意图；
[0040]图3是根据一个实施例的比较器的简化示意图；以及
[0041]图4是根据一个实施例的比较器电路的简化示意图。
【具体实施方式】
[0042]本申请中所述的实施例通常涉及提供一种放大器，并且更具体地提供一种包括在放大器中的、配置为分别由上游和下游控制信号所上电和降低功率的比较器。
[0043]在以下说明书中，为了解释的目的，列出了多个示例和具体细节以便提供对本发明实施例的透彻理解。由权利要求所限定的特定实施例可以单独包括这些示例中的一些或者全部特征，或者与以下所述其他特征组合，并且可以进一步包括在此所述的特征和概念的修改和等价物。
[0044]诸如音频放大器的放大器是已知的，并且广泛用于放大诸如音频信号的信号。设计放大器通常需要平衡两个竞争的问题。第一问题是保真度，涉及放大器再现所接收到信号(例如接收到的音频信号)的精确度。第二问题是功效，涉及放大器在各种工作条件下的功耗。在此所述的放大器实施例平衡了可接受的保真度与可接受的功耗以便例如用于手持便携式设备，诸如移动电话、个人数字助理、平板电脑等。
[0045]图2是根据一个实施例的数字放大器300的简化示意图。数字放大器300包括信号生成器305，信号生成器被配置为接收数字信号(Dinp)310。数字信号310可以是数字音频信号。信号生成器305可以是数字信号处理器并且可以包括脉冲宽度调制器以及后续的Σ -Δ电路以用于处理数字信号310。信号生成器305包括f禹合至输入电阻器320的输出级315。输出级315包括输出端317。根据一些实施例，输入电阻器320形成了输出级315和信号生成器305的一部分。输入电阻器320 I禹合在输出级315的输出端317与积分器330的输入端325之间。积分器330可以包括运算放大器345。运算放大器345的第一输入端耦合至积分器330的输入端325。运算放大器345包括第二输入端，其可以连接参考电压，诸如接地、-Vdd等。
[0046]积分器330的输出端I禹合至比较器350的第一输入端。比较器350包括第二输入端，其可以连接参考电压，诸如接地、-Vdd。比较器350的输出端耦合至单触发电路360的输入端。单触发电路360配置为控制数字放大器300的输出级365，而输出级365配置为将放大的信号(例如放大的音频信号)传输至负载370 (例如扬声器)。输出级365可以包括上拉晶体管365a、下拉晶体管365b、和三态晶体管365c，它们被配置为基于从单触发电路360接收到的相应控制信号PG (正栅极)、NG(负栅极)和OG (输出栅极)而产生三级信号(高、低和三态)。PG控制信号可以配置为控制上拉晶体管，OG控制信号可以配置为控制三态晶体管，并且NG信号可以配置为控制下拉晶体管。
[0047]根据一个实施例，数字放大器300包括从信号生成器305到比较器350的第一控制通路370a，以及从信号生成器至比较器350的第二控制通路370b。第一和第二控制通路可以配置为将第一组控制信号从信号生成器传输至比较器350。第一组控制信号可以包括第一上电信号372a(图2中标识为“上电I”)和第二上电信号372b (图2中标识为“上电2”)。根据一些实施例，数字放大器300可以包括在信号生成器和比较器350之间的单一控制通路(而不是两个控制通路)，单一控制通路可以配置为将第一上电信号和第二上电信号均传输至比较器350。
[0048]数字放大器300可以进一步包括从单触发电路360至比较器350的第三控制通路370b。第三控制通路配置为将第二组控制信号传输至比较器350。第二组控制信号可以包括降低功率信号372b (图2中标识为降低功率)。从信号生成器和单触发电路传输至比较器350的控制信号可以配置为控制比较器350的功率状态。功率状态可以是断电状态、低功率状态、通电状态等。以下进一步详细描述比较器350的功率状态的控制。
[0049]根据一个实施例，反馈电路通路375将反馈电流从输出级365的输出端反馈至第一运算放大器345的第一输入端。反馈电路通路375包括配置为将来自输出级365的反馈电压转换为反馈电流(Ifb)366。积分器330进一步包括配置为对输入电流(Ipwm)318(以下将进一步详述)与反馈电流366之间差值进行积分的积分电容器(Cint)385。
[0050]如上简述，信号生成器305配置为接收数字信号310并且执行对数字信号的处理以产生第一和第二脉冲宽度调制(PWM)信号325a和325b。正和负信号395a和395b由信号生成器产生并且配置为控制是否将第一或第二PWM信号传输至输出级315的输出端317。
[0051]输出级315可以包括开关315a和315b，该开关315a和315b由施加至开关的正和负信号控制以将第一 PWM信号325a或者第二 PWM信号325b置在输出端317上。上拉电流源315c可以耦合至开关315a并且下拉电流源315d可以耦合至开关315b以将上拉电流源或下拉电流源耦合至输出端317。
[0052]输入电阻器320将第一和第二 PWM信号的电压转换为PWM电流信号Ipwm。积分器330配置为将Ipwm与Ifb之间的差值积分到如上所简述的Cint 385上。
[0053]根据一个实施例，在积分器330放大了第一和第二 PWM信号(放大的PWM信号)之后，放大的PWM信号施加至比较器350的第一输入端。比较器350的第二输入端赋予参考电压Vref，其可以是接地。如果施加至比较器350的已放大的PWM信号的电压水平大于参考电压Vref，则比较器350的输出信号设置为高电平，并且如果已放大的PWM信号的电压小于参考电压Vref,贝U比较器350的输出信号设置为小于高电平的低电平。比较器350可以由电源电压Vdd和-Vdd供电。
[0054]单触发电路360配置为接收由比较器350输出的高电平和低电平信号并且可以接收额外的信号，诸如来自信号生成器的定时信号以用于控制将控制信号PG、OG和NG施加(asserting)到输出级365的定时。如上所述，输出级365配置为基于分别在上拉晶体管365a、三态晶体管365c和下拉晶体管365b上的控制信号PG、0G和NG的施加(assertion)来产生三电平信号。根据一个实施例，滤波器对输出级365的输出滤波以从输出级365的输出信号中去除高频。数字放大器300可以包括低通滤波器、带通滤波器或配置为执行所述滤波的其他滤波器。根据一个实施例，负载370 (例如扬声器)包括所述滤波器并且输出级365的输出可以直接施加至负载。
[0055]以下紧接着更详述比较器350的功率状态的控制。比较器350可以是配置用于相对高频操作的相对高功率电路。为了减小比较器350的功耗，如果比较器350应比较从积分器330接收的信号与参考电压，则数字放大器300配置为对比较器350上电以便使得比较器350处于通电状态，而如果比较器350不应比较从积分器330接收的信号与参考电压，则进一步配置数字放大器300为降低比较器350的功率以使得比较器350处于低功率状态。备选地，数字放大器300可以配置为降低比较器的功率至断电状态而不是低功率状态。更具体地，数字放大器300可以配置为在比较器350应进行比较之前的相对短时间对比较器350上电，并且在比较器350已做出比较之后的相对短时间降低比较器350的功率。
[0056]在低功率状态下，比较器350被配置为汲取相对小量的电流，而在降低功率状态下，比较器350被配置为不汲取电流。在低功率状态下，比较器350可以汲取相对小量的电流以保持比较器350中的各种电路处于通电状态，而保持通电状态的各种电路可以具有从降低功率状态的相对长的上电时间。在低功率状态下比较器350配置为汲取比通电状态相当少的电流(例如10%或更少)，如本领域技术人员将理解的。
[0057]根据一个实施例，如果开关315a闭合，则信号生成器305被配置为施加第一上电信号至比较器350以上电比较器350并且将第一 PWM信号325a传输至输出级315的输出端。第一上电信号可以由信号生成器305施加至比较器350以使得比较器350具有充足时间从低功率状态或者降低功率状态上电，从而比较器350能够在第一 PWM信号被转换为PWM电流信号、被积分器330积分,并且将放大的PWM信号传输至比较器350之后，比较第一 PWM信号与参考电压。第一上电信号可以是施加至开关315a的正信号395a的“拷贝”并且如果需要的话可以相对于正信号395a短暂地延迟或者短暂地提前以使得比较器350可以充分上电以便执行比较。
[0058]根据一个实施例，如果开关315b闭合，则配置信号生成器305施加第二上电信号至比较器350以上电比较器并且第二 PWM信号325b传输至输出级315的输出端。类似于第一上电信号，可以由信号生成器305施加第二上电信号至比较器350以使得比较器350具有充足时间以从低功率状态或者降低功率状态上电，从而比较器350能够在第二 PWM信号被转换为PWM电流信号、被积分器330积分，并且将放大的PWM信号传输至比较器350之后，比较第二 PWM信号与参考电压。第二上电信号可以是施加至开关315b的负信号395b的“拷贝”并且如果需要的话可以相对于负信号395b短暂地延迟或者短暂地提前以使得比较器350可以充分上电以便执行比较。
[0059]信号生成器305可以基于第一 PWM信号的上升沿的定时施加(assertion)第一上电信号和正信号。类似的，信号生成器305可以基于第二 PWM信号的上升沿的定时来产生第二上电信号和负信号。第一上电信号、第二上电信号、正信号以及负信号中每个均是“上游”信号，并且由信号生成器305在比较器350配置用于从信号生成器305接收上游信号并在上游信号上操作的短暂之前产生和施加。如在此所述，通过处理流中的电路来在处理流中产生和/或处理上游信号，该处理流中的电路在处理流中另一电路处理上游信号的短暂之前处理上游信号。
[0060]根据一个实施例，在比较器350已执行了第一或第二 PWM信号的比较之后，数字放大器300被配置为降低比较器350的功率。根据一个实施例，单触发电路被配置为将降低功率信号372c施加至比较器350以降低比较器的功率。在比较器已执行比较之后可以将降低功率信号施加至比较器350。根据一个实施例，单触发电路被配置为从信号生成器305接收一组单触发控制信号397 (例如图2中标识为Pgate和Ngate)以用于分别控制上拉晶体管、三态晶体管和下拉晶体管上的PG、OG和NG信号的短暂施加(assertion)和短暂解施加(de-assertion)。根据一个实施例，配置单触发电路以基于从信号生成器305接收到的一个或多个单触发控制信号来产生降低功率信号。如果需要的话，可以使得降低功率信号相对于一个或多个单触发控制信号短暂延迟或者短暂提前，以使得在比较器350已执行比较之后可以相对快速地降低比较器350的功率。降低功率信号是“下游”信号，并且由单触发电路在比较器350被配置为对所接收的信号(例如已放大的PWM信号)执行处理操作之后产生并施加，其中该比较器350在接收来自信号生成器305的上游信号的短暂之后执行上述处理操作。如在此所述，处理流中的电路在处理流中的其他电路处理信号的短暂之后在处理流中产生和/或处理下游信号。
[0061 ] 图3是示出了根据一个实施例的比较器350 (例如全差分比较器)的简化示意图。比较器350可以包括分别可以为pMOSFET的第一和第二上拉晶体管400和405，并且可以包括分别可以为nMOSFET的第一和第二下拉晶体管410和415。第一和第二上拉晶体管400和405 (pMOSFET)是比较器的正差分级部分，以及第一和第二下拉晶体管410和415是比较器的负差分级并且形成全差分比较器。比较器350可以进一步包括也可以是MOSFET的第一和第二负载晶体管420和425。比较器350也可以包括低功率上拉(LPPU)电流源430、高功率上拉(HPPU)电流源435、低功率下拉(LPro)电流源440、以及高功率下拉(HPPD)电流源445。LPPU电流源430和HPPU电流源435可以连接Vdd (例如+1.8伏)。LPPD电流源440和HPH)电流源445可以连接接地、-Vdd(例如-1.8伏)等。比较器350进一步包括第一开关组450和第二开关组455。虽然第一开关组和第二开关组每个均通常显示为单个开关时，但是本领域技术人员将理解的是可以经由多种开关设计而实施第一和第二开关组，每个开关组可以包括配置为执行在此所述的开关切换的一个或多个晶体管。
[0062]比较器350进一步包括配置为接收来自积分器330的第一和第二已放大PWM信号的第一输入节点460。第一输入节点460耦合至第一上拉晶体管400以及第一下拉晶体管410的栅极。比较器350也包括配置为接收参考电压(例如Vref)的第二输入节点465。第二输入节点耦合至第二上拉晶体管405以及第二下拉晶体管415的栅极。比较器350包括第一和第二输出节点470和475。
[0063]根据一个实施例，第一上拉晶体管400包括耦合至LPPU电流源430的第一源-漏极区(例如源极区)并且经由开关组450切换耦合至HPPU电流源435。第一上拉晶体管400包括耦合至第一下拉晶体管410的第一源-漏极区(例如漏极区)的第二源漏极区(例如漏极区)。第一下拉晶体管的第二源-漏极区(例如源极区)耦合至LPH)电流源440并且经由开关组455切换耦合至HPH)电流源445。根据另一实施例，第一上拉晶体管400的第一源-漏极区以及第二上拉晶体管405的第一源-漏极区经由开关组451也切换耦合至LPPU电流源430。根据又一实施例，第一下拉晶体管410的第二源-漏极区以及第二下拉晶体管415的源漏极区经由开关组465切换耦合至LPH)电流源440。
[0064]第一上拉晶体管400和第一下拉晶体管410形成了互补输入级411。互补输入级411提供了无论Vin460是高或者低均驱动输出节点470至输出状态(高或者低)。也即，第一上拉晶体管400 (例如pMOS)和第一下拉晶体管410 (例如nMOS)是互补的并且针对Vin460是高或者低而驱动输出节点至输出状态。因此，与输出节点悬浮至高状态或者低状态的电路相比较而言，输出节点可以相对快速地驱动至输出状态。
[0065]根据另一实施例，第一上拉晶体管400的耦合至LPPU电流源430和HPPU电流源435的第一源-漏极区是源极区，以及第一下拉晶体管410的耦合至LPH)电流源440和HPPD电流源445的第二源-漏极区也是源极区。由LPPU电流源430和HPPU电流源435供应的电流有时称为“头电流”。由LPro电流源440和HPro电流源445供应的电流有时称为“尾电流”。将第一上拉晶体管400和第一下拉晶体管410的源极区耦合(也称为闭合开关)至电流源430、435、440和445提供了与第一上拉晶体管400和第一下拉晶体管410的其他结构相比相对快速地切换第一上拉晶体管400和第一下拉晶体管410。
[0066]第二上拉晶体管405和第二下拉晶体管415形成互补参考级416。互补参考级416提供了将输出节点475驱动至输出状态(高或者低)以使得将输出节点475的输出状态相对快速的驱动至输出状态。
[0067]根据另一实施例，第二上拉晶体管405的耦合至LPPU电流源430和HPPU电流源435的第一源-漏极区是源极区，以及第二下拉晶体管415的耦合至LPH)电流源440和HPPU电流源445的第二源-漏极区也是源极区。将第二上拉晶体管405和第二下拉晶体管415的源极区耦合至电流源430、435、440和445，提供了与第二上拉晶体管405和第二下拉晶体管415的其他结构相比相对快速地切换第二上拉晶体管405和第二下拉晶体管415。
[0068]根据一个实施例，第二上拉晶体管405包括耦合至LPPU电流源430的第一源-漏极区并且经由开关组450切换耦合至HPPU电流源435。第二上拉晶体管的第一源-漏极区也耦合至第一上拉晶体管的第一源-漏极区。第二上拉晶体管包括耦合至第二下拉晶体管415的第一源-漏极区的第二源漏极区。第二下拉晶体管的第二源-漏极区耦合至LPH)电流源440并且经由开关组455切换耦合至HPH)电流源445。第二下拉晶体管的第二源-漏极区也耦合至第一下拉晶体管的第二源-漏极区。
[0069]第一输出节点470耦合在第一上拉晶体管的第二源-漏极区与第一下拉晶体管的第一源-漏极区之间。第二输出节点475耦合在第二上拉晶体管的第二源-漏极区与第二下拉晶体管的第一源-漏极区之间。
[0070]第一和第二负载晶体管420和425的栅极耦合至使能输入端480，该使能输入端可以配置为接收来自积分器330、先前比较器级等的使能信号。第一负载晶体管的第一源-漏极区耦合至第一输出节点470，并且第一负载晶体管的第二源-漏极区耦合至第二负载晶体管425的第一源-漏极区以及耦合至例如接地、-Vdd等的参考电压。第二负载晶体管的第二源-漏极区耦合至第二输出节点475。
[0071]根据一个实施例，第一和第二负载晶体管420和425提供了负载阻抗，该负载阻抗小于由第一上拉晶体管400和第一下拉晶体管410的漏极区节点所提供的在输出节点470处的输出阻抗。第一和第二负载晶体管420和425可以视作串联负载或者串联电阻器。第一和第二负载晶体管420和425也提供了负载阻抗，该负载阻抗小于由第二上拉晶体管405和第二下拉晶体管415的漏极区节点所提供的在输出节点475处的输出阻抗。例如，负载晶体管420和425的负载阻抗可以是由第一上拉晶体管400和第一下拉晶体管410的漏极区提供的在输出节点470处输出阻抗的约十分之一至二十分之一，并且可以是由第二上拉晶体管405和第二下拉晶体管415的漏极区提供的在输出节点475处输出阻抗的约十分之一至二十分之一。将负载晶体管420和425的相对低阻抗提供至负载晶体管420和425之间的参考电压抑制了在输出级470和475处的不稳定性并且因此提供了输出节点470和475的输出状态的相对快速切换。
[0072]根据一个实施例，第一开关组450被配置为接收第一上电信号和第二上电信号以用于将HPPU电流源435耦合(在此也称为闭合开关)至第一和第二上拉晶体管400和405的第一源-漏极区。更具体地，可以配置第一上电信号和第二上电信号的每一个以独立地将HPPU电流源耦合至第一和第二上拉晶体管400和405的第一源-漏极区。可以配置第一开关组450以接收降低功率信号以从第一和第二上拉晶体管400和405的第一源-漏极区解耦合(在此也称为断开开关)HPPU电流源。根据一个实施例，相对于降低功率信号而异步施加第一和第二上电信号。
[0073]第二开关组455配置为接收第一上电信号和第二上电信号以用于将HPH)电流源445耦合至第一和第二下拉晶体管410和415的第二源-漏极区。更具体地，可以配置第一上电信号和第二上电信号的每一个以独立地将HPH)电流源耦合至第一和第二下拉晶体管410和415的第二源-漏极区。第二开关组455可以配置为接收降低功率信号从第一和第二下拉晶体管410和415的第二源-漏极区解耦合HPH)电流源。
[0074]在HPPU电流源耦合至第一和第二上拉晶体管400和405的第一源-漏极区，并且HPPD电流源耦合至第一和第二下拉晶体管410和415的第二源-漏极区的情形下，比较器被配置为通过四个电流源HPPU、LPPU、HPro和LPro所施加的电流而处于通电状态。根据一个实施例，HPPU电流源被配置为向比较器提供与LPPU电流源相比相对更高的功率量。例如，HPPU电流源可以被配置为向比较器提供与LPPU电流源相比90%的更多功率，而LPPU电流源可以向比较器提供与HPPU电流源相比10%或更少的功率。类似的，HPPD电流源被配置为向比较器提供与LPro电流源相比相对更高的功率量(例如来自吸收电流(sinkingcurrent)的功率)。例如，HPTO电流源可以被配置为向比较器提供与LPTO电流源相比90%的更多功率，而LPPU电流源可以向比较器提供与HPH)电流源相比10%或更少的功率。
[0075]如上所述，降低功率信号被配置为控制第一开关组和第二开关组以从第一和第二上拉晶体管解耦合HPPU电流源，并且从第一和第二下拉晶体管解耦合HPro电流源。在HPPU电流源和HPPD电流源从与它们相关联的晶体管解耦合的情况下，比较器被置于低功率状态，而LPPU电流源和LPro电流源被配置为向处于低功率状态的比较器供电。LPPU电流源和LPro电流源被配置为提供足够能量以维持比较器各种电路上的电势偏压(potentialbasis)以使得比较器可以相对快速的上电至通电状态。
[0076]根据一个实施例，开关组451和456可以被配置为接收第二降低功率信号(降低功率信号II)以用于耦合(也称为闭合开关)和解耦合(也称为断开开关)LPPU电流源430和LPPD电流源440。在HPPU电流源435、HPPD电流源445、LPPU电流源430和LPPD电流源440的解耦合模式中，比较器350可以置于比较器并不从HPPU电流源435、HPPD电流源445、LPPU电流源430和LPTO电流源440汲取电流的降低功率状态中。
[0077]根据一个实施例，i)提供了耦合至第一和第二上拉晶体管400和405的LPPU电流源430和HPPU电流源435，ii)提供了耦合至第一和第二下拉晶体管410和415的源极区的LPro电流源440和HPro电流源445，iii)提供了互补输入级，iv)提供了互补参考级，以及V)提供了至参考电压的负载晶体管，比较器350可以被配置为相对快速地上电，并且相对快速地切换输出节点470和475的输出状态。例如，比较器可以工作在约500kHz或更高，其中比较器可以处于通电状态持续约50ns而在占空比的剩余时间内处于低功率状态。在此所述的比较器的实施例提供了与传统比较器相比在开关速度方面的相对大的改进。
[0078]图4是根据一个实施例的比较器电路500的简化示意图。比较器电路500包括多个比较器510，其中每个比较器标识有基本附图标记510以及字母后缀(a、b、c……η)。每个比较器510a至510η可以包括上述以及图3中所示的比较器350。每个比较器510a至510η可以是全差分比较器(例如比较器350)，以用于接收正输入和负输入，并且用于输出正输出和负输出。根据一个实施例，每个比较器510a至510η具有相对小的增益，例如约3-5的增益，并且因此与具有更高增益的比较器相比具有相对快的切换速度。通过提供具有相对低增益的一系列比较器510a至510η，与提供了相对高增益的单个传统比较器相比，该比较器系列可以提供针对相对高增益而言相对快的切换。
[0079]根据一个实施例，比较器电路500包括输出级520，其中输出级520包括配置为从比较器510a接收正输入的正输入端525，以及包括配置为从比较器510η接收负输入的负输入端530。输出级520被配置为将正输入端525处所接收的正输入与负输入端530处所接收的负输入组合在单一输出端540上。输出级520可以被配置为针对比较器510a至510η向输出端540提供轨到轨(rail to rail)的驱动。输出级520包括用于将高输出信号拉至高轨(high rail)(例如+Vdd)的第一组合器级550以及包括用于将低输出信号拉至低轨(low rail)(例如-Vdd)的第二组合器级560。第一组合器级550可以是第一电流镜，而第二组合器级560可以是第二电流镜。为了方便，第一组合器级550称为第一电流镜550，而第二组合器级560称为第二电流镜560。
[0080]第一电流镜550包括第一上拉晶体管550a、第一下拉晶体管550b、第二上拉晶体管550c和第二下拉晶体管550d，其中第一上拉晶体管550a和第一下拉晶体管550b是第一电流镜550的第一分支， 而第二上拉晶体管550c和第二下拉晶体管550d是第一电流镜550的第二分支。
[0081]第二电流镜560包括第一上拉晶体管560a、第一下拉晶体管560b、第二上拉晶体管560c和第二下拉晶体管560d，其中第一上拉晶体管560a和第一下拉晶体管560b是第二电流镜560的第一分支，而第二上拉晶体管560c和第二下拉晶体管560d是第二电流镜560的第二分支。
[0082]正输入端525可以耦合至第一电流镜550的第一下拉晶体管550b的栅极以及第二电流镜560的第二上拉晶体管560d的栅极。负输入端530可以稱合至第一电流镜550的第一上拉晶体管550a的栅极以及第二电流镜560的第二下拉晶体管560d的栅极。
[0083]第一电流镜550的输出节点550e耦合至上拉输出晶体管570的栅极，如果正输出由比较器510η施加(asserted)至输出级520，则上拉输出晶体管被配置为将单一输出端540上拉至+Vdd(减去二极管压降)。第二电流镜560的输出节点560e耦合至下拉输出晶体管575的栅极，如果负输出由比较器510η施加(asserted)至输出级520，则下拉输出晶体管被配置为将单一输出端540下拉至-Vdd(减去二极管压降)。
[0084]第一电流镜550的“顶端”550f可以连接至Vdd，而第一电流镜550的“底端”550g可以连接至LPro电流源440以及HPro电流源445。根据一个实施例，第一电流镜550的底端550g经由开关580切换耦合至HPH)电流源445。开关580可以被配置为接收第一上电信号、第二上电信号以及降低功率信号以用于将第一电流镜上电至通电状态以及将第一电流镜降低功率至低功率状态。第一上电信号、第二上电信号和降低功率信号在图4中通常标识为FPU (快速上电)。
[0085]第二电流镜560的“顶端” 560f可以连接至LPTO电流源440和HPTO电流源445，而第二电流镜560的“底端”560g可以连接至-Vdd。根据另一实施例，第二电流镜560的顶端560f经由开关585切换耦合至HPH)电流源445。开关585可以配置为接收第一上电信号、第二上电信号和降低功率信号以用于将第二电流镜560上电至通电状态以及将第二电流镜560降低功率至低功率状态。提供将第一电流镜550的底端550g和第二电流镜560的顶端560f连接至LPH)电流源440并且切换耦合至HPH)电流源，进一步提供了可以与比较器510a至510η基本同步地将输出级520置于通电状态和低功率状态以节省功率，并且可以相对快速地从低功率状态切换至通电状态，因为第一和第二电流镜550和560由LPPU电流源430和LPH)电流源440偏置以用于相对快速地上电。
[0086]以上说明书描述了本发明的多个实施例以及可以如何实施本发明的方面的示例。上述示例和实施例不应认为是仅有的实施例，而是展示这些示例和实施例以说明由以下权利要求所限定的本发明的灵活性和优点。例如，应该理解的是尽管在此描述的多个实施例包括M0SFET，应该理解的是各种晶体管类型可以用于实施在此所述的电路的逻辑和操作。基于以上说明书和以下权利要求。可以不脱离由权利要求所限定的本发明的范围而采用其他设置、实施例、实施方式和等价物。
【权利要求】
1.一种电路方法，包括: 周期性地增大比较器的差分级的尾电流以周期性地将所述差分级上电为通电状态；以及 周期性地减小所述差分级的所述尾电流以周期性地将所述差分级降低功率至低功率状态，其中所述周期性地增大所述尾电流以及所述周期性地减小所述尾电流是用于将所述差分级上电至所述通电状态并将所述差分级降低功率至所述低功率状态的异步操作。
2.根据权利要求1的电路方法，进一步包括: 周期性地增大耦合至第一所述差分级的所述比较器的第二差分级的头电流以周期性地将所述第二差分级上电至通电状态；以及 周期性地减小所述第二差分级的所述头电流以将所述差分级降低功率至低功率状态，其中: 所述周期性地增大所述头电流以及所述周期性地减小所述头电流是用于将所述差分级上电至所述通电状态并且将所述差分级降低功率至所述低功率状态的异步操作。
3.根据权利要求2所述的电路方法，其中，所述第一差分级是所述比较器的负级，并且所述第二差分级是所述比较器的正级。
4.根据权利要求3所述的电路方法，其中，异步地用于将所述差分级上电至所述通电状态并且将所述差分级降低功率至所述低功率状态的所述周期地增大所述尾电流以及所述周期性地减小所述尾电 流提供 了在信号比较期间的低噪声和高速度。
5.一种比较器，包括: 差分级，包括: 第一下拉晶体管，具有第一源-漏极区；以及 第二下拉晶体管，具有耦合至所述第一源-漏极区的第二源-漏极区； 第一电流源，耦合至所述第一源-漏极区和所述第二源-漏极区； 第二电流源，选择性地耦合所述第一源-漏极区和所述第二源-漏极区；以及 开关组，配置为提供所述第二电流源的选择性耦合，其中: 所述开关组被配置为接收一组上游控制信号用于周期性地闭合所述开关组以上电所述差分级，以及 所述开关组被配置为接收一组下游控制信号用于周期性地断开所述开关组以将所述差分级降低功率至低功率状态。
6.根据权利要求5所述的比较器，进一步包括: 第二差分级，包括: 第一上拉晶体管，具有第三源-漏极区；以及 第二上拉晶体管，具有耦合至所述第三源-漏极区的第四源-漏极区； 第三电流源，耦合至所述第三源-漏极区和第四源-漏极区； 第四电流源，选择性地耦合至所述第三源-漏极区和第四源-漏极区；以及 第二开关组，配置为提供所述第四电流源的选择性耦合，其中: 所述第二开关组被配置为接收一组上游控制信号用于周期性地闭合所述第二开关组以上电所述第二差分级，以及 所述第二开关组被配置为接收一组下游控制信号用于周期性地断开所述第二开关组以将所述第二差分级降低功率至低功率状态。
7.根据权利要求6所述的比较器，其中，第一所述差分级是负差分级，并且所述第二差分级是正差分级。
8.根据权利要求6所述的比较器，其中，周期性地上电第一所述差分级使得周期性地增大尾电流，以便获得所述比较器在信号比较期间的低噪声和高速度。
9.根据权利要求8所述的比较器，其中，周期性地上电第二所述差分级使得周期性地增大尾电流，以便获得所述比较器在信号比较期间的低噪声和高速度。
10.根据权利要求6所述的比较器，所述第一下拉晶体管和所述第一上拉晶体管是互补输入级。
11.根据权利要求10所述的比较器，所述第二下拉晶体管和所述第二上拉晶体管是互补参考级。
12.根据权利要求10所述的比较器，其中，所述第一下拉晶体管和第二下拉晶体管的第一源-漏极区和第二源-漏极区是源极，并且所述第三源-漏极区和第四源-漏极区是源极。
13.根据权利要求12所述的比较器，其中，所述第一下拉晶体管的漏极耦合至所述第一上拉晶体管的漏极，并且所述第一下拉晶体管和第一上拉晶体管的漏极是第一输出节点。
14.根据权 利要求13所述的比较器，其中，所述第二下拉晶体管的漏极耦合至所述第二上拉晶体管的漏极，并且所述第二下拉晶体管和第二上拉晶体管的漏极是第二输出节点。
15.根据权利要求14所述的比较器，进一步包括串联布置在所述第一输出节点和第二输出节点之间的第一电阻器和第二电阻器，其中所述第一电阻器和第二电阻器之间的节点连接至参考电压。
16.根据权利要求15所述的比较器，其中，所述第一电阻器和第二电阻器的阻抗小于所述第一上拉晶体管和第一下拉晶体管的所耦合的漏极区的阻抗，并且小于所述第二上拉晶体管和第二下拉晶体管的所耦合的漏极区的阻抗。
17.根据权利要求15所述的比较器，其中，所述连接至参考电压的所述第一电阻器和所述第二电阻器抑制了所述比较器的不稳定性。
18.根据权利要求15所述的比较器，其中，所述第一电阻器是晶体管，并且所述第二电阻器是另一晶体管。
19.根据权利要求12所述的电路方法，其中: 所述第一下拉晶体管的源极耦合至所述第二下拉晶体管的源极以及第一电流源，以及 所述第一下拉晶体管和第二下拉晶体管的源极选择性地耦合至所述第二电流源。
20.根据权利要求19所述的电路方法，其中: 所述第一上拉晶体管的源极耦合至所述第二上拉晶体管的源极以及所述第三电流源，以及 所述第一上拉晶体管和第二上拉晶体管的源极选择性地耦合至所述第四电流源。
21.根据权利要求6所述的比较器，其中，所述第一电流源和所述第三电流源是低功率电流源，并且所述第二电流源和所述第四电流源是配置为提供比所述低功率电流源更高功率的高功率电流源。
22.—种电路,包括: 全差分比较器，具有正输出和负输出； 输出级，耦合至所述全差分比较器并且配置为将所述正输出和所述负输出组合为单一输出； 第一电流源，耦合至所述全差分比较器和所述输出级； 第二电流源，选择性地耦合至所述全差分比较器和所述输出级； 第三电流源，耦合至所述全差分比较器和所述输出级； 第四电流源，选择性地耦合至所述全差分比较器和所述输出级，其中: 所述第一电流源和所述第三电流源被配置为向处于低功率状态的所述全差分比较器和所述输出级供电，以及 所述第二电流源和所述第四电流源被配置为周期性地向处于通电状态的所述全差分比较器和所述输出级供电。
23.根据权利要求22所述的电路，其中，所述全差分比较器包括第一差分级和第二差分级。
24.根据权利要求23所述的电路，其中，所述第一差分级和所述第二差分级形成了包括配置为接收输入信号的第一输入的互补输入级，以及包括配置为接收参考电压的第二输入的互补参考级。
25.根据权利要求24所述的电路，其中，所述输出级包括配置为从所述全差分比较器接收正输入的第一组合器级，以及配置为从所述全差分比较器接收负输入的第二组合器级。
26.根据权利要求25所述的电路，其中: 所述第一组合器级被配置为耦合至所述第一电流源并且选择性地耦合至所述第二电流源，以及 所述第二组合器级被配置为耦合至所述第二电流源并且选择性地耦合至所述第四电流源。
27.根据权利要求22所述的电路，其中，所述第一电流源和所述第三电流源是低功率电流源，并且所述第二电流源和所述第四电流源是配置为提供比所述低功率电流源更高功率的高功率电流源。
【文档编号】H03G3/20GK103703681SQ201180059748
【公开日】2014年4月2日 申请日期:2011年12月12日 优先权日:2010年12月10日
【发明者】S·希鲁贤 申请人:马维尔国际贸易有限公司