专利名称：无电可正常闭合的模拟开关及开关方法
技术领域：
概括地说，本发明涉及半导体开关，具体地说，涉及无电可正常闭合的模拟开关。
背景技术：
除其它情况之外，电开关可以用于将信号路径选择性地路由到ー个或多个位置，或者在某些示例中，通过在接通时提供低阻抗路径且在关断时提供高阻抗路径来选择性地断开或闭合传导路径。然而，很多电路会使在输入端和输出端之间传送的信号失真或改变，或者需要专用的电源才能提供正确的操作。
发明内容
除其它内容之外，本文讨论了一种开关设备和方法，其被配置为在信号输入端处 接收信号，在第一控制输入端处未被施加电压的第一状态下在输出端处提供所述信号，并且在第一控制输入端处被施加有电压的第二状态下将所述信号与输出端隔离。在ー个不例中，开关设备可以包括第一晶体管、第二晶体管和第三晶体管，其中，第一晶体管的源极被连接到第二晶体管的漏极和第三晶体管的栅极，其中，信号输入端被连接到第一晶体管的漏极和第三晶体管的漏极，并且其中，输出端被连接到第三晶体管的源扱。发明内容部分g在提供对本专利申请的主题的概述，而并非g在提供对本发明的排他性或穷举性解释。本文包括具体实施方式
以提供与本专利申请有关的其它信息。
在附图(其不一定按比例绘制)中，相似的数字可以描述不同视图中的类似部件。具有不同字母后缀的相似数字可以表示类似部件的不同例子。附图以举例说明而非限制的方式大体示出了本文中讨论的各个实施例。图I大体示出了包括信号输入端、第一控制输入端和输出端的示例性开关设备。图2大体示出了具有第一晶体管、第二晶体管和第三晶体管、信号输入端、输出端和第一控制输入端的示例性开关设备。图3A-3B大体示出了响应于接收到的控制信号的设备输出的示例。图4大体示出了具有第一晶体管、第二晶体管、第三晶体管和第四晶体管、信号输入端、输出端和第一控制输入端的示例性开关设备。
具体实施例方式除其它内容之外，本发明人认识到的，ー种可正常闭合的开关设备，其不需要电源或VCC即可传导诸如模拟音频信号之类的接收信号。在一个示例中，用于开关设备和对开关设备进行控制的电源可以集成到单个输入端或单个管脚中。此外，该开关设备可以在没有削波失真或交叠失真的情况下传导高于或低于地电势的接收信号。因此，在一个示例中，本文所描述的系统和方法可以允许在没有加电的情况下高保真度音频和其它信号直通功能，这可以显著地减小用于管理开关的功率使用。图I大体示出了包括信号输入端、第一控制输入端和输出端的示例性开关设备105。在一个示例中，开关设备105可以被配置为在信号输入端处接收信号，并且响应于在第一控制输入端处接收到的接地信号(OV)或浮动信号，在输出端处提供或传导上述信号(或者上述信号的表示)。在一个示例中，开关设备105可以包括耗尽型负摆幅(depletionMode negative-swing)音频或者其它开关，其被配置为无需电源或VCC即可允许信号通过。在一个示例中，输入信号可以包括音频信号，并且开关设备105可以被配置为响应于接收到的接地信号或浮动控制信号，通过开关设备105在输出端处提供该音频信号。在ー个示例中，开关设备105可以使用第一控制输入端来供电和控制。在一个示例中，开关设备105可以被配置为在信号输入端处接收信号，并且响应于在第一控制输入端处接收到的负电压，在输出端处隔离或不传导所述信号(或者所述信号的表示)。在一个示例中，因为开关设备105只需要不传导接收到的音频信号的功率，因此开关设备105可以需要非常低的功率。可以通过当在输入端处没有接收到信号时在第一 控制输入端处移除负电压，来进ー步节省功率。此外，在某些示例中，当将断开开关设备105的负电压施加到第一控制输入端时，功率损耗可能包括开关设备105中的一个或多个晶体管中的栅极泄露(例如，微微安等)。图2大体不出了具有第一晶体管110、第二晶体管115和第三晶体管120、信号输入端、输出端和第一控制输入端(控制I)的示例性开关设备105。在一个示例中，可以将高于阈值的负电压施加到第一控制输入端，以关断或断开开关设备105。在默认情况下，当没有向第一控制输入端加电时，开关设备105是接通或闭合的。在某些示例中，第一晶体管110可以包括η沟道晶体管，例如，η沟道金属氧化物半导体场效应晶体管(MOSFET)、η沟道耗尽型M0SFET、n沟道结型场效应晶体管(JFET)等。在一个示例中，第二晶体管115可以包括η沟道增强型M0SFET，第三晶体管120可以包括η沟道JFET。在其它示例中，可以使用其它半导体器件。在一个示例中，仅具有η沟道JFET的器件可以在信号范围的负区域对输出信号进行削波。然而，例如图2的示例中所示的本文所描述的电路未对如图3Α的示例中所示的正极性信号或负极性信号进行削波。此外，在一个示例中，第二晶体管115的栅极(例如，第ニ控制输入端(控制2))可以保持在地电势或用于确保开关设备105在ー电压施加于第一控制输入端时接通的电压(例如，正电压，这取决于信号输入端处的信号的电压水平)。在一个示例中，可以将接地信号(OV)施加于第二晶体管115的栅极。在一个示例中，在正常操作期间，第二控制输入端可以连接于地。然而，根据开关设备105中的一个或多个晶体管之间的容性连接以及信号输入端上的瞬变，可以使第二控制输入端偏置一正电压以确保第三晶体管120响应于第一控制输入端处的控制信号而关断。图3Α大体示出了设备的响应于保持在0V、地电势或无功率的控制信号130的输出信号135的示例。在某些示例中，仅具有N沟道JFET的器件将在信号范围的负区域对信号进行削波。这里所描述的电路不会对正极性信号或负极性信号进行削波。如图3Α中的示例所示，设备可以在第一控制输入端处为0V、地电势、浮动信号或无功率的情况下提供包括在负音频信号范围的全信号导通，而没有削波或交叠失真。
在图3A的示例中，输出信号135示出了地电势附近±2. 4V的振幅，其中，其中控制信号130保持在地电势。图3B大体示出了设备的响应于保持在大到足以关断开关设备105的负电压的控制信号130的输出信号135的不例。在ー个不例中，控制信号130可以包括-8. 5V的电压。在其它示例中，可以使用大于或小于-8. 5V的其它阈值。图4大体示出了具有第一晶体管110、第二晶体管115、第三晶体管120和第四晶体管125、信号输入端、输出端和第一控制输入端的不例性开关设备105。在ー个不例中，可以将负电压施加于第一控制输入端以关断开关或断开开关。在某些示例中，图2中示出的示例可以根据开关设备105中的一个或多个晶体管的电压瞬变或电容，在输出端处对信号进行削波。在ー个不例中，可以将正电压施加于第二控制输入端(控制2)。在其它示例中，可以添加一个或多个晶体管(例如，第四晶体管125)以减少削波并且确保正确的操作。在某些示例中，第一晶体管110可以包括η沟道耗尽型M0SFET，第二晶体管115可以包括η沟道增强型M0SFET，第三晶体管120可以包括η沟道JFET，第四晶体管125可以包括η沟道增强型M0SFET。在其它示例中，可以使用其它半导体器件。在一个示例中，当没有在第四晶体管125的栅极处加电时，第四晶体管125的漏极可以浮动，从而与图2的示例相比减少输出信号的削波。在一个示例中，集成电路(IC)可以包括单个开关设备105，其具有四个管脚(I)信号输入端；⑵输出端；(3)第一控制输入端；以及⑷地。在其它示例中，IC中可以包含一个或多个其它数量的开关，该IC具有多个上面提到的前三个管脚和ー个或多个接地管脚或无连接(NC)管脚，或者具有ー个或多个其它电路，以填满该1C。在某些示例中，IC可以包括ー个或多个管脚，例如，第二控制输入端等。补充沣释在不例I中，开关设备可以包括信号输入端、第一控制输入端、输出端以及第一晶体管、第二晶体管和第三晶体管，所述晶体管中的每ー个包括栅极、漏极和源极，其中，所述第一晶体管的所述漏极被连接到所述信号输入端，其中，所述第二晶体管的所述漏极被连接到所述第一晶体管的所述源极，其中，所述第二晶体管的所述源极被连接到所述第一晶体管的所述栅极，其中，所述第三晶体管的所述漏极被连接到所述信号输入端，其中，所述第三晶体管的所述源极被连接到所述输出端，其中，所述第三晶体管的所述栅极被连接到所述第一晶体管的所述源极和所述第二晶体管的所述漏极，其中，所述开关设备被配置为在所述信号输入端处接收信号，在所述第一控制输入端处未被施加电压的第一状态下在所述输出端处提供所述信号，并且在所述第一控制输入端处被施加有电压的第二状态下将所述信号与所述输出端隔离。
在示例2中，示例I的第一晶体管的栅极被可选择地连接到第一控制输入端，示例I的第三晶体管的源极被可选择地连接到第一控制输入端。在示例3中，示例I至2中的任意一个或多个的开关设备被可选择地配置为在所述信号输入端处接收具有高于和低于地电势的分量的模拟信号，并且在所述第一控制输入端未被施加电压的所述第一状态下在所述输出端处提供所述模拟信号而不在所述输出端处对所述信号进行削波。
在示例4中，示例I至3中的任意一个或多个的开关设备被可选择地配置为在未向所述开关设备加电的所述第一状态下在所述输出端处提供所述信号。在示例5中，示例I至4中的任意一个或多个的开关设备可选择地包括所述第一控制输入端，但是不包括単独的电源输入端。在示例6中，示例I至5中的任意ー个或多个的第一控制输入端被可选择地配置为接收负电压以在所述第二状态下将所述信号与所述输出端隔离。在示例7中，示例I至6中的任意ー个或多个的第一控制输入端被可选择地配置为接收接地信号或浮动信号以在所述第一控制输入端处未被施加电压的第一状态下在所述输出端处提供所述信号。在示例8中，示例I至7中的任意一个或多个的第一晶体管可选择地包括耗尽型金属氧化物半导体场效应晶体管(MOSFET)，示例I至7中的任意ー个或多个的第二晶体管 可选择地包括增强型M0SFET，示例I至7中的任意ー个或多个的第三晶体管可选择地包括结型场效应晶体管(JFET)。在示例9中，示例I至8中的任意一个或多个的第一晶体管可选择地包括第一 η沟道金属氧化物半导体场效应晶体管(MOSFET)，示例I至8中的任意ー个或多个的第二晶体管可选择地包括第二 η沟道M0SFET，示例I至8中的任意ー个或多个的第三晶体管可选择地包括η沟道结型场效应晶体管(JFET)。在示例10中，示例I至9中的任意ー个或多个可选择地包括第二控制输入端，所述第二控制输入端被配置为接收接地信号，示例I至9中的任意ー个或多个的第二晶体管的栅极被可选择地连接到所述第二控制输入端。在示例11中，示例I至10中的任意ー个或多个可选择地包括第二控制输入端，示例I至10中的任意ー个或多个的第二晶体管的栅极被可选择地连接到所述第二控制输入端，并且示例I至10中的任意ー个或多个的第一控制输入端被可选择地配置为接收负电压，并且所述第二控制输入端被配置为当所述输入信号的幅度超过所述第一控制输入端相对于地电势的幅度时接收正电压以在所述第二状态下将所述信号与所述输出端隔离。在示例12中，示例I至11中的任意ー个或多个可选择地包括第四晶体管，其包括栅极、漏极和源极，其中，所述第四晶体管的所述漏极被可选择地连接到所述第一晶体管的所述栅极和所述第二晶体管的所述源极，其中，所述第四晶体管的所述源极被可选择地连接到所述第一控制输入端，并且其中，所述第四晶体管的所述栅极被可选择地连接到所述第一控制输入端。在示例13中，示例I至12中的任意一个或多个的第一晶体管可选择地包括η沟道耗尽型金属氧化物半导体场效应晶体管(MOSFET)，示例I至12中的任意一个或多个的第ニ晶体管可选择地包括η沟道增强型M0SFET，示例I至12中的任意ー个或多个的第三晶体管可选择地包括η沟道结型场效应晶体管(JFET)，并且示例I至12中的任意ー个或多个的第四晶体管可选择地包括η沟道增强型M0SFET。在示例14中，示例I至13中的任意ー个或多个可选择地包括在开关设备的信号输入端处接收信号；在所述开关设备的第一控制输入端处接收第一控制信号；在所述第一控制输入端处未被施加电压的第一状态下向所述输出端提供在所述信号输入端处接收到的所述信号；以及在所述第一控制输入端处被施加有电压的第二状态下将所述信号与所述输出端隔离，其中，所述开关设备包括第一晶体管、第二晶体管和第三晶体管，所述晶体管中的每ー个包括栅极、漏极和源极，其中，所述第一晶体管的所述漏极被连接到所述信号输入端，其中，所述第二晶体管的所述漏极被连接到所述第一晶体管的所述源极，其中，所述第二晶体管的所述源极被连接到所述第一晶体管的所述栅极，并且其中，所述第三晶体管的所述漏极被连接到所述信号输入端，其中，所述第三晶体管的所述源极被连接到所述输出端，并且其中，所述第三晶体管的所述栅极被连接到所述第一晶体管的所述源极和所述第二晶体管的所述漏扱。
在示例15中，示例I至14中的任意一个或多个的第一晶体管的栅极被可选择地连接到所述第一控制输入端，并且示例I至14中的任意ー个或多个的第三晶体管的源极被可选择地连接到所述第一控制输入端。在示例16中，示例I至15中的任意一个或多个的在信号输入端处接收所述信号可选择地包括在所述信号输入端处接收具有高于和低于地电势的分量的模拟信号，并且示例I至15中的任意一个或多个的在第一状态下向所述输出端处提供在所述信号输入端处接收到的所述信号可选择地包括在所述第一控制输入端处未被施加电压的所述第一状态下在所述输出端处提供所述模拟信号而不在所述输出端处对所述信号进行削波。在示例17中，示例I至16中的任意一个或多个的在第一状态下在所述输出端处提供所述信号可选择地包括不向所述开关设备加电。在示例18中，示例I至17中的任意一个或多个的在第一控制输入端处接收第一控制信号可选择地包括所述开关设备不接收单独的电源。在示例19中，示例I至18中的任意一个或多个的在第一控制输入端处接收第一控制信号可选择地包括接收负电压，并且示例I至18中的任意一个或多个的在第二状态下将所述信号与所述输出端隔离可选择地包括响应于在所述第一控制输入端处接收到所述负电压。在示例20中，示例I至19中的任意一个或多个的在第一控制输入端处接收第一控制信号可选择地包括接收接地信号或浮动信号，并且示例I至19中的任意ー个或多个的所述在所述第一状态下向所述输出端处提供在所述信号输入端处接收到的所述信号可选择地包括响应于所述接收到所述接地信号或所述浮动信号。在示例21中，示例I至20中的任意一个或多个的第一晶体管可选择地包括η沟道耗尽型金属氧化物半导体场效应晶体管(MOSFET)，示例I至20中的任意一个或多个的第ニ晶体管可选择地包括η沟道增强型M0SFET，并且示例I至20中的任意ー个或多个的第三晶体管可选择地包括η沟道结型场效应晶体管(JFET)。在示例22中，示例I至21中的任意ー个或多个可选择地包括在所述开关设备的第二控制输入端处接收接地信号，其中，示例I至21中的任意ー个或多个的第二晶体管的栅极被可选择地连接到所述第二控制输入端。在示例23中，示例I至22中的任意ー个或多个可选择地包括在所述开关设备的第二控制输入端处接收正电压，示例I至22中的任意ー个或多个的第二晶体管的栅极被可选择地连接到所述第二控制输入端，示例I至22中的任意一个或多个的在第一控制输入端处接收第一控制信号可选择地包括接收负电压，以及示例I至22中的任意ー个或多个的在第二状态下将所述信号与所述输出端隔离可选择地包括响应于在所述第二控制输入端处接收到所述正电压且在所述第一控制输入端处接收到所述第一控制信号。在示例24中，示例I至23中的任意一个或多个的开关设备可选择地包括第四晶体管，所述第四晶体管包括栅极、漏极和源极，其中，所述第四晶体管的所述漏极被可选择地连接到所述第一晶体管的所述栅极和所述第二晶体管的所述源极，所述第四晶体管的所述源极被可选择地连接到所述第一控制输入端，并且所述第四晶体管的所述栅极被可选择地连接到所述第一控制输入端。在示例25中，示例I至24中的任意一个或多个的第一晶体管可选择地包括η沟道耗尽型金属氧化物半导体场效应晶体管(MOSFET)，示例I至24中的任意一个或多个的第ニ晶体管可选择地包括η沟道增强型M0SFET，示例I至24中的任意ー个或多个的第三晶体管可选择地包括η沟道结型场效应晶体管(JFET)，并且示例I至24中的任意ー个或多个的第四晶体管可选择地包括η沟道增强型M0SFET。在示例26中，一种系统或装置可以包括用于执行示例1-25的功能中的任意ー项 或多项功能的模块或当由机器执行时使机器执行示例I至25的功能中的任意ー项或多项功能的指令的机器可读介质，或者，该系统或装置可以可选择地与示例I至25中的任意一个或多个的任一部分或任意部分的组合相结合，以用于执行示例1-25的功能中的任意一项或多项功能的模块或当由机器执行时使机器执行示例I至25的功能中的任意一项或多项功能的指令的机器可读介质。上述详细说明书參照了附图，附图也是所述详细说明书的一部分。附图以图解的方式显示了可应用本发明的具体实施例。这些实施例在本发明中被称作“示例”。这些示例可包括除了所示或描述的元件以外的元件。然而，发明人还设想到其中仅提供示出或描述的那些元件的示例。此外，发明人还设想到针对本文所示的或所描述的特定示例(或其一个或多个方面)，或针对本文所示的或所描述的其它示例(或其ー个或多个方面)，使用所示或所描述的那些元件的任意组合或排列(或其ー个或多个方面)的示例。本发明所涉及的所有出版物、专利及专利文件全部作为本发明的參考内容，尽管它们是分别加以參考的。如果本发明与參考文件之间存在用途差异，则将參考文件的用途视作本发明的用途的补充，若两者之间存在不可调和的差异，则以本发明的用途为准。在本发明中，与专利文件通常使用的一祥，术语“一”或“某一”表示包括一个或多个，但其他情况或在使用“至少ー个”或“ー个或多个”时应除外。在本发明中，除非另外指明，否则使用术语“或”指无排他性的或者，使得“Α或B”包括“Α但不是B”、“B但不是Α”以及“A和B”。在所附权利要求中，术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样，在本文中，术语“包含”和“包括”是开放性的，即，系统、设备、物品或步骤包括除了权利要求中这种术语之后所列出的那些部件以外的部件的，依然视为落在该条权利要求的范围之内。而且，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标签，并非对对象有数量要求。本文所述的方法示例至少部分可以是机器或计算机执行的。一些示例可包括计算机可读介质或机器可读介质，其被编码有可操作为将电子装置配置为执行如上述示例中所述的方法的指令。这些方法的实现可包括代码，例如微代码，汇编语言代码，高级语言代码等。该代码可包括用于执行各种方法的计算机可读指令。所述代码可构成计算机程序产品的部分。此外，在一个示例中，所述代码可例如在执行期间或其它时间被有形地存储在ー个或多个易失、非暂时或非易失性有形计算机可读介质上。这些有形计算机可读介质的示例包括但不限于，硬盘、移动磁盘、移动光盘(例如，压缩光盘和数字视频光盘)，磁带，存储卡或棒，随机存取存储器(RAM)，只读存储器(ROM)等。上述说明的作用在于解说而非限制。例如，上述示例(或示例的ー个或多个方面)可结合使用。可以在理解上述说明书的基础上，利用现有技术的某种常规技术来执行其他实施例。遵照37C.F.R. § 1.72(b)的规定提供摘要，允许读者快速确定本技术公开的性质。提交本摘要时要理解的是该摘要不用于解释或限制权利要求的范围或意义。同样，在上面的具体实施方式
中，各种特征可归类成将本公开合理化。这不应理解成未要求的公开特征对任何权利要求必不可少。相反，本发明的主题可在于的特征少于特定公开的实施例的所有特征。因此，下面的权利要求据此并入具体实施方式
中，每个权利要求均作为ー个单独的 实施例，并且可设想到这些实施例可以在各种组合或排列中彼此結合。应參看所附的权利要求，以及这些权利要求所享有的等同物的所有范围，来确定本发明的范围。
权利要求
1.ー种开关设备，具有信号输入端、第一控制输入端和输出端，所述开关设备包括 第一晶体管，其包括栅极、漏极和源极，其中，所述第一晶体管的所述漏极被连接到所述信号输入端； 第二晶体管，其包括栅极、漏极和源极，其中，所述第二晶体管的所述漏极被连接到所述第一晶体管的所述源极，并且其中，所述第二晶体管的所述源极被连接到所述第一晶体管的所述栅扱；以及 第三晶体管，其包括栅极、漏极和源极，其中，所述第三晶体管的所述漏极被连接到所述信号输入端，其中，所述第三晶体管的所述源极被连接到所述输出端，并且其中，所述第三晶体管的所述栅极被连接到所述第一晶体管的所述源极和所述第二晶体管的所述漏扱，其中，所述开关设备被配置为在所述信号输入端处接收信号，在所述第一控制输入端处未被施加电压的第一状态下在所述输出端处提供所述信号，并且在所述第一控制输入端处被施加有电压的第二状态下将所述信号与所述输出端隔离。
2.根据权利要求I所述的开关设备，包括 第二控制输入端，其被配置为接收接地信号， 其中，所述第一晶体管的所述栅极被连接到所述第一控制输入端， 其中，所述第二晶体管的所述栅极被连接到所述第二控制输入端，并且 其中，所述第三晶体管的所述源极被连接到所述第一控制输入端。
3.根据权利要求I所述的开关设备，其中，所述开关设备被配置为在所述信号输入端处接收具有高于和低于地电势的分量的模拟信号，并且在所述第一控制输入端处未被施加电压的所述第一状态下在所述输出端处提供所述模拟信号而不在所述输出端处对所述信号进行削波， 其中，所述开关设备被配置为在未向所述开关设备加电的所述第一状态下在所述输出端处提供所述信号，并且 其中，所述开关设备包括所述第一控制输入端，但是不包括単独的电源输入端。
4.根据权利要求I所述的开关设备，其中，所述第一控制输入端被配置为接收负电压以在所述第二状态下将所述信号与所述输出端隔离，并且接收接地信号或浮动信号以在所述第一控制输入端处未被施加电压的所述第一状态下在所述输出端处提供所述信号。
5.根据权利要求I所述的开关设备，包括 第二控制输入端， 其中，所述第二晶体管的所述栅极被连接到所述第二控制输入端，并且其中，所述第一控制输入端被配置为接收负电压，并且所述第二控制输入端被配置为当所述输入信号的幅度超过所述第一控制输入端相对于地电势的幅度时接收正电压以在所述第二状态下将所述信号与所述输出端隔离。
6.根据权利要求I所述的开关设备，包括 第四晶体管，其包括栅极、漏极和源极，其中，所述第四晶体管的所述漏极被连接到所述第一晶体管的所述栅极和所述第二晶体管的所述源极，其中，所述第四晶体管的所述源极被连接到所述第一控制输入端，并且其中，所述第四晶体管的所述栅极被连接到所述第一控制输入端， 其中，所述第一晶体管包括η沟道耗尽型金属氧化物半导体场效应晶体管(MOSFET)，其中，所述第二晶体管包括第一 η沟道增强型MOSFET， 其中，所述第三晶体管包括η沟道结型场效应晶体管(JFET)，并且 其中，所述第四晶体管包括第二 η沟道增强型MOSFET。
7.一种开关方法，包括 在开关设备的信号输入端处接收信号； 在所述开关设备的第一控制输入端处接收第一控制信号； 在所述第一控制输入端处未被施加电压的第一状态下向所述输出端提供在所述信号输入端处接收到的所述信号；以及 在所述第一控制输入端处被施加有电压的第二状态下将所述信号与所述输出端隔离，其中，所述开关设备包括第一晶体管、第二晶体管和第三晶体管，每个晶体管包括栅极、漏极和源极， 其中，所述第一晶体管的所述漏极被连接到所述信号输入端， 其中，所述第二晶体管的所述漏极被连接到所述第一晶体管的所述源极，其中，所述第ニ晶体管的所述源极被连接到所述第一晶体管的所述栅极，并且 其中，所述第三晶体管的所述漏极被连接到所述信号输入端，其中，所述第三晶体管的所述源极被连接到所述输出端，并且其中，所述第三晶体管的所述栅极被连接到所述第一晶体管的所述源极和所述第二晶体管的所述漏极。
8.根据权利要求7所述的开关方法，包括 在所述开关设备的第二控制输入端处接收接地信号， 其中，所述第一晶体管的所述栅极被连接到所述第一控制输入端， 其中，所述第二晶体管的所述栅极被连接到所述第二控制输入端， 其中，所述第三晶体管的所述源极被连接到所述第一控制输入端，并且其中，在第一控制输入端处接收第一控制输入信号包括所述开关设备不接收单独的电源。
9.根据权利要求7所述的开关方法，其中，在信号输入端处接收信号包括在所述信号输入端处接收具有高于和低于地电势的分量的模拟信号， 其中，在第一状态下向所述输出端提供在所述信号输入端处接收到的所述信号包括在所述第一控制输入端处未被施加电压的所述第一状态下在所述输出端处提供所述模拟信号而不在所述输出端处对所述信号进行削波，并且 其中，在所述第一状态下在所述输出端处提供所述信号包括不向所述开关设备加电。
10.根据权利要求7所述的开关方法，其中，在第一控制输入端处接收第一控制信号包括接收负电压， 其中，在第二状态下将所述信号与所述输出端隔离包括响应于在所述第一控制输入端处接收到所述负电压， 其中，在第一控制输入端处接收第一控制信号包括接收接地信号或浮动信号，并且其中，在第一状态下向所述输出端处提供在所述信号输入端处接收到的所述信号包括响应于所述接收到所述接地信号或所述浮动信号。
11.根据权利要求7所述的开关方法，包括 在所述开关设备的第二控制输入端处接收正电压，其中，所述第二晶体管的所述栅极被连接到所述第二控制输入端， 其中，在第一控制输入端处接收第一控制信号包括接收负电压，并且其中，在第二状态下将所述信号与所述输出端隔离包括响应于在所述第二控制输入端处接收到所述正电压且在所述第一控制输入端处接收到所述第一控制信号。
12.根据权利要求7所述的开关方法，其中，所述开关设备包括第四晶体管，所述第四晶体管包括栅极、漏极和源扱， 其中，所述第四晶体管的所述漏极被连接到所述第一晶体管的所述栅极和所述第二晶体管的所述源极，其中，所述第四晶体管的所述源极被连接到所述第一控制输入端，并且其中，所述第四晶体管的所述栅极被连接到所述第一控制输入端， 其中，所述第一晶体管包括η沟道耗尽型金属氧化物半导体场效应晶体管(MOSFET)， 其中，所述第二晶体管包括η沟道增强型M0SFET， 其中，所述第三晶体管包括η沟道结型场效应晶体管(JFET)，并且 其中，所述第四晶体管包括η沟道增强型MOSFET。
全文摘要
除其它内容之外，本文讨论了无电可正常闭合的模拟开关及开关方法，开关设备和开关方法被配置为在信号输入端处接收信号，在第一控制输入端处未被施加电压的第一状态下在输出端处提供信号，以及在第一控制输入端处被施加有电压的第二状态下将信号与输出端隔离。在一个示例中，开关设备可以包括第一晶体管、第二晶体管和第三晶体管，其中，第一晶体管的源极被连接到第二晶体管的漏极和第三晶体管的栅极，其中，信号输入端被连接到第一晶体管的漏极和第三晶体管的漏极，并且其中，输出端被连接到第三晶体管的源极。
文档编号H03K17/687GK102694534SQ20121009206
公开日2012年9月26日 申请日期2012年3月23日 优先权日2011年3月23日
发明者S·巴登, T·C·H·李 申请人:快捷半导体(苏州)有限公司, 快捷半导体公司