专利名称：时间数字转换器的制作方法
技术领域：
本发明涉及一种时间数字转换器(TDC :Time-Digital Converter),具体涉及一种具有误差补偿功能的时间-数字转换器，能鉴别两个时钟信号上升沿的时间差并以数字编码表达出来，具有补偿量化误差的功能和提高量化精度的特点。
背景技术：
TDC在集成电路中有着广泛的应用，主要用来为数字锁相环提供相位鉴别，此外，在医学影像，激光范围探测，检测粒子的半衰期等许多应用场合都依赖TDC来鉴别微小的时间(相位)差。TDC采用全数字工艺实现，随着工艺尺寸逐渐缩小，具有可移植性好的优势。此外，全数字的TDC电路具有更好的噪声免疫特性，功耗也更低。在数字锁相环中，TDC是一种取代传统鉴相器的鉴别时间(相位)差的电路。TDC输出的数字控制字反映了两个输入信号上升沿的时间差，并驱动振荡器调整频率，因此对于TDC的鉴定分辨率要求很高。常用的结构是延迟线TDC，通过一串延迟很小的缓冲器串联构成延迟线，让其中一个输入信号通过延迟线传输，每经过一级延迟后与另一个输入信号比较，将每一次比较的结果送至编码器，编码器找出比较结果中由0跳变到I或由I跳变到0的位置并输出相应的编码，这个编码就表示了两个信号上升沿的时间差。这种延迟线结构的TDC具有结构简单的优点，但是其分辨率受到缓冲器的延迟时间的限制，会产生较大的量化误差，并恶化全数字锁相环的带内噪声。另一种基于延迟线(VDL :Vernier DelayLine)结构的TDC是游尺延迟线TDC。这种结构采用了两条延迟线，组成每条延迟线的缓冲器具有相同的延迟时间，但与另一条延迟线上的缓冲器的延迟时间有一个微小的时间差。两个输入信号分别通过一条延迟线传输，每经过一级延迟后比较一次，并将比较结果送至编码器，编码器的输出编码表示两个信号上升沿的时间差。游尺延迟线TDC的分辨率等于两条延迟线上的缓冲器的延迟时间之差。这种结构的分辨率相比传统的延迟线TDC有所提高，但是仍然会产生一定的量化误差，降低了 TDC的量化精度。
发明内容
发明目的针对上述现有技术存在的问题和不足，本发明的目的是提供一种具有误差补偿功能的时间数字转换器。技术方案为实现上述发明目的，本发明采用的技术方案为一种时间数字转换器，包括游尺延迟线时间数字转换器、误差选择电路、误差积分电路和误差补偿电路；将第一输入信号和第二输入信号输入所述游尺延迟线时间数字转换器，所述游尺延迟线时间数字转换器比较第一输入信号和第二输入信号的时间差，并将该时间差量化为数字编码输出至误差选择电路和误差补偿电路，所述时间差还输入误差选择电路；所述误差选择电路将所述时间差放大后，选取正确的量化误差并输出给误差积分电路；所述误差积分电路将所述量化误差提取出来并积分，并将积分值输入误差补偿电路；所述误差补偿电路将积分值与参考电压比较，若积分值大于参考电压，则使数字编码加I输出。
进一步的，所述游尺延迟线时间数字转换器包括两条由N级延迟单元组成的延迟线、N个相同的判决器和一个编码器，所述误差选择电路包括N个相同的时间放大器和一个多路选择器，所述误差积分电路包括一个鉴相器、一个电荷泵和一个电容器，所述误差补偿电路包括一个电压比较器和一个加法器；其中第一输入信号接由延迟单元Dl-1 Dl-N组成的延迟线，第二输入信号接由延迟单元D2-1 D2-N组成的延迟线，每级延迟单元的输出端接对应的判决器的输入端，判决器的输出接编码器的输入端，编码器的输出接多路选择器的输入控制端；每级延迟单元的输出端接对应的时间放大器的输入端，每级时间放大器的输出接多路选择器的输入端；多路选择器的输出接鉴相器的输入端，鉴相器的输出接电荷泵的输入端，电荷泵的输出连接电容器的上极板，电容器的下极板接地；电荷泵的输出端和参考电压接电压比较器的输入端；电压比较器的输出和编码器的输出接加法器的输入端，加法器的输出作为整个时间数字转换器电路的输出。进一步的，所述游尺延迟线时间数字转换器比较第一输入信号和第二输入信号上升沿的时间差。有益效果与现有技术相比，本发明具有以下有益效果在传统VDL TDC的基础上引入误差补偿的思想，通过加入误差选择电路，误差积分电路和误差补偿电路，将量化过程中产生的误差提取出来并进行积分，当误差累积到大于参考电压Vref的时候，将最终输出的数字编码加I。这种结构的TDC避免了量化过程中误差信息的丢失，具有补偿量化误差的功能和提高TDC分辨率的特点。
图1为本发明的总体电路框图；图2为本发明的总体电路图；图3(a)为延迟单元的电路结构图，图3(b)为判决器的电路结构图，图3(c)为时间放大器的电路结构图；图3(d)为电压比较器的电路结构图；图4为本发明的时序仿真图。
具体实施例方式下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。如图1和图2所示，本发明的TDC电路包括两条由N级延迟单元组成的延迟线，N个相同的判决器，一个编码器，N个相同的时间放大器，一个多路选择器，一个鉴相器，一个电荷泵，一个电压比较器、一个电容器和一个加法器；其中第一输入信号START接由延迟单元D1-1 D1-N组成的延迟线，第二输入信号STOP接由延迟单元D2-1 D2-N组成的延迟线，Dl-1和D2-1的输出接判决器I的输入端，D1-2和D2-2的输出接判决器2的输入端，依次类推，每级延迟单元的输出端接对应的判决器的输入端，判决器的输出接编码器的输入端。Dl-1和D2-1的输出接时间放大器I的输入端，D1-2和D2-2的输出接时间放大器2的输入端，依次类推，每级延迟单元的输出端接对应的时间放大器的输入端，每级时间放大器的输出接多路选择器的输入端。多路选择器的输出接鉴相器的输入端，鉴相器的输出接电荷泵的输入端，电荷泵的输出连接电容器的上极板，电容器的下极板接地。电荷泵的输出端和参考电压Vref接电压比较器的输入端。电压比较器的输出和编码器的输出接加法器的输入端，加法器的输出作为整个时间-数字转换器电路的输出。VDL TDC比较两个输入信号START和STOP的上升沿的时间差，并将其量化为数字编码，通过编码器输出。每一级延迟之后的信号都接到时间放大器的输入端，将时间差放大后作为多路选择器的输入信号。编码器输出接到多路选择器的输入控制端，使多路选择器选取正确的经过放大后的量化误差，并输出给鉴相器。鉴相器和电荷泵将放大后的量化误差转化为相应的电流，并通过对电容的充放电变为电压信号。当这个电压信号大于参考电压Vref值时，电压比较器输出高电平，最终的数字编码值也随之加1，实现了补偿量化误差的功能。图3为本发明的TDC各子模块电路图。图3(a)为延迟单元的电路结构PM0S管PMl和PM2的源极接电源，NMOS管匪I和匪2的源极接地。输入信号接PMl和匪I的栅极，PMl和匪I的漏极相连并接PM2和匪2的栅极，PM2和匪2的漏极相连作为延迟单元电路的输出端。图3(b)为判决器的电路结构输入时钟信号clkl、clk2分别接NMOS管M1，M2的栅极，M1，M2的源极相连并接地，Ml的漏极接M3的源极，M2的漏极接M4的源极。M3的栅极分别接SR锁存器的S端和M4的漏极，M4的栅极分别接R锁存器的R端和M3的漏极；M3的漏极接PMOS管M5的漏极，M4的漏极接PMOS管M6的漏极，M5、M6的源极接电源Vdd。或门ORl的输入端分别连接输入时钟信号clkl、clk2，或门ORl的输出端接M5与M6的栅极。SR锁存器的S输入端接M3的栅极，R输入端接M4的栅极；输出端Q、Qn作为整个判决器电路的输出。图3(c)为时间放大器的电路结构输入信号clkl和clk2分别接缓冲器bufferl和buffer2的输入端，clkl接与非门nand3的输入，clk2接与非门nand2的输入，buffer I的输出接nandl的输入，buffer2的输出接nand4的输入。nandl的输出接nand2的输入，nand2的输出接nandl的输入，nand3的输出接nand4的输入，nand4的输出接nand3的输入。nandl的输出接电容Cl的上极板，nand2的输出接电容C2的上极板，nand3的输出接电容C3的上极板，nand4的输出接电容C4的上极板，电容Cl，C2，C3，C4的下极板接地。nandl和nand2的输出接或非门xorl的输入，nand3和nand4的输出接或非门xor2的输入,xorl和xor2的输出作为整个时间放大器电路的输出。图3(d)为电压比较器的电路结构输入信号Vl和v2分别接NMOS管匪I和匪2的栅极，输入控制电压vb接匪3的栅极。匪I和匪2的源极与匪3的漏极相连，匪3的源极接地。匪I的漏极接输出端A，匪2的漏极接输出端B。电阻Rl的一端接A，另一端接PMOS管PMl的漏极，电阻R2的一端接B，另一端接PM2的漏极。PMl和PM2的栅极接地，PMl和PM2的源极接电源。此外，编码器、多路选择器和加法器由硬件语言描述，鉴相器与电荷泵采用传统结构即可实现。图4为本发明的TDC电路的时序仿真图。从图中可以看出，该TDC电路将每周期产生的量化误差以电压的形式进行积分。当积分值大于参考电压Vref时，电压比较器输出高电平，最终的数字编码从100变为101。综上所述，本发明通过在传统VDL TDC的基础上加入一个误差选择电路和误差积分电路，将量化过程中产生的误差提取出来并进行积分，从而避免了量化误差信息的丢失，实现了补偿量化误差的功能和提高TDC分辨率的特点。
权利要求
1.一种时间数字转换器，其特征在于:包括游尺延迟线时间数字转换器、误差选择电路、误差积分电路和误差补偿电路；将第一输入信号和第二输入信号输入所述游尺延迟线时间数字转换器，所述游尺延迟线时间数字转换器比较第一输入信号和第二输入信号的时间差，并将该时间差量化为数字编码输出至误差选择电路和误差补偿电路，所述时间差还输入误差选择电路；所述误差选择电路将所述时间差放大后，选取正确的量化误差并输出给误差积分电路；所述误差积分电路将所述量化误差提取出来并积分，并将积分值输入误差补偿电路；所述误差补偿电路将积分值与参考电压比较，若积分值大于参考电压，则使数字编码加I输出。
2.根据权利要求1所述时间数字转换器，其特征在于:所述游尺延迟线时间数字转换器包括两条由N级延迟单元组成的延迟线、N个相同的判决器和一个编码器，所述误差选择电路包括N个相同的时间放大器和一个多路选择器，所述误差积分电路包括一个鉴相器、一个电荷泵和一个电容器，所述误差补偿电路包括一个电压比较器和一个加法器；其中: 第一输入信号接由延迟单元Dl-1 Dl-N组成的延迟线，第二输入信号接由延迟单元D2-1 D2-N组成的延迟线，每级延迟单元的输出端接对应的判决器的输入端，判决器的输出接编码器的输入端，编码器的输出接多路选择器的输入控制端； 每级延迟单元的输出端接对应的时间放大器的输入端，每级时间放大器的输出接多路选择器的输入端； 多路选择器的输出接鉴相 器的输入端，鉴相器的输出接电荷泵的输入端，电荷泵的输出连接电容器的上极板，电容器的下极板接地； 电荷泵的输出端和参考电压接电压比较器的输入端； 电压比较器的输出和编码器的输出接加法器的输入端，加法器的输出作为整个时间数字转换器电路的输出。
3.根据权利要求1所述时间数字转换器，其特征在于:所述游尺延迟线时间数字转换器比较第一输入信号和第二输入信号上升沿的时间差。
全文摘要
本发明公开了一种时间数字转换器，包括游尺延迟线时间数字转换器、误差选择电路、误差积分电路和误差补偿电路；将第一输入信号和第二输入信号输入游尺延迟线时间-数字转换器，游尺延迟线时间数字转换器比较第一输入信号和第二输入信号的时间差，并将该时间差量化为数字编码输出至误差选择电路和误差补偿电路，时间差还输入误差选择电路；误差选择电路将时间差放大后，选取正确的量化误差并输出给误差积分电路；误差积分电路将量化误差提取出来并积分，并将积分值输入误差补偿电路；误差补偿电路将积分值与参考电压比较，若积分值大于参考电压，则使数字编码加1输出。本发明避免了量化误差信息的丢失，提高了时间数字转换器的分辨率。
文档编号H03M1/50GK103078644SQ20121059119
公开日2013年5月1日 申请日期2012年12月31日 优先权日2012年12月31日
发明者吴建辉, 王子轩, 黄成 , 李红, 周正亚, 陈庆 申请人:东南大学