一种抗单粒子瞬态冗余滤波器电路的制作方法
【专利摘要】本发明涉及一种抗单粒子瞬态冗余滤波器电路，由延迟单元、双输入反相器和冗余单元组成，其中延迟单元采用反相器链或电阻电容等结构，实现对输入信号的延迟；双输入反相器单元可根据输入两路信号的异同性做出相应输出；冗余单元有两种不同的实现方式，第一种为反相器结构，其输入为延迟单元输出；第二种为与主路相同的电路结构，其输入为输入信号以及延迟单元的输出，提供不受主路干扰的冗余信号；本发明冗余滤波器电路可以彻底消除发生于输入信号上的脉冲宽度小于缓冲器内部设定的延迟时间的单粒子瞬态脉冲以及发生于冗余滤波器内部的单粒子脉冲瞬态脉冲，有效的保护例如时钟、复位、数据等关键信号，具有良好的单粒子瞬态免疫功能，以较小的电路开销实现抑制单粒子瞬态脉冲产生和传播。
【专利说明】一种抗单粒子瞬态冗余滤波器电路【技术领域】
[0001]本发明涉及一种电路，尤其涉及一种能抗单粒子瞬态的滤波器电路。
【背景技术】
[0002]高能质子或高能中子撞击原子核产生的辐射以及宇宙射线中的重核粒子都能引起电路状态的改变，如组合逻辑中的瞬态脉冲、存储类单元的翻转等，这种效应是单个粒子作用的结果，通常称为单粒子效应。单粒子效应可分为单粒子翻转(SEU)、可恢复的单粒子闩锁(SEL)、单粒子瞬态(SET)等单粒子软错误，同时，还包括有单粒子烧毁(SEB)、单粒子栅击穿(SEGR)、不可恢复的单粒子闩锁(SEL)等硬错误。
[0003]随着集成电路特征尺寸的不断缩小，且集成电路的电源电压随着特征尺寸稳步降低，受攻击节点的扰动增大而且单元电路的噪声容限降低。因而瞬态脉冲在传输过程中很难被衰减；由于电路的工作速度提高，时钟频率增加，SET传播并被存储单元的时钟捕获而生成软错误的几率随着电路工作频率的增加而上升，成为越来越重要的软错误来源。
[0004]消除抑制SET脉冲的主要方法有冗余方法以及滤波方法。传统的通过冗余技术消除抑制SET脉冲的有三模冗余和时间冗余。利用三模冗余，电路被一式三份，并通过多数表决电路决定最终的输出。三模冗余加多数表决可以基本消除单粒子瞬态的作用，但是会在面积和功耗上带来极高的开销(>200%)。时间冗余通常在存储单元端实现，瞬态脉冲发生之前和之后的信号电平可以作为信号正常状态的两个来源，因此，通过恰当的延迟和采样，就可以利用多数表决判断出最终正确的输出。时间冗余比三模冗余在面积和功耗上的开销要低，但是仍然要有三路或更多的锁存单元冗余，且带来额外的速度开销。滤波技术通常用在存储体的端口，用于将输 入信号上小于某一特定脉宽的SET脉冲滤除，滤除单粒子脉冲的方法引入的开销较少，但是滤波器电路本身容易受到SET损伤，发生在滤波器输出上的SET对内部电路造成干扰，引发严重错误。传统SET加固方法在面积、功耗或性能上存在较大的损失或者加固性能不够可靠。
【发明内容】
[0005]本发明的目的在于克服现有技术的上述不足，提供一种能抗单粒子瞬态的滤波器电路，该电路包括两种不同的冗余结构，以及多种延迟单元的实现方式，具有良好的单粒子瞬态免疫功能，能够以较小的电路开销实现抑制单粒子瞬态脉冲产生和传播的目的。
[0006]本发明的上述目的主要是通过如下技术方案予以实现的:
[0007]一种抗单粒子瞬态冗余滤波器电路，包括延迟单元、双输入反相器单元和冗余单元，其中:延迟单元接收外部的输入信号进行延迟处理得到延迟信号，并将延迟信号分别输出给双输入反相器单元和冗余单元；双输入反相器单元接收延迟单元输出的延迟信号和外部的输入信号，如果所述延迟信号和外部的输入信号相同则输出所述延迟信号或输入信号相位相反的信号，如果所述延迟信号和外部的输入信号不同则输出信号保持原来的值，输出信号标记为OUTl ;冗余单元接收延迟单元输出的延迟信号，输出与双输入反相器单元输出的相位相同的输出信号，当双输入反相器单元的两路输入信号中任意一路受到单粒子轰击时，输出与双输入反相器单兀未被单粒子轰击状态下的输出同相位的输出信号，输出信号标记为0UT2。
[0008]一种抗单粒子瞬态冗余滤波器电路，包括延迟单元、双输入反相器单元和冗余单元，其中:延迟单元接收外部的输入信号进行延迟处理得到延迟信号，并将延迟信号分别输出给双输入反相器单元和冗余单元；双输入反相器单元接收延迟单元输出的延迟信号和外部的输入信号，如果所述延迟信号和外部的输入信号相同则输出所述延迟信号或输入信号相位相反的信号，如果所述延迟信号和外部的输入信号不同则输出信号保持原来的值，输出信号标记为OUTl ;冗余单元接收外部的输入信号和延迟单元单元输出的延迟信号，如果所述延迟信号和外部的输入信号相同则输出所述延迟信号或输入信号相位相反的信号，如果所述延迟信号和外部的输入信号不同则输出信号保持原来的值，输出信号标记为0UT2。
[0009]在上述抗单粒子瞬态冗余滤波器电路中，延迟单元由多级反相器级联构成，第一级反相器的输入为延迟单元的输入，最后一级反相器的输出为延迟单元的输出。
[0010]在上述抗单粒子瞬态冗余滤波器电路中，延迟单元由电阻和电容组成，电阻的一端为延迟单元的输入端，电阻的另一端与电容的一端相连并为延迟单元的输出端，电容的另一端接地。
[0011]在上述抗单粒子瞬态冗余滤波器电路中，双输入反相器单元由PMOS管51、PM0S管52、NMOS管53、NMOS管54依次串联组成，PMOS管51和NMOS管54的栅极相连并作为外部输入信号的输入端，PMOS管52和NMOS管53的栅极相连并作为延迟信号的输入端，PMOS管51的源端与电源VDD端相连，PMOS管51的漏端与PMOS管52的源端相连，PMOS管52的漏端与NMOS管53的漏端相连并作为输出信号OUTl的输出端，NMOS管53的源端与NMOS管54的漏端相连，NMOS管54的源端接地。
[0012]在上述抗单粒子瞬态冗余滤波器电路中，冗余单元由PMOS管61和NMOS管62组成，其中PMOS管61的源端与电源VDD相连，PMOS管61的漏端与NMOS管62的源端相连并作为输出信号0UT2的输出端，PMOS管61的栅极和NMOS管62的栅极相连并作为延迟信号的输入端，NMOS管62的源端接地。
[0013]在上述抗单粒子瞬态冗余滤波器电路中，冗余单元结构由PMOS管75、PM0S管76、NMOS管77和NMOS管78依次串联组成，PMOS管76和NMOS管77的栅极相连并作为延迟信号的输入端，PMOS管75和NMOS管78的栅极相连并作为外部输入信号的输入端，PMOS管75的源端与电源VDD端相连、PMOS管75的漏端与PMOS管76的源端相连，PMOS管76的漏端与NMOS管77的漏端相连并作为输出信号0UT2的输出端，NMOS管77的源端与NMOS管78的漏端相连，NMOS管78的源端接地。
[0014]在上述抗单粒子瞬态冗余滤波器电路中，双输入反相器单元由PMOS管8UPMOS管82,NMOS 管 83、NM0S 管 84、PM0S 管 85 和 NMOS 管 86 组成，其中 PMOS 管 81、PM0S 管 82、NM0S管83、NMOS管84依次串联组成，PMOS管81和NMOS管84的栅极相连作为外部输入信号的输入端，PMOS管82和NMOS管83的栅极相连并并作为延迟信号的输入端，PMOS管81的源端与电源VDD端相连，PMOS管81的漏端与PMOS管82的源端相连，NMOS管83的源端与NMOS管84的漏端相连，NMOS管84的源端接地，PMOS管82的漏端与NMOS管83的漏端相连并与PMOS管85的栅极以及NMOS管86的栅极相连，PMOS管85的源极接电源VDD，NMOS管86的源端接地，PMOS管85的漏极和NMOS管86的漏极相连并作为输出信号OUTl的输出端；
[0015]所述冗余单元由PMOS管87、PMOS管89、NMOS管88和NMOS管90组成，其中PMOS管87的源端与电源VDD相连，PMOS管87的漏端与NMOS管88的源端相连并与PMOS管89的栅端以及NM0S90的栅端相连，PMOS管87的栅极和NMOS管88的栅极相连并作为延迟信号的输入端，NMOS管88的源端接到地端，PMOS管89的源端接电源VDD，PMOS管89的漏端与NMOS管90的漏端相连并作为输出信号0UT2的输出端，NMOS管90的源端接地。
[0016]在上述抗单粒子瞬态冗余滤波器电路中，PMOS管82漏端与NMOS管83漏端的连接处作为输出信号OUTNl的输出端，所述输出信号OUTNl为输出信号OUTl的反相信号；在PMOS管87漏端与NMOS管88漏端连接处作为输出信号0UTN2的输出端，所述输出信号0UTN2为输出信号0UT2的反相信号。
[0017]在上述抗单粒子瞬态冗余滤波器电路中，双输入反相器单元由PMOS管1007、PM0S管 1008、NM0S 管 1009、NM0S 管 1010、PM0S 管 1011 和 NMOS 管 1012 组成，其中 PMOS 管 1007、PMOS管1008、NM0S管1009和NMOS管1010依次串联，PMOS管1007和NMOS管1010的栅极相连并作为外部输入信号的输入端，PMOS管1008和NMOS管1009的栅极相连并作为延迟信号的输入端，PMOS管1007的源端与电源VDD端相连，PMOS管1007的漏端与PMOS管1008的源端相连，NMOS管1009的源端与NMOS管1010的漏端相连，NMOS管1010的源端接地，PMOS管1008的漏端与NMOS管1009的漏端相连并与PMOS管1011的栅极以及NMOS管1012的栅极连相连，PMOS管1011的源极接电源VDD，NMOS管1012的源端接地，PMOS管1011的漏极和NMOS管1012的漏极相连并作为输出信号OUTl的输出端。
[0018]所述冗余单元由PMOS 管 1001、PM0S 管 1002、NM0S 管 1003、NM0S 管 1004、PM0S 管1005 和 NMOS 管 1006 组成，其中 PMOS 管 1001、PMOS 管 1001、NMOS 管 1003 和 NMOS 管 1004依次串联，PMOS管1001和NMOS管1004的栅极相连并作为外部输入信号的输入端，PMOS管1002和NMOS管1003的栅极相连并作为延迟信号的输入端，PMOS管1001的源端与电源VDD端相连，PMOS管1001的漏端与PMOS管1002的源端相连，NMOS管1003的源端与NMOS管1004的漏端相连，NMOS管1004的源端接地，PMOS管1002的漏端与NMOS管1003的漏端相连并与PMOS管1005的栅极以及NMOS管1006的栅极连相连，PMOS管1005的源极接电源VDD，NMOS管1006的源端接地，PMOS管1005的漏极和NMOS管1006的漏极相连并作为输出信号0UT2的输出端。
[0019]在上述抗单粒子瞬态冗余滤波器电路中，PMOS管1008漏端与NMOS管1009漏端的连接处作为输出信号OUTNl的输出端，所述输出信号OUTNl为输出信号OUTl的反相信号；所述PMOS管1002漏端与NMOS管1003漏端连接处作为输出信号0UTN2的输出端，所述输出信号0UTN2为输出信号0UT2的反相信号。
[0020]本发明与现有技术相比具有如下有益效果:
[0021](I)、本发明对抗单粒子瞬态冗余滤波器电路进行了创新设计，电路由延迟单元、双输入反相器单元和冗余单元组成，双输入反相器单元输出信号0UT1，冗余单元输出信号0UT2，若单粒子轰击冗余滤波器输出节点OUTl或0UT2，两节点之间具有良好的隔离，不会相互影响=OUTl处的单粒子瞬态脉冲不会对0UT2的输出产生影响；0UT2处的单粒子瞬态瞬态脉冲不会对OUTl的输出状态产生影响，因此发生在任一节点上的单粒子瞬态脉冲至多影响本电路的一个输出，而不会对后续电路产生干扰；
[0022](2)、本发明与现有单粒子瞬态加固技术相比，具有实现方便、面积小、功耗低等优点，与传统的抗单粒子瞬态滤波器相比。本身对单粒子瞬态具有良好的免疫力，发生在结构内部任意节点的单粒子瞬态脉冲都不能使两路输出同时发生扰动确保整个电路具有极高的抗单粒子瞬态能力，可以有效消除发生在输入信号脉宽小于延迟单元延迟的以及发生在单元内部的单粒子脉冲；
[0023](3)、本发明抗单粒子瞬态冗余滤波器电路包括两种不同的冗余结构，多种延迟单元的实现方式，以及多种电路实现形式，具有良好的单粒子瞬态免疫功能，能够以较小的电路开销实现抑制单粒子瞬态脉冲产生和传播的目的，实现形式灵活多样，具有较强的实用性和较广的应用领域；
[0024](4)、本发明的冗余滤波器电路可以消除发生于输入信号上的脉冲宽度小于缓冲器内部设定的延迟时间的单粒子瞬态脉冲，有效的保护例如时钟、复位、数据等关键信号；冗余滤波器自身也具备较强的抗单粒子瞬态能力，利用此抗单粒子瞬态冗余滤波器电路对电路进行抗单粒子设计加固，比较三模冗余等常用加固方法，可显著的减小抗单粒子加固所带来的面积、功耗开销，适用于数字逻辑电路、时序电路和储存电路中。
【专利附图】
【附图说明】
[0025]图1为本发明抗单粒子瞬态冗余滤波单元电路之一方框图；
[0026]图2为本发明抗单粒子瞬态冗余滤波单元电路之二方框图；
[0027]图3为本发明抗单粒子瞬态冗余滤波单元电路延迟单元之一示意图；
[0028]图4为本发明抗单粒子瞬态冗余滤波单元电路延迟单元之二示意图；
[0029]图5为本发明抗单粒子瞬态冗余滤波单元电路中双输入反相器电路图；
[0030]图6为本发明抗单粒子瞬态冗余滤波单元电路之一中冗余单元电路图；
[0031]图7为本发明抗单粒子瞬态冗余滤波单元电路之二中冗余单元电路图；
[0032]图8为本发明具有两个同向输出的第一种电路结构实现的抗单粒子瞬态冗余滤波单元电路；
[0033]图9为本发明具有四个输出的第一种电路结构实现的抗单粒子瞬态冗余滤波单元电路。
[0034]图10为本发明具有两个或四个输出的第二种电路结构实现的抗单粒子瞬态冗余滤波单元电路。
【具体实施方式】
[0035]下面结合附图和具体实施例对本发明作进一步详细的描述:
[0036]本发明抗单粒子瞬态冗余滤波单元电路有两种结构形式，分别如图1、图2所示。如图1所示为本发明抗单粒子瞬态冗余滤波单元电路之一方框图，该冗余滤波单元电路包括延迟单元111、双输入反相器单元112和冗余单元113，其中延迟单元111接收外部的输入信号Input进行延迟处理得到延迟信号，并将延迟信号分别输出给双输入反相器单元和冗余单元；双输入反相器单元112接收延迟单元111输出的延迟信号和外部的输入信号，可根据输入两路信号的异同性做出相应输出，如果延迟信号和外部的输入信号相同则输出延迟信号或输入信号相位相反的信号，如果延迟信号和外部的输入信号不同则输出信号保持原来的值(即输出信号不变)，输出信号标记为OUTl ;冗余单元113接收延迟单元输出的延迟信号，并在普通工作环境中输出与双输入反相器单元输出的相位相同的输出信号；当双输入反相器单元的两路输入信号中任意一路受到单粒子轰击时，输出与双输入反相器单元未被单粒子轰击状态下的输出同相位的输出信号，输出信号标记为0UT2。
[0037]如图2所示为本发明抗单粒子瞬态冗余滤波单元电路之二方框图，该冗余滤波器电路，包括延迟单元211、双输入反相器单元212和冗余单元213，其中延迟单元211接收外部的输入信号Input进行延迟处理得到延迟信号，并将延迟信号分别输出给双输入反相器单元212和冗余单元213 ;双输入反相器单元212接收延迟单元211输出的延迟信号和外部的输入信号，可根据输入两路信号的异同性做出相应输出，如果延迟信号和外部的输入信号相同则输出延迟信号或输入信号相位相反的信号，如果延迟信号和外部的输入信号不同则输出信号保持原来的值，(即输出信号保持不变)，输出信号标记为OUTl ;冗余单元接收外部的输入信号和延迟单元单元输出的延迟信号，如果所述延迟信号和外部的输入信号相同则输出所述延迟信号或输入信号相位相反的信号，如果所述延迟信号和外部的输入信号不同则输出信号保持原来的值，输出信号标记为0UT2。
[0038]延迟单元可根据不同的滤波需求，选择相应延迟时间，得到的输出信号和输入信号除有相应延迟外，是相同的信号。本发明延迟单元可由反相器链，或者电阻电容结构实现。输入信号通过在反相器链中的传播，使得输出信号较输入信号有相应时间的延时，根据不同的延时要求，可设计相应级数的反相器链，以及反相器中MOS管具体参数。电阻电容结构可对输入信号进行滤波以及延时作用，针对电阻电容结构，通过调整电阻、电容的不同数值可以滤除输入信号上的毛刺干扰，并满足相应的延迟要求。
[0039]如图3所示为本发明抗单粒子瞬态冗余滤波单元电路延迟单元之一示意图，延迟单元由多级反相器级联构成，第一级反相器的输入为延迟单元的输入，最后一级反相器的输出为延迟单元的输出。
[0040]图4为本发明抗单粒子瞬态冗余滤波单元电路延迟单元之二示意图，延迟单元由电阻和电容组成，电阻的一端为延迟单元的输入端，电阻的另一端与电容的一端相连并为延迟单元的输出端，电容的另一端接地。
[0041]如图5所示为本发明抗单粒子瞬态冗余滤波单元电路中双输入反相器电路图，该双输入反相器电路适用于上述图1、2给出的两种电路结构,可以输出与输入信号Input相位相反的输出信号OUTI。
[0042]由图可知双输入反相器单元由PMOS管51、PMOS管52、NMOS管53、NMOS管54依次串联组成，PMOS管51和NMOS管54的栅极相连作为外部输入信号的输入端，，PMOS管52和NMOS管53的栅极相连并作为延迟信号的输入端PMOS管51的源端与电源VDD端相连，PMOS管51的漏端与PMOS管52的源端相连，PMOS管52的漏端与NMOS管53的漏端相连并作为输出信号OUTl的输出端，NMOS管53的源端与NMOS管54的漏端相连，NMOS管54的源端接地。
[0043]如图6所示为本发明抗单粒子瞬态冗余滤波单元电路之一中冗余单元电路图，该冗余电路适用于上述图1给出的第一种电路结构，可以输出与输入延迟信号相位相反的输出信号0UT2。[0044]由图可知冗余单元由PMOS管61和NMOS管62组成，其中PMOS管61的源端与电源VDD相连，PMOS管61的漏端与NMOS管62的源端相连并作为输出信号0UT2的输出端，PMOS管61的栅极和NMOS管62的栅极相连并作为延迟信号的输入端，NMOS管62的源端接地。
[0045]当输入信号受到单粒子辐射而产生脉冲时，且此脉冲宽度小于延迟单元的延迟，通过延时单元后的延时输入信号(即A点输出)上的脉冲与原信号上的脉冲不重叠的到达双输入反相器单元的输入，在脉冲处两者逻辑不同，双输入反相器单元保持之前的状态，而将脉冲无法对后续电路产生干扰。若单粒子轰击冗余滤波器输出节点OUTl或0UT2，两节点之间具有良好的隔离，不会相互影响=OUTl处的单粒子瞬态脉冲不会对0UT2的输出产生影响；0UT2处的单粒子瞬态脉冲不会对OUTl的输出状态产生影响。因此发生在任一节点上的单粒子瞬态脉冲至多影响本电路的一个输出，而不会对后续电路产生干扰。因此，本发明的抗单粒子瞬态冗余滤波单元电路可以有效消除发生在输入信号脉宽小于延迟单元延迟的以及发生在单元内部的单粒子脉冲。
[0046]如图7所示为抗单粒子瞬态冗余滤波单元电路之二中冗余单元电路图，该冗余电路适用于上述图2给出的第二种电路结构，可以输出与输入延迟信号相位相反的输出信号0UT2。该冗余单元结构与双输入反相器相同，由PMOS管75、PM0S管76、NM0S管77和NMOS管78依次串联组成，PMOS管76和NMOS管77的栅极相连并作为延迟信号的输入端，PMOS管75和NMOS管78的栅极相连并作为外部输入信号的输入端，PMOS管75的源端与电源VDD端相连、PMOS管75的漏端与PMOS管76的源端相连，PMOS管76的漏端与NMOS管77的漏端相连并作为输出信号0UT2的输出端，NMOS管77的源端与NMOS管78的漏端相连，NMOS管78的源端接地。其功能与所述第一种冗余滤波器相同，发生在任一节点上的单粒子瞬态脉冲至多影响本电路的一个输出，而不会对后续电路产生干扰。因此，本发明的抗单粒子瞬态冗余滤波单元电路可以有效消除发生在输入信号脉宽小于延迟单元延迟的以及发生在单元内部的单粒子脉冲。
[0047]如图8所示为本发明具有两个同向输出的第一种电路结构实现的抗单粒子瞬态冗余滤波单元电路，本发明抗单粒子瞬态冗余电路滤波器可以输出与输入信号相反的两路输出之外(如图5、6),还可以输出与输入信号相位相同的两路输出。
[0048]由图可知双输入反相器单元由PMOS管81、PM0S管82、NMOS管83、NMOS管84、PMOS管85和NMOS管86组成，其中PMOS管81、PMOS管82、NMOS管83、NMOS管84依次串联组成，PMOS管81和NMOS管84的栅极相连作为外部输入信号的输入端，PMOS管82和NMOS管83的栅极相连并作为延迟信号的输入端，PMOS管81的源端与电源VDD端相连，PMOS管81的漏端与PMOS管82的源端相连，NMOS管83的源端与NMOS管84的漏端相连，NMOS管84的源端接地，PMOS管82的漏端与NMOS管83的漏端相连并与PMOS管85的栅极以及NMOS管86的栅极相连，PMOS管85的源极接电源VDD，NMOS管86的源端接地，PMOS管85的漏极和NMOS管86的漏极相连并作为输出信号OUTl的输出端。
[0049]冗余单元由PMOS管87、PMOS管89、NMOS管88和NMOS管90组成，其中PMOS管87的源端与电源VDD相连，PMOS管87的漏端与NMOS管88的源端相连并与PMOS管89的栅端以及NM0S90的栅端相连，PMOS管87的栅极和NMOS管88的栅极相连并作为延迟信号的输入端，NMOS管88的源端接到地端，PMOS管89的源端接电源VDD，PMOS管89的漏端与NMOS管90的漏端相连并作为输出信号0UT2的输出端，NMOS管90的源端接地。
[0050]如图9所示为本发明具有四个输出的第一种电路结构实现的抗单粒子瞬态冗余滤波单元电路，输出分别为与输入相位相同的两路信号以及与输入信号相位相反的两路信号。该电路结构与图8中同相位两输出冗余滤波电路结构相同,在输出信号OUTl与输出信号0UT2的基础上，PMOS管82漏端与NMOS管83漏端的连接处作为输出信号OUTNl的输出端，输出信号OUTNl为输出信号OUTl的反相信号；在PMOS管87漏端与NMOS管88漏端连接处作为输出信号0UTN2的输出端，输出信号0UTN2为输出信号0UT2的反相信号。
[0051]如图10所示为本发明具有两个或四个输出的第二种电路结构实现的抗单粒子瞬态冗余滤波单元电路，该抗单粒子瞬态冗余电路滤波器可以输出两路信号0UT1、0UT2。或者输出四路信号0UT1、OUTNU 0UT2、0UTN2，分别为与输入信号相位相同的两路信号0UT1、0UT2以及与输入信号相反的两路信号0UTN1、0UTN2。
[0052]由图可知双输入反相器单元由PMOS管1007、PM0S管1008、NM0S管1009、NM0S管1010,PMOS 管 1011 和 NMOS 管 1012 组成，其中 PMOS 管 1007、PM0S 管 1008、NM0S 管 1009 和NMOS管1010依次串联组成，PMOS管1007和NMOS管1010的栅极相连作为外部输入信号的输入端，PMOS管1008和NMOS管1009的栅极相连并并作为延迟信号的输入端，PMOS管1007的源端与电源VDD端相连，PMOS管1007的漏端与PMOS管1008的源端相连，NMOS管1009的源端与NMOS管1010的漏端相连，NMOS管1010的源端接地，PMOS管1008的漏端与NMOS管1009的漏端相连并与PMOS管1011的栅极以及NMOS管1012的栅极连相连，PMOS管1011的源极接电源VDD，NMOS管1012的源端接地，PMOS管1011的漏极和NMOS管1012的漏极相连并作为输出信号OUTl的输出端,输出与输入信号相位相同的一路输出信号OUTl。
[0053]冗余单元由PMOS 管 1001、PM0S 管 1002、NM0S 管 1003、NM0S 管 1004、PM0S 管 1005和 NMOS 管 1006 组成，其中 PMOS 管 1001、PM0S 管 1001、NM0S 管 1003 和 NMOS 管 1004 依次串联组成，PMOS管1001和NMOS管1004的栅极相连作为外部输入信号的输入端PMOS管1002和NMOS管1003的栅极相连并作为延迟信号的输入端，，PMOS管1001的源端与电源VDD端相连，PMOS管1001的漏端与PMOS管1002的源端相连，NMOS管1003的源端与NMOS管1004的漏端相连，NMOS管1004的源端接地，PMOS管1002的漏端与NMOS管1003的漏端相连并与PMOS管1005的栅极以及NMOS管1006的栅极连相连，PMOS管1005的源极接电源VDD，NMOS管1006的源端接地，PMOS管1005的漏极和NMOS管1006的漏极相连并作为输出信号0UT2的输出端,输出与输入信号相位相同的一路输出信号0UT2。
[0054]在PMOS管1008漏端与NMOS管1009漏端的连接处作为输出信号OUTNl的输出端，输出信号OUTNl为输出信号OUTl的反相信号；在PMOS管1002漏端与NMOS管1003漏端连接处作为输出信号0UTN2的输出端，输出信号0UTN2为输出信号0UT2的反相信号。
[0055]当输入信号受到单粒子辐射而产生脉冲时，且此脉冲宽度小于延迟单元的延迟，通过延时单元后的延时输入信号(即A点输出)上的脉冲与原信号上的脉冲不重叠的到达双输入反相器单元的输入，在脉冲处两者逻辑不同，双输入反相器单元保持之前的状态，而将脉冲无法对后续电路产生干扰。若单粒子轰击冗余滤波器输出信号节点OUTl或0UT2，两节点之间具有良好的隔离，不会相互影响=OUTl处的单粒子瞬态脉冲不会对0UT2的输出产生影响；0UT2处的单粒子瞬态脉冲不会对OUTl的输出状态产生影响。因此发生在任一节点上的单粒子瞬态脉冲至多影响本电路的一个输出，而不会对后续电路产生干扰。[0056]本发明电路中的延迟单元还可以通过其他电路实现。本发明可用于逻辑电路的输出端，时序电路的输入端，可以根据单粒子瞬态的不同影响程度在一个或多个信号输入端放置本发明抗单粒子瞬态冗余滤波电路。通过电路仿真已验证本发明具有非常良好的抑制单粒子瞬态的效果，并且其引入的面积和功耗开销较传统的抗单粒子瞬态滤波器均十分小。
[0057]例如在65nm工艺下，经过传统滤波器进行抗单粒子瞬态及单粒子翻转加固的具有复位功能的D触发器的面积是商用D触发器的1.48倍，功耗是商用D触发器的1.71倍。采用本发明加固的抗单粒子瞬态及单粒子翻转的具有复位功能的D触发器是商用D触发器的1.59倍，功耗是商用D触发器的2.16倍。采用本发明所引入的时钟到输出的延迟和采用传统滤波器相同，对于电路性能并无额外开销。
[0058]本说明书中未作详细描述的内容属本领域专业技术人员的公知技术。
【权利要求】
1.一种抗单粒子瞬态冗余滤波器电路，其特征在于:包括延迟单元、双输入反相器单元和冗余单元，其中:延迟单元接收外部的输入信号进行延迟处理得到延迟信号，并将延迟信号分别输出给双输入反相器单元和冗余单元；双输入反相器单元接收延迟单元输出的延迟信号和外部的输入信号，如果所述延迟信号和外部的输入信号相同则输出所述延迟信号或输入信号相位相反的信号，如果所述延迟信号和外部的输入信号不同则输出信号保持原来的值，输出信号标记为OUTl ;冗余单元接收延迟单元输出的延迟信号，输出与双输入反相器单元输出的相位相同的输出信号，当双输入反相器单元的两路输入信号中任意一路受到单粒子轰击时，输出与双输入反相器单兀未被单粒子轰击状态下的输出同相位的输出信号，输出信号标记为0UT2。
2.一种抗单粒子瞬态冗余滤波器电路，其特征在于:包括延迟单元、双输入反相器单元和冗余单元，其中:延迟单元接收外部的输入信号进行延迟处理得到延迟信号，并将延迟信号分别输出给双输入反相器单元和冗余单元；双输入反相器单元接收延迟单元输出的延迟信号和外部的输入信号，如果所述延迟信号和外部的输入信号相同则输出所述延迟信号或输入信号相位相反的信号，如果所述延迟信号和外部的输入信号不同则输出信号保持原来的值，输出信号标记为OUTl ;冗余单元接收外部的输入信号和延迟单元单元输出的延迟信号，如果所述延迟信号和外部的输入信号相同则输出所述延迟信号或输入信号相位相反的信号，如果所述延迟信号和外部的输入信号不同则输出信号保持原来的值，输出信号标记为0UT2。
3.根据权利要求1或2所述的一种抗单粒子瞬态冗余滤波器电路，其特征在于:所述延迟单元由多级反相器级联构成，第一级反相器的输入为延迟单元的输入，最后一级反相器的输出为延迟单兀的输出。
4.根据权利要求1或2所述的一种抗单粒子瞬态冗余滤波器电路，其特征在于:所述延迟单元由电阻和电容组成，电阻的一端为延迟单元的输入端，电阻的另一端与电容的一端相连并为延迟单元的输出端，电容的另一端接地。
5.根据权利要求1或2所述的一种抗单粒子瞬态冗余滤波器电路，其特征在于:所述双输入反相器单元由PMOS管51、PMO`S管52、NMOS管53、NMOS管54依次串联组成，PMOS管51和NMOS管54的栅极相连并作为外部输入信号的输入端，PMOS管52和NMOS管53的栅极相连并作为延迟信号的输入端，PMOS管51的源端与电源VDD端相连，PMOS管51的漏端与PMOS管52的源端相连，PMOS管52的漏端与NMOS管53的漏端相连并作为输出信号OUTl的输出端，NMOS管53的源端与NMOS管54的漏端相连，NMOS管54的源端接地。
6.根据权利要求1所述的一种抗单粒子瞬态冗余滤波器电路，其特征在于:所述冗余单元由PMOS管61和NMOS管62组成，其中PMOS管61的源端与电源VDD相连，PMOS管61的漏端与NMOS管62的源端相连并作为输出信号0UT2的输出端，PMOS管61的栅极和NMOS管62的栅极相连并作为延迟信号的输入端，NMOS管62的源端接地。
7.根据权利要求2所述的一种抗单粒子瞬态冗余滤波器电路，其特征在于:所述冗余单元结构由PMOS管75、PMOS管76、NMOS管77和NMOS管78依次串联组成，PMOS管76和NMOS管77的栅极相连并作为延迟信号的输入端，PMOS管75和NMOS管78的栅极相连并作为外部输入信号的输入端，PMOS管75的源端与电源VDD端相连、PMOS管75的漏端与PMOS管76的源端相连，PMOS管76的漏端与NMOS管77的漏端相连并作为输出信号0UT2的输出端，NMOS管77的源端与NMOS管78的漏端相连，NMOS管78的源端接地。
8.根据权利要求1所述的一种抗单粒子瞬态冗余滤波器电路，其特征在于:所述双输入反相器单元由PMOS管81、PM0S管82、NM0S管83、NM0S管84、PM0S管85和NMOS管86组成,其中PMOS管81、PM0S管82、NM0S管83、NM0S管84依次串联组成，PMOS管81和NMOS管84的栅极相连作为外部输入信号的输入端，PMOS管82和NMOS管83的栅极相连并作为延迟信号的输入端，PMOS管81的源端与电源VDD端相连，PMOS管81的漏端与PMOS管82的源端相连，NMOS管83的源端与NMOS管84的漏端相连，NMOS管84的源端接地，PMOS管82的漏端与NMOS管83的漏端相连并与PMOS管85的栅极以及NMOS管86的栅极相连，PMOS管85的源极接电源VDD，NM0S管86的源端接地，PMOS管85的漏极和NMOS管86的漏极相连并作为输出信号OUTl的输出端； 所述冗余单元由PMOS管87、PMOS管89、NMOS管88和NMOS管90组成，其中PMOS管87的源端与电源VDD相连，PMOS管87的漏端与NMOS管88的源端相连并与PMOS管89的栅端以及NM0S90的栅端相连，PMOS管87的栅极和NMOS管88的栅极相连并作为延迟信号的输入端，NMOS管88的源端接到地端，PMOS管89的源端接电源VDD，PMOS管89的漏端与NMOS管90的漏端相连并作为输出信号0UT2的输出端，NMOS管90的源端接地。
9.根据权利要求8所述的一种抗单粒子瞬态冗余滤波器电路，其特征在于:所述PMOS管82漏端与NMOS管83漏端的连接处作为输出信号OUTNl的输出端，所述输出信号OUTNl为输出信号OUTl的反相信号；在PMOS管87漏端与NMOS管88漏端连接处作为输出信号0UTN2的输出端，所述输出信号0UTN2为输出信号0UT2的反相信号。
10.根据权利要求2所述的一种抗单粒子瞬态冗余滤波器电路，其特征在于:所述双输入反相器单元由 PMOS 管 1007、PMOS 管 1008、NMOS 管 1009、NMOS 管 1010、PMOS 管 1011 和NMOS 管 1012 组成，其中 PMOS 管 1007、PMOS 管 1008、NMOS 管 1009 和 NMOS 管 1010 依次串联，PMOS管1007和NMOS管1010的栅极相连并作为外部输入信号的输入端，PMOS管1008和NMOS管1009的栅极相连并作为延迟信号的输入端，PMOS管1007的源端与电源VDD端相连，PMOS管1007的漏端与PMOS管1008的源`端相连，NMOS管1009的源端与NMOS管1010的漏端相连，NMOS管1010的源端接地，PMOS管1008的漏端与NMOS管1009的漏端相连并与PMOS管1011的栅极以及NMOS管1012的栅极连相连，PMOS管1011的源极接电源VDD，NMOS管1012的源端接地，PMOS管1011的漏极和NMOS管1012的漏极相连并作为输出信号OUTl的输出端。 所述冗余单元由 PMOS 管 1001、PM0S 管 1002、NM0S 管 1003、NM0S 管 1004、PM0S 管 1005和 NMOS 管 1006 组成，其中 PMOS 管 1001、PMOS 管 1001、NMOS 管 1003 和 NMOS 管 1004 依次串联，PMOS管1001和NMOS管1004的栅极相连并作为外部输入信号的输入端，PMOS管1002和NMOS管1003的栅极相连并作为延迟信号的输入端，PMOS管1001的源端与电源VDD端相连，PMOS管1001的漏端与PMOS管1002的源端相连，NMOS管1003的源端与NMOS管1004的漏端相连，NMOS管1004的源端接地，PMOS管1002的漏端与NMOS管1003的漏端相连并与PMOS管1005的栅极以及NMOS管1006的栅极连相连，PMOS管1005的源极接电源VDD，NMOS管1006的源端接地，PMOS管1005的漏极和NMOS管1006的漏极相连并作为输出信号0UT2的输出端。
11.根据权利要求10所述的一种抗单粒子瞬态冗余滤波器电路，其特征在于:所述PMOS管1008漏端与NMOS管1009漏端的连接处作为输出信号OUTNl的输出端，所述输出信号OUTNl为输出信号OUTl的反相信号；所述PMOS管1002漏端与NMOS管1003漏端连接处作为输出信号0UTN2的输出端，所述输`出信号0UTN2为输出信号0UT2的反相信号。
【文档编号】H03H11/04GK103888099SQ201310577100
【公开日】2014年6月25日 申请日期:2013年11月18日 优先权日:2013年11月18日
【发明者】赵馨远, 王亮, 王丹, 岳素格, 孙永姝, 李东强 申请人:北京时代民芯科技有限公司, 北京微电子技术研究所