有源rc滤波器校准电路的制作方法
【专利摘要】本实用新型公开了一种有源RC滤波器校准电路，包括：指数充电电流产生电路，由PMOS晶体管、第一电阻和电容阵列组成；PMOS晶体管的源极与电源电压端相连接，栅极输入S5，漏极与第一电阻的一端相连接；第一电阻的另一端与电容阵列的一端相连接，其连接的节点记为B端；电容阵列的另一端接地；偏置电压产生电路，由第二电阻和第三电阻串联连接在PMOS晶体管的漏极与地之间构成，其串联连接的节点记为A端；校准算法模块，根据比较器的输出对电容阵列进行自动校准；NMOS晶体管，其栅极输入S6，其漏极与B端相连接，其源极接地。本实用新型能减小芯片的面积，降低电路设计的复杂度。
【专利说明】有源RC滤波器校准电路
【技术领域】
[0001]本实用新型涉及集成电路自动校准领域，特别是涉及一种有源RC (阻容)滤波器校准电路。
【背景技术】
[0002]在滤波器的设计中，由于工艺因素以及器件的老化等影响，滤波器的频率特性会发生变化，因此需要采用一个自动校准电路对其进行自动调节。一般而言，在有源RC滤波器电路中，校准电路是对电容进行校准。
[0003]传统有源RC滤波器校准电路如图1所示，由带隙基准产生的参考电压Vref分别输入至比较器COMP和误差放大器OP的输入端。通过负反馈，在电阻Res上产生一个参考电流，其值为I=Vref/Res，该电流经过由PMOS晶体管Ml?M4组成的共源共栅电流镜产生一个镜像电流，为图1中的电容阵列充电。芯片上的精确时钟控制对电容阵列的充电时间，在电容阵列充电完成后，电容陈列得到一个电压Vcap，电压Vcap和参考电压Vref通过比较器COMP做比较，其结果输入自动频率调节算法模块AFT。该AFT算法模块类似SAR (逐次逼近寄存器型)原理调节电容阵列的控制比特位。通过比较器COMP不断地比较和反馈，电压Vcap的最终值会等于参考电压Vref，此时校准过程结束。图1中，SI?S3分别代表控制信号。
[0004]在上述传统的校准电路中，运算放大器需要消耗功耗，而且还可能导致电路出现稳定性问题，从而导致电路的功耗和复杂度增加。
实用新型内容
[0005]本实用新型要解决的技术问题是提供一种有源RC滤波器校准电路，可以减小芯片的面积，降低电路设计的复杂度。
[0006]为解决上述技术问题，本实用新型的有源RC滤波器校准电路，包括:
[0007]—指数充电电流产生电路，由一 PMOS晶体管、第一电阻和一电容阵列组成；所述PMOS晶体管的源极与电源电压VDD端相连接，其栅极输入第一控制信号，其漏极与第一电阻的一端相连接；第一电阻的另一端与电容阵列的一端相连接，其连接的节点记为B端；电容阵列的另一端接地；
[0008]一偏置电压产生电路，由第二电阻和第三电阻组成，第二电阻和第三电阻串联连接在所述PMOS晶体管的漏极与地之间，其串联连接的节点记为A端，产生参考电压；
[0009]一比较器，其正相输入端与所述B端相连接，其反相输入端与所述A端相连接。
[0010]一校准算法模块，其输入端与所述比较器的输出端相连接，其输出端与所述电容阵列的控制端相连接，根据比较器的输出对所述电容阵列进行自动校准；
[0011]一 NMOS晶体管，其栅极输入第二控制信号，其漏极与所述B端相连接，其源极接地。
[0012]本实用新型与传统的有源RC滤波器校准电路相比，将电源电压分压后作为参考电压，采用简单的电路实现对电容陈列的指数充电；无需运算放大器、电流镜等，可以降低电路功耗，减小芯片面积，降低电路设计的复杂度。
【专利附图】
【附图说明】
[0013]下面结合附图与【具体实施方式】对本实用新型作进一步详细的说明:
[0014]图1是传统的有源RC滤波器校准电路原理图；
[0015]图2是本发明的有源RC滤波器校准电路一实施例原理图。
【具体实施方式】
[0016]参见图2所示，本实用新型的有源RC滤波器校准电路，在下面的实施例中，包括:
[0017]一指数充电电流产生电路，由PMOS晶体管M8、电阻Rl和电容阵列组成。PMOS晶体管M8的源极与电源电压VDD端相连接，其栅极输入第一控制信号S5，其漏极与电阻Rl的一端相连接；电阻Rl的另一端与电容阵列的一端相连接，其连接的节点记为B端；电容阵列的另一端接地，bl、b2、bn为电容阵列的控制位。
[0018]一偏置电压产生电路，由电阻R2和R3组成，电阻R2和R3串联连接在PMOS晶体管M8的漏极与地之间，其串联连接的节点记为A端，产生参考电压。
[0019]一比较器BJ1，其正相输入端与所述B端相连接，其反相输入端与所述A端相连接。
[0020]一校准算法模块 ，其输入端与所述比较器BJl的输出端相连接，其输出端与所述电容阵列的控制端相连接，根据比较器BJl的输出对所述电容阵列进行校准；
[0021]一 NMOS晶体管M9，其栅极输入第二控制信号S6，其漏极与所述B端相连接，其源极接地。
[0022]校准电路开始工作时，第一控制信号S5，第二控制信号S6为高电平，PMOS晶体管M8关断，NMOS晶体管M9导通，这样所述电容阵列上的电荷会被清空。电阻R2和R3对电源电压VDD进行分压，作为比较器BJl的参考电压。
[0023]然后,第一控制信号S5,第二控制信号S6为低电平，电源电压VDD通过电阻Rl对所述电容阵列进行充电。电容阵列上的电压以指数特性上升。假设电源电压VDD对所述电容阵列的充电电压为i (t)，那么通过计算可得电容阵列上的电压如下面的公式(3)。芯片上的电源电压VDD —般由低压差线性稳压器LDO提供，该电压精度较高。芯片上精确时钟可以控制电容阵列充电时间。
[0024]校准算法模块是一个类似于SAR (逐次逼近寄存器型)逻辑的算法，调节电容阵列的控制比特位；根据比较器BJl的比较结果，对电容阵列进行自动调节，从而得到需要的电容值。
【权利要求】
1.一种有源Re滤波器校准电路，其特征在于，包括: 一指数充电电流产生电路，由一 PMOS晶体管、第一电阻和一电容阵列组成；所述PMOS晶体管的源极与电源电压VDD端相连接，其栅极输入第一控制信号，其漏极与第一电阻的一端相连接；第一电阻的另一端与电容阵列的一端相连接，其连接的节点记为B端；电容阵列的另一端接地； 一偏置电压产生电路，由第二电阻和第三电阻组成，第二电阻和第三电阻串联连接在所述PMOS晶体管的漏极与地之间，其串联连接的节点记为A端，产生参考电压； 一比较器，其正相输入端与所述B端相连接，其反相输入端与所述A端相连接。 一校准算法模块，其输入端与所述比较器的输出端相连接，其输出端与所述电容阵列的控制端相连接，根据比较器的输出对所述电容阵列进行自动校准； 一 NMOS晶体管，其栅极输入第二控制信号，其漏极与所述B端相连接，其源极接地。
【文档编号】H03L1/00GK203675094SQ201320811338
【公开日】2014年6月25日 申请日期:2013年12月10日 优先权日:2013年12月10日
【发明者】徐家雷 申请人:上海华虹集成电路有限责任公司