基于sca多通道高速采集系统的时频同步校准方法
【专利摘要】本发明公开一种基于SCA多通道高速采集系统的时频同步校准方法，它采用由波形采集和测时模块组件以及综合处理器模块组成的基于SCA多通道高速采集系统，利用SCA芯片内部高速的开关电容阵列将模拟信号存储并通过慢速时钟读出再使用高精度的低速AD进行数字量化后存储至缓存单元，可以在完成多通道的波形采集和时间测量的同时，实现在线实时校准。本时频同步校准方法校准过程简单，校准结果适用性好，系统校准误差小，测时精度优于80ps，特别适用于全波形分析【技术领域】。
【专利说明】基于SCA多通道高速采集系统的时频同步校准方法
【技术领域】:
[0001]本发明涉及一种时频同步校准方法,具体涉及一种基于SCA (Switch CapacitorArrays,开关电容阵列)多通道高速采集系统的时频同步校准方法。
【背景技术】:
[0002]在全波形分析【技术领域】，与以往的单通道扫描体制相比，多通道阵列主动探测体制能够快速形成高密度的三维点云，首先其数据获取效率大大提高，其次可以满足高速实时成像的特殊需求，同时成像分辨率也可以相应提高。无论对于激光主动遥感探测还是包括医疗影像及高能物理探测等其他领域应用中，这都意味着整机性能和经济效益的提升。因为相应的集成阵列探测器APD、PMT阵列等在国外虽已开展研究多年但至今器件仍不成熟，而国内这方面更是没有明显进展。同时由于集成阵列探测器都是基于能量积分或基于飞行时间进行探测，获取回波信息量有限，不能进行全波形探测和分析，所以基于多元集成的多通道探测方式是主要的发展趋势。出于提高图像分辨率、数据获取效率、提高系统实时性等考虑，根据不同应用其对通道数有数十通道甚至数百通道的需求，多通道的全波形采集和分析系统成为其未来发展的决定因素。
[0003]而在多通道测量系统中，一致性问题是必须要解决的难题之一。传统的多通道校准分为幅度校准、时间校准和同步性校准，传统的方法为定标实验法来解决，即多通道中各通道输入相同幅度、相同周期以及相同延时关系的校准信号，在获取多通道测量数据后经统计分析确定各通道的标定值，需要高精度的标定系统配合完成。但也存在以下问题:
[0004](I)标定结果适用性差，在某条件下完成系统标定后，如果信号特征发生变化、工作温度变化以及其他工作条件发生变化，标定效果都会变差甚至失效。
[0005](2)标定过程复杂，为解决上述问题需要进行复杂的全工作条件(不同温度、供电、信号特征情况下)标定，最终通过软件查表插值修正来解决。从设计实现和实现过程角度出发复杂度均较高。测量仪器需要开机校准后才能使用，也需要经常性标定。
[0006](3)基于软件查表插值的系统标定误差大，首先标定过程存在系统标定误差，其次软件拟合与实际工作条件也存在一定误差。
[0007]多通道系统差的来源主要分为:1.测量器件差异(幅频差异);2.不同测量通道的差异(幅频差异)；3.多时钟相位误差；4.印制板布线延时差异。前三者误差项主要与系统设计和器件差异有关，随工作条件不同会发生变化，无法通过单次标定解决，第四项误差基本与工作条件不相关可以通过单次标定消除。
[0008]基于以上问题，本发明提出了一种基于SCA阵列的多通道时频同步校准系统，该系统只需单次系统标定消除第四项误差，其他误差项通过在线实时校准完成对工作条件变化不敏感，也就意味着无需其他标定过程。同时，采用全同步设计，进一步降低系统误差。
【发明内容】
:
[0009]本发明的目的在于提出一种基于SCA多通道高速采集系统的时频同步校准方法，解决多通道测量系统中，各通道输入幅度、周期及延迟关系的信号不一致问题。
[0010]本发明方法的基于SCA多通道高速采集系统结构如图1所示，包括:波形采集和测时模块组件I和综合处理器模块2，其特征在于:
[0011]所述的波形采集和测时模块组件I由4个结构相同的波形采集和测时模块组成，分别是I?4通道波形采集和测时模块1_1、5?8通道波形采集和测时模块1_2、9?12通道波形采集和测时模块1-3以及13?16通道波形采集和测时模块1-4 ;所述的波形采集和测时模块如图2所示，包括继电器衰减网络101、高速运放102、SCA芯片103、AD器件104、采集控制FPGA105以及专用测时芯片106 ;其中:
[0012]所述的继电器衰减网络101由继电器和阻容衰减电路组合结构；
[0013]所述的高速运放102是宽带全差动放大器和比较器组合结构；
[0014]所述的SCA芯片103是8通道、位数12bit、采样率0.5?5Gsps的SCA芯片；
[0015]所述的AD器件104是8通道、位数14bit、采样率50Msps的模数转换器；
[0016]所述的采集控制FPGA105对SCA芯片103工作模式进行控制，选用型号为XC3S1000 ；
[0017]所述的专用测时芯片106是8通道，测量分辨率81ps，无测量范围限制，200MHz峰值，40MHz持续测量频率的时间测量芯片；
[0018]所述的综合处理器模块包括主处理器FPGA芯片201和DSP202，其中:
[0019]所述的主处理器FPGA芯片201是双极型导电、半导体集成的FPGA芯片；
[0020]所述的DSP202是高性能、定点数字信号处理器，最高工作频率为1.2GHz ；
[0021]系统的工作原理如下:
[0022]波形采集和测时模块I的继电器衰减网络101接收到从目标返回的回波信号实现自动开关调节，经过高速运放102的运放和阈值比较后产生的数字回波信号输入到SCA芯片103进行波形采集，通过SCA芯片103Domino时钟和校准时钟信号的设置实现多通道时频同步校准，将校准好的数字化回波输入低速AD104进行波形量化，将量化后的数字化波形数据输入到FPGA201中，通过LVDS总线发送波形数据至DSP202，由该DSP202完成初始采样点至波形质心位置时间间隔计算和其他波形参数提取。主波作为起始信号，数字化回波，校时脉冲和同步脉冲等8路信号作为停止信号输入，由测时模块的专用时间测量芯片106完成上述8路信号与主波间的时间间隔测量。将回波信号与采样时钟同步信号一同输入到脉冲展宽电路完成回波过阈值触发至回波波形首个采样点时刻的时间间隔测量。从而该多通道高速采集系统实现了高精度的波形采集和时间测量。
[0023]实现时频同步校准方法的具体步骤:
[0024]1.同芯片不同测量通道，SCA芯片103内部各通道开关电容阵列采用同源采样时钟，保证时钟同步性；
[0025]2.不同SCA芯片103的Domino时钟采用同源时钟扇出，各路时钟采用等长布线，保证时钟相位一致。
[0026]3.在不同SCA芯片103中引入校准时钟信号，该时钟与Domino时钟同步，同样采用时钟扇出方式作为各片SCA芯片103的模拟输入信号，保证各路校准时钟相位和幅度的一致性。由于校准时钟同时输入到4片SCA芯片，以此为时间同步基准可以对16通道的回波数据进行同步校准。[0027]4.以首脉冲信号为标志开始计时，当计时满时向所有SCA芯片103发送Domino停止信号，之前采样到个开关电容中的电荷相当于处于锁存状态。经过整形后的校准时钟也被锁存至SCA采样单元中。
[0028]5.通过专用测时芯片106测量主波与首脉冲时间间隔以及校准脉冲宽度获得首回波脉冲后第一校准时钟边沿的定位时间，各通道的脉冲序列都以该时间边沿的时间为基准来定位，从而实现各通道回波波形的绝对波形定位。
[0029]多通道时频同步校准方法原理图如图3所示，显示的是4通道同步校准示意图。
[0030]本发明有如下有益效果:
[0031]通过基于SCA多通道高速采集系统的时频同步校准方法，克服了多通道测量系统中，各通道输入幅度、周期及延迟关系的信号不一致问题，优于传统“先测量，再标定”的校准方法，可实现在线实时校准，校准过程简单，校准结果适用性好，系统误差小，测时精度优于80ps，非常适用于激光主动遥感、高能物理、医疗成像以及通用波形采集和分析等要求高分辨率，高速成像以及多维复杂目标特性分析的领域。
【专利附图】
【附图说明】:
[0032]图1是基于SCA阵列多通道高速采集系统结构图。
[0033]图中:1.波形采集和测时模块组件；
[0034]1-1.1~4通道波形采集和测时模块；
[0035]1-2.5~8通道波形采集和测时模块；
[0036]1-3.9~12通道波形采集和测时模块；
[0037]1-4.13~16通道波形采集和测时模块；
[0038]2.综合处理器模块；
[0039]201.主处理器 FPGA 芯片；202.DSP
[0040]图2是4通道波形采集和测时模块结构图。
[0041]图中:
[0042]101.继电器衰减网络；102.高速运放；103.SCA芯片；
[0043]104.AD 器件；105.采集控制 FPGA ；
[0044]106.多通道测时系统；
[0045]图3是4通道全波形时域同步校准方法原理图。
[0046]图中:Td(Min。= 1000ns,连续采集开窗范围；
[0047]Tstop = 900ns,回波触发后停止采样时间；
[0048]Tpresample = 100ns,回波触发采样前预采样时间；
[0049]Tr_fflaintdc,相对于校时基准时钟上升沿主波位置；
[0050]Trtptdc,相对于校时基准时钟上升沿回波位置；
[0051]Tr_clkct,以上升沿为基准主波回波间隔时钟周期；
[0052]Tf_maintd。，相对于校时基准时钟下降沿主波位置；
[0053]Tf_bptd。，相对于校时基准时钟上升沿回波位置；
[0054]Tf_clkct,以下降沿为基准主波回波间隔时钟周期。【具体实施方式】:
[0055]可用于实现时频同步校准方法的多通道高速采集系统如图1所示，为实现16通道波形分析，在该实例系统中采用4片SCA芯片103，每片SCA芯片控制4路数字回波，通过多芯片、多板卡方式实现集成化一体设计。结合图1、图3来进一步阐述应用本发明能够实现时频同步校准的基于SCA多通道高速采集系统实施方式:
[0056]1.回波与校准时钟属于异步信号，可能存在校准时钟边沿与首脉冲前沿相对应的情况，为避免出现位置模糊问题，在该系统中，采用校准脉冲双边沿产生两种校准脉冲，分别为上升沿校准脉冲和下降沿校准脉冲，同时对两种脉冲进行测量。
[0057]2.16通道回波信号输入到继电器衰减网络101、高速运放102后得到数字回波信号，为保证16通道Domino采集的触发同步，数字回波信号每4路为一组输入之SCA采集控制FPGA105，该FPGA105产生的4路数字回波合成脉冲信号与其他3片采集控制FPGA105输出的3路数字回波合成脉冲一同输入到主处理器FPGA201，形成统一的回波合成脉冲后反馈控制4片SCA芯片103工作。
[0058]3.对于相同SCA芯片的不同测量通道，SCA芯片103内部8通道开关电容阵列采用同源Domino采样时钟，以保证时钟同步性。
[0059]4.对于不同测量SCA芯片103，不同SCA芯片的Domino时钟采用1:4同源时钟扇出，4路时钟采用等长布线，严格保证时钟相位一致性。同时，引入校准时钟信号，该时钟与Domino时钟同步，同样采用1:4扇出作为4片SCA芯片103的模拟输入信号，以保证4路校准时钟的相位和幅度的一致性，从而不同的SCA芯片103在各种工作条件下都可以实时根据校准时钟波形数据完成幅度和时间的校准。
[0060]5.经继电器衰减网络101和高速运放102后产生的数字回波信号与参考校准时钟信号一同输入SCA芯片103中进行波形采集。因为校准时钟同时输入到4片SCA芯片，以此为时间同步基准可以对16通道的回波数据进行同步校准。SCA如果没有接收到停止信号就一直处于连续采集状态下，SCA内部每通道开关电容就像FIFO —样连续被循环刷新，回波信号经过阈值比较后产生数字回波信号，经过两次4:1脉冲合成后形成多路数字回波脉冲合成信号，反应个通道回波信号的先后关系。
[0061]6.以首脉冲信号为标志开始计时，计时满900ns时向所有SCA芯片103发送Domino停止信号，之前采样到个开关电容中的电荷相当于处于锁存状态，整个采样链长1024，相当于预留了 124ns的预采样时间，这对保留回拨前后的前沿信息很有帮助。经过整形后的校准时钟上升沿大于5ns也被锁存至SCA采样单元中。
[0062]7.通过高速时序逻辑产生校准脉冲，校准脉冲同时标志着主波信号与校准时钟间相对关系以及回波首脉冲与校准时钟间的相对关系，通过专用测时芯片106测量主波与首脉冲时间间隔以及校准脉冲宽度就可以知道首回波脉冲后第一校准时钟边沿的定位时间。在各SCA芯片采集数据中均可以在124?124+Tcal区间内寻找到该时钟边沿，而该时钟边沿的时间已经定位，所以16通道的脉冲序列都可以以此为基准得以定位，由此实现了各通道回波波形的绝对波形定位。
【权利要求】
1.一种基于SCA多通道高速采集系统的时频同步校准方法，其特征在于包括以下步骤: Cl)同芯片不同测量通道，SCA芯片(103)内部各通道开关电容阵列采用同源采样时钟，保证时钟同步性； (2)不同SCA芯片(103)的Domino时钟采用同源时钟扇出，各路时钟采用等长布线，保证时钟相位一致； (3 )在不同SCA芯片(103 )中引入校准时钟信号，该时钟与Domino时钟同步，同样采用时钟扇出方式作为各片SCA芯片(103)的模拟输入信号，保证各路校准时钟相位和幅度的一致性。由于校准时钟同时输入到4片SCA芯片，以此为时间同步基准可以对16通道的回波数据进行同步校准； (4)以首脉冲信号为标志开始计时，当计时满时向所有SCA芯片(103)发送Domino停止信号，之前采样到个开关电容中的电荷相当于处于锁存状态。经过整形后的校准时钟也被锁存至SCA采样单元中； (5)通过专用测时芯片(106)测量主波与首脉冲时间间隔以及校准脉冲宽度获得首回波脉冲后第一校准时钟边沿的定位时间，各通道的脉冲序列都以该时间边沿的时间为基准来定位，从而实现各通道回波波形的绝对波形定位。
2.根据权利要求1所述的一种基于SCA多通道高速采集系统的时频同步校准方法，其特征在于: 所述的SCA多通道高速采集系统包括波形采集和测时模块组件(I)和综合处理器模块(2)； 所述的波形采集和测时模块组件(I)由4个结构相同的波形采集和测时模块组成，分别是I~4通道波形采集和测时模块(1_1)、5~8通道波形采集和测时模块(1_2)、9~12通道波形采集和测时模块(1-3)以及13~16通道波形采集和测时模块(1-4);所述的波形采集和测时模块包括继电器衰减网络(101)、高速运放(102)、SCA芯片(103)、AD器件(104)、采集控制FPGA (105)以及专用测时芯片(106);其中: 所述的继电器衰减网络(101)是继电器和阻容衰减电路组合结构； 所述的高速运放(102)是宽带全差动放大器和比较器组合结构； 所述的SCA芯片(103)是8通道、位数12bit、采样率0.5~5Gsps的SCA芯片； 所述的AD器件(104)是8通道、位数14bit、采样率50Msps的模数转换器； 所述的采集控制FPGA (105)对SCA芯片(103)工作模式进行控制，选用型号为XC3S1000 ； 所述的专用测时芯片(106)是8通道，测量分辨率81ps，无测量范围限制，200MHz峰值，40MHz持续测量频率的时间测量芯片； 所述的综合处理器模块包括主处理器FPGA芯片(201)和DSP (202);其中: 所述的主处理器FPGA芯片(201)是双极型导电、半导体集成的FPGA芯片； 所述的DSP (202)是高性能、定点数字信号处理器，最高工作频率为1.2GHz ； 系统工作时，波形采集和测时模块的继电器衰减网络(101)接收到从目标返回的回波信号实现自动开关调节，经过高速运放(102)的运放和阈值比较后产生的数字回波信号输入到SCA芯片(103)进行波形采集，通过SCA芯片(103)Domino时钟和校准时钟信号的设置实现多通道时频同步校准，将校准好的数字化回波输入低速AD (104)进行波形量化，将量化后的数字化波形数据输入到FPGA (201)中，通过LVDS总线发送波形数据至DSP (202)，由该DSP (202)完成初始采样点至波形质心位置时间间隔计算和其他波形参数提取。主波作为起始信号，数字化回波，校时脉冲和同步脉冲等8路信号作为停止信号输入，由测时模块的专用时间测量芯片(106)完成上述8路信号与主波间的时间间隔测量，将回波信号与采样时钟同步信号一同输入到脉冲展宽电路完成回波过阈值触发至回波波形首个采样点时刻的时间间隔测量，从而该多通道高速采集系统实现了高精度的波形采集和时间测量。
【文档编号】H03L7/08GK103762975SQ201410021008
【公开日】2014年4月30日 申请日期:2014年1月17日 优先权日:2014年1月17日
【发明者】蓝晓萍, 王海伟, 黄庚华, 颜洪雷, 舒嵘 申请人:中国科学院上海技术物理研究所