一种用于gps驯服晶振的数字鉴相器的制造方法
【专利摘要】本发明公开了一种用于GPS驯服晶振的数字鉴相器，包括：将GPS模块输出的1Hz PPS信号分频得到周期为2N秒的方波脉冲信号的2N分频器；对高低电平脉宽进行计数的高、低电平脉冲宽度计数器；输入连接外部提供的频率锁定使能信号，连接GPS并分频OCXO时钟输出内部秒脉冲信号的秒脉冲时钟；输入内部秒脉冲信号和GPS模块输出的PPS信号，计数两者间上升沿的时间差，输出相位差计数值的相位差计数器时钟；用于实现OCXO晶振跟踪GPS PPS信号的频率，同时输出频率值和相位误差值的频率计数值锁存器和相位误差值锁存器。本发明便于时序设计，避免了初始相位误差超前滞后模糊的问题，频率和相位测量计数器采用了串行计数器方案，使得计数时钟频率不受计数位数的影响。
【专利说明】-种用于GPS驯服晶振的数字鉴相器
【技术领域】
[0001] 本发明属于鉴相装置领域，尤其设及一种用于Gl^s驯服晶振的数字鉴相器。
【背景技术】
[0002] 数字鉴相器是数字锁相环的必备部件，其基本功能是测量输入时钟信号与基准时 钟信号边沿的时间差，反应出其相位差，并根据超前和滞后情况分别输出超前相位值与滞 后相位值。常用的数字鉴相器为双D触发器鉴相器，输出信号有用脉冲宽度表示相位差的 模拟输出方式；也有用定时计数器计时边沿时差，输出数字量的数字输出方式；计时边沿 时差，一般采用高速时钟计数来测量时差，也有采用延迟线电路方法获得更高精度的时差 测量能力。
[0003] 鉴相器应用到GI^S驯服有源晶振电路中，被用于测量来自GPS的秒脉冲（PP巧信 号和晶振分频后自己产生的PPS信号的相位差。但应用到GI^S驯服有源晶振电路中的现有 鉴相器仍然存在W下问题：
[0004] (1)现有的鉴相器不能直接测量频率偏差，而是通过相位变化差来反应频率偏差， 而且现有的相位差仅测量脉冲信号的上升沿或者下级沿，使得频率偏差测量会受到边沿抖 动的影响，测量误差增大。
[0005] (2)GI^S驯服有源晶振应用中为了实现高精度频率输出，用于鉴相的信号需要长的 周期（秒级W上），导致鉴相采样频率很低。高精度OCXO具有高Q值（可达10 7)，导致压 控可调频率范围很窄。W上两项因素会导致锁相环调节速度较慢。而且，由于初始相位的 随机性，现有的双D触发器鉴相器初始工作时，存在相位超前和滞后模糊的问题，若出现相 位超前、滞后判断错误，会导致系统较长时间无法从失锁状态进入到锁定状态（捕获过程 超过十分钟量级W上）。而且W上问题随着OCXO的频率调节范围越窄，控制精度要求越高， 捕获耗时也越长。
[0006] (3)在OCXO跟踪GPS模块输出的基准频率信号的过程中，受到空间天气变化和环 境干扰等因素，会出现GI^S模块丢失卫星的情况，该时，来自GI^S模块的基准频率信号会出 现较大扰动和误差。该种情况出现后，系统应该依赖高精度OCXO的短时稳定性，而自主开 环工作，并同时持续测量两者的频率偏差。单纯依赖测量相位偏差来反应频率偏差的数字 鉴相器，因存在相位2 31模糊的问题，使得当相位偏差过大时，会导致频率偏差计算出现错 误。该时需要引入直接频率测量电路实现更稳定的频率偏差跟踪测量。
【发明内容】
[0007] 本发明的目的在于提供一种用于GPS驯服晶振的数字鉴相器，旨在解决W下问 题：
[000引 （1)同时测量Gl^s模块输出的PPS信号和本地PPS信号间的相位差和频率偏差。
[0009] (2)解决初始相位差超前、滞后模糊问题。
[0010] (3)考虑到高精度OCXO -般都具有较优短时稳定性，和GI^S系统会受到空间天气 变化和环境干扰而产生扰动的情况，频率测量要具有一定的抗扰动能力，并在GI^S模块丢 失卫星后，在更宽的频率偏差范围内正确跟踪频率偏差情况，利用准确的频率偏差来修正 超过相位测量范围的相位偏差。
[0011] 本发明是该样实现的，一种用于GI^S驯服晶振的数字鉴相器，它包括锁相环倍频 器、2分频器、高电平脉冲宽度计数器、低电平脉冲宽度计数器、秒脉冲分频计数器、相位差 计数器、频率计数值锁存器和相位误差值锁存器；
[0012] 锁相环倍频器用于将外部高精度压控恒温晶体振荡器OCXO的输出时钟信号的频 率进行倍频，倍频后的数字时钟信号连接到鉴相器中所有的计数器的时钟引脚，作为所有 计数器的计数时钟；
[0013] 2分频器连接外部GI^S接收模块输出的PPS秒脉冲信号，输出频率为2^Hz的占空 比为50 %的方波脉冲；
[0014] 高电平脉冲宽度计数器时钟由锁相环倍频器提供，输入连接2分频器的输出，对 高电平脉宽进行计数，输出连接频率计数值锁存器；
[0015] 低电平脉冲宽度计数器时钟由锁相环倍频器提供，输入连接2分频器的输出，对 低电平脉宽进行计数，输出连接频率计数值锁存器；
[0016] 秒脉冲时钟由锁相环倍频器提供，输入连接外部提供的频率锁定使能信号，连接 GI^S模块输出的PPS信号，通过分频输出内部秒脉冲信号，连接到相位差计数器的输入端；
[0017] 相位差计数器时钟由锁相环倍频器提供，输入内部秒脉冲信号和GI^S模块输出的 PPS信号，计数两者间上升沿的时间差，输出相位差计数值，连接到相位误差值锁存器；
[0018] 频率计数值锁存器和相位误差值锁存器同时输出频率值和相位误差值，用于实现 OCXO晶振跟踪GPS PPS信号的频率，保证本地晶振频率的高精度。
[0019] 进一步，频率计数器和相位计数器同时工作，分别输出频率值和相位差值。
[0020] 进一步，频率计数器由高电平计数器和低电平计数器两部分组成，分时测量方波 脉冲的高电平脉宽和电平脉宽。
[0021] 进一步，输入到相位计数器的内部秒脉冲信号，可有由外部频率锁定信号复位，复 位后内部秒脉冲信号相对GPS PPS信号产生一个固定时间延迟。
[0022] 进一步，所有计数器的时钟都来自于需要跟踪GPS PPS的可调晶振时钟OCXO时钟 信号的倍频信号。
[0023] 进一步，高电平脉冲宽度计数器、低电平脉冲宽度计数器、相位差计数器均采用串 行异步计数器电路，输出的计数值必须在计数器暂停计数并延时后读取。
[0024] 效果汇总
[0025] 本发明的有益效果如下；
[0026] (1)测量频率偏差值时，通过分频延长被测信号周期方法，分别使用两路高低电平 脉冲宽度计数器，通过交替测量分频方波脉冲的高电平脉冲宽度来测量频率偏差，交替测 量一方面提高了频率测量抗边沿抖动的能力，同时也使两路计数器交替工作，便于时序设 计；
[0027] (2)使用该鉴相器的锁相环电路工作时，先利用频率误差实现频率粗调，待频率误 差下降到一定值时，利用频率锁定信号将内部PPS信号和外部GPS PPS信号同步，实现相位 误差输出。由于频率误差一开始就可W正确输出，捕获过程利用频率误差工作，就避免了初 始相位误差超前滞后模糊的问题。提高了整个锁相环的锁定速度。
[002引 （3)锁定阶段，能同时输出准确的频率偏差值和相位偏差值；
[0029] (4)频率和相位测量计数器采用了串行计数器方案，使得计数时钟频率不受计数 位数的影响，理论上可通过延长输入基准频率信号的周期，同时延长计数器位数来无限提 高鉴相精度；
[0030] (5)该鉴相器可W在可编程数字逻辑器件（例如FPGA)中实现，且输入，输出均为 数字量，便于构成用于GI^S驯服晶振的全数字锁相环电路，电路简单，便于集成。
【专利附图】
【附图说明】
[0031] 图1是本发明实施例提供的用于GI^S驯服晶振的数字鉴相器的电路结构及连接 图；
[0032] 图2是本发明实施例提供的2分频电路结构与连接图；
[0033] 图3是本发明实施例提供的FPGA内部集成的锁相环，输入压控恒温晶振频率时 钟，倍频后为所有计数器提供高速时钟；
[0034] 图4是本发明实施例提供的上升沿延迟触发电路1，2, 3,4, 5,6, 7的电路结构及连 接图；
[0035] 图5是本发明实施例提供的高电平计数器1，低电平计数器2,相位差计数器1的 电路结构及连接图。
【具体实施方式】
[0036] 为了使本发明的目的、技术方案及优点更加清楚明白，W下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用W解释本发明，并 不用于限定本发明。
[0037] 本发明将OCXO的输出时钟脉冲频率信号（高频）代替内部PPS信号直接输入到 鉴相器中，利用该高频时钟对Gl^s模块输出的PPS信号进行测量。并同时输出频率差值和 相位差值。
[003引频率测量的基本原理是利用高频时钟对秒脉冲周期进行计数，计数值即频率值， 与mz对应的固定值做差即为频率差值。为了提高频率测量精度，OCXO输入的高频时钟 可W通过一个内部锁相环电路进行倍频；Gl^s模块输出的PPS信号要先经过分频后再进 行频率测量，例如实例图1中串联了 4个2分频电路，通过分频电路后，mz信号被分频为 0. 062甜Z，若设内部计时时钟频率为200MHz，则频率测量精度可达10-9。利用测量脉冲周期 的方法来测量频率，具有较好的扰动抑制能力，为了进一步抑制边沿抖动，频率测量电路中 有两个计数器并行工作，一个测量周期信号中的高电平脉宽，一个测量周期信号中的低电 平脉宽，两个计数器交替工作，配合后续的低通滤波器，能较好的抑制边沿的抖动。
[0039] 相位测量的基本原理是将内部高频时钟分频得到内部PPS信号，测量内部PPS信 号上升沿和外部PPS信号上升沿的时差，利用内部高速计数器计数上升沿时差的时间长 度，然后输出数值表示相位差，为了防止相位差出现负值，产生内部PPS信号的分频电路在 初始复位时，W GPS的PPS信号上升沿为起点，延时一段时间后再工作，便保证了内部PPS 信号的上升沿固定延时外部PPS信号一段时长，使得相位偏差值始终为正值，将该值减去 一个固定延时对应的固定相位值后，便可w转换为带正负符号的相位差。设内部时钟频率 为200MHz，则秒脉冲的相位测量精度可W到1.8X1(T6°。相位差测量电路，除了输入内部 高频时钟，外部PPS信号，还接收频率锁定信号，当初次频率锁定后可复位相位测量电路， 复位相位测量电路使得内部PPS信号与GPS PPS信号同步，即复位后相位差被清零。在GPS PPS信号锁定有源晶振的过程中，数字锁相环先单纯根据频率偏差实现频率锁定，频率锁定 后复位相位测量电路后，再进入锁相控制状态。该种由锁频过渡到锁相的方法，有效地避免 了单纯锁相环控制中出现相位超前滞后模糊的问题。
[0040] 鉴相器频率差和相位差的测量精度主要取决于计数器的时钟频率，时钟频率越高 精度越高，但由于来自GPS的秒脉冲被分频后周期较长，因此当计数时钟频率较高时，需要 大容量的计数器（计数器位数32位W上）。现有的脉宽测量都普遍采用了同步计数器，即 计数器中用于锁存每位数值的触发器都使用统一的时钟，同步刷新，并使用统一的进位逻 辑传播网络并行计算计数值的每一位数据。同步计数器的优点保证了并行输出的计数值的 同步更新。但进位逻辑传播网络的延时随着计数位数的增加而延长，给计数时钟频率带来 了极大的限制，当增加计数位数时，必须调低计数时钟频率。本发明中的鉴相器中的测量频 率和相位差的计数器都被设计成了分时段工作，即计数工作一段时间，暂停一段时间，并且 计数时不读取计数值，读取计数值时不计数，所W采用计数器采用了串行计数器方案。串行 计数器方案中锁存计数值的触发器不使用同一个时钟，而是高位触发器时钟来自于低位触 发器的状态输出，所W计数时钟频率只受第0位单触发器延时的限制，而不受计数器位数 限制，能够在大容量，长位数的条件下，工作在更高的时钟频率。
[0041] 实施例一
[0042] 图1是本专利的电路结构及连接图，输入端为3路，第1路信号为来自GI^S模块的 PPS信号，第2路信号为来自OCXO的高频时钟信号，第3路信号为来自锁相环输出的频率粗 调锁定状态信号。输出端为2路，第1路为数字量频率值输出，第2路为数字量相位差值输 出。
[0043] 鉴相器可分为两部分，图1中上半部分为频率测量电路，下半部分为相位测量电 路。其中频率测量电路的连接和工作描述如下：外部输入GPS_PPS信号的引脚连接到2分频 电路1输入端，2分频电路起两个作用，第一个作用是将外部PPS信号转换为占空比为50 % 的方波脉冲信号，第二个作用是延长输入秒脉冲的周期，W提高频率测量精度。本实例串联 了 4个2分频电路，其中2分频电路1的输出连接到2分频电路2的输入，2分频电路2的 输出连接到2分频电路3的输入，2分频电路3的输出连接到2分频电路4的输入。2分频 电路串联级数取决于频率测量精度的需求，可用公式（1)表示：
[0044]
【权利要求】
1. 一种用于GPS驯服晶振的数字鉴相器，其特征在于，所述的用于GPS驯服晶振的数字 鉴相器包括锁相环倍频器、2分频器、高电平脉冲宽度计数器、低电平脉冲宽度计数器、秒脉 冲分频计数器、相位差计数器、频率计数值锁存器和相位误差值锁存器； 锁相环倍频器用于将外部高精度压控恒温晶体振荡器OCXO的输出时钟信号的频率进 行倍频，倍频后的数字时钟信号连接到鉴相器中所有的计数器的时钟引脚，作为所有计数 器的计数时钟； 2分频器连接外部GPS接收模块输出的PPS秒脉冲信号，输出频率为23k的占空比为 50 %的方波脉冲； 高电平脉冲宽度计数器时钟由锁相环倍频器提供，输入连接2分频器的输出，对高电 平脉宽进行计数，输出连接频率计数值锁存器； 低电平脉冲宽度计数器时钟由锁相环倍频器提供，输入连接2分频器的输出，对低电 平脉宽进行计数，输出连接频率计数值锁存器； 秒脉冲时钟由锁相环倍频器提供，输入连接外部提供的频率锁定使能信号，连接GPS 模块输出的PPS信号，通过分频输出内部秒脉冲信号，连接到相位差计数器的输入端； 相位差计数器时钟由锁相环倍频器提供，输入内部秒脉冲信号和GPS模块输出的PPS 信号，计数两者间上升沿的时间差，输出相位差计数值，连接到相位误差值锁存器； 频率计数值锁存器和相位误差值锁存器同时输出频率值和相位误差值，用于实现OCXO 晶振跟踪GPS PPS信号的频率，保证本地晶振频率的高精度。
2. 如权利要求1所述的用于GPS驯服晶振的数字鉴相器，其特征在于，频率计数器和相 位计数器同时工作，分别输出频率值和相位差值。
3. 如权利要求1所述的用于GPS驯服晶振的数字鉴相器，其特征在于，频率计数器由高 电平计数器和低电平计数器两部分组成，分时测量方波脉冲的高电平脉宽和电平脉宽。
4. 如权利要求1所述的用于GPS驯服晶振的数字鉴相器，其特征在于，输入到相位计 数器的内部秒脉冲信号，有由外部频率锁定信号复位，复位后内部秒脉冲信号相对GPS PPS 信号产生一个固定时间延迟。
5. 如权利要求1所述的用于GPS驯服晶振的数字鉴相器，其特征在于，所有计数器的时 钟都来自于需要跟踪GPS PPS的可调晶振时钟OCXO时钟信号的倍频信号。
6. 如权利要求1所述的用于GPS驯服晶振的数字鉴相器，其特征在于，高电平脉冲宽度 计数器、低电平脉冲宽度计数器、相位差计数器均采用串行异步计数器电路，输出的计数值 必须在计数器暂停计数并延时后读取。
【文档编号】H03L7/18GK104485947SQ201410843506
【公开日】2015年4月1日 申请日期:2014年12月30日 优先权日:2014年12月30日
【发明者】陈锟, 宁百齐, 朱正平, 孙奉娄, 蓝加平, 胡连欢, 林邓国 申请人:中南民族大学