一种分数倍内插成型滤波器的制造方法
【专利摘要】本实用新型提出了一种分数倍内插成型滤波器，其包括数据同步模块、分段滤波模块、重采样模块、数控振荡器控制模块。数控振荡器控制模块与数据同步模块、重采样模块分别连接，数据同步模块还经由分段滤波模块连接至重采样模块。数据同步模块采用双端口RAM或FIFO；分段滤波模块采用具有多项滤波器的滤波器组；重采样模块采用法罗滤波器架构并使用双端口RAM或FIFO，数控振荡器控制模块采用无偏数控振荡器。本实用新型结构轻便灵巧，接口简洁，灵活性和适用性强，易于移植到可编程逻辑器件中或设计成专用集成电路，还可根据需要扩展变速率范围。
【专利说明】一种分数倍内插成型滤波器
【技术领域】
[0001] 本实用新型属于数字信号处理领域，尤其涉及一种分数倍内插成型滤波器，可应 用于无线通信领域和通信对抗领域。
【背景技术】
[0002] 无线通信系统中，为了有效利用频谱、消除码间干扰和防止频带泄露，在发送信号 前必须先对基带已调制信号进行内插成型滤波。基于硬件架构的易实现性，传统成型滤波 器采用整数倍内插滤波方式，成型滤波后输出数据率为基带信号数据速率的整数倍。中国 专利CN1095620C和CN1140063C分别给出了整数倍内插成型滤波器的高效实现方法。整数 倍内插成型滤波器最大缺点是要求基带信号数据率与基带处理时钟之间成整数倍关系，对 于仅有有限基带处理时钟资源的通信系统来说，这意味着基带信号数据速率必须与基带处 理时钟频率成整数倍关系，极大地限制了基带信号数据速率的变化范围。随着现代无线通 讯技术特别是软件无线电技术的飞速发展，要求发射系统的同一硬件平台以尽可能小的资 源开销来能够满足不同的基带信号数据速率要求。而在通信对抗领域，甚至要求基带信号 数据速率以微小的步进实时可调来产生不同的通信干扰波形。因此迫切需要设计出一种分 数倍内插成型滤波器，根据基带信号数据速率来实时调整分数倍内插倍数，使成型滤波后 的输出数据速率固定在基带处理时钟上，以支持不同数据速率的基带信号。 实用新型内容
[0003] 基于上述目的，本实用新型介绍了一种分数倍内插成型滤波器，该分数倍内插成 型滤波器用以解决通信系统中基带数据速率与基带处理时钟之间非整数倍关系的问题。
[0004] 本实用新型是这样实现的，一种分数倍内插成型滤波器，其包括数据同步模块 (2)、分段滤波模块（4)、重采样模块￠)、和数控振荡器控制模块（10);其中：数控振荡器控 制模块（10)与数据同步模块⑵、重采样模块（6)分别连接，数据同步模块⑵还经由分段 滤波模块（4)连接至重采样模块￠);数据同步模块（2)采用双端口 RAM或FIFO ;分段滤波 模块（4)采用具有多项滤波器的滤波器组；重采样模块（6)采用法罗（Farrow)滤波器架构 并使用双端口 RAM或FIFO,数控振荡器控制模块（10)采用无偏数控振荡器；
[0005] 数控振荡器控制模块（10)根据基带调制数据（1)的速率（9)输出慢溢出标志 (8)、快溢出标志（11)和分数时延滤波器时延（12);
[0006] 数据同步模块（2)将基带调制数据（1)与慢溢出标志（8)同步输出至分段滤波模 块（4)，基带调制数据⑴与慢溢出标志⑶形成慢同步数据（3)，慢溢出标志⑶用于同 步基带调制数据（1);
[0007] 分段滤波模块（4)采用具有多项滤波器的滤波器组对慢同步数据（3)进行整数倍 内插成型滤波输出滤波器组输出数据（5)，该整数倍等于快溢出标志（11)的频率累加字和 慢溢出标志（8)的频率累加字的比值；
[0008] 重采样模块（6)将滤波器组输出数据（5)与快溢出标志（11)同步，再进行重采样 操作，最后将数据率切换到系统时钟的时钟域，完成分数倍内插，输出与基带处理时钟速率 相同的成型滤波数据输出（7)，快溢出标志（11)用于同步滤波器组输出数据（5)。
[0009] 作为上述方案的进一步改进，分段滤波模块（4)包括开关控制（4-1)、若干滤波 器分段（4-2)、开关控制（4-3)，开关控制（4-1)与若干滤波器分段（4-2)均连接，若干滤 波器分段（4-2)分别还连接至开关控制（4-3);开关控制（4-1)分时指向若干滤波器分段 (4-2)中的一个，开关控制（4-3)分时接收若干滤波器分段（4-2)中的一个，若干滤波器分 段（4-2)的滤波器系数按照多相分组原则，重新排列系数组合，输出到重采样模块（6)。
[0010] 作为上述方案的进一步改进，重采样模块（6)包括滤波器组快同步（6-1)、改进 型分数时延滤波器模块（6-2)，分段滤波模块（4)经由滤波器组快同步（6-1)连接至改进 型分数时延滤波器模块（6-2)，数控振荡器控制模块（10)与滤波器组快同步（6-1)、改进 型分数时延滤波器模块（6-2)均连接；输入的滤波器组输出数据（5)由滤波器快同步模块 (6-1)同步，将滤波器组输出数据（5)与快溢出标志（11)同步输出，使时间域连续的滤波器 组输出数据变为时间离散的滤波器组输出数据，该离散时间间隔即为快溢出标志（8)之间 的间隔，改进型分数时延滤波器模块（6-2)根据快同步标志（6-3)和分数时延滤波器时延 (6-4)，将输入的滤波器组数据重采样，使输出数据速率固定在基带处理时钟上。
[0011] 本实用新型设计的分数倍内插成型滤波器实现了用户输入速率与内插成型滤波 后速率之间分数倍转换，能够适应用户速率ksps级实时调整，突破了传统整数倍内插成型 滤波器对用户输入速率的限制。本实用新型设计的分数倍内插成型滤波器结构灵巧，接口 简洁，灵活性和适用性强，易于移植到可编程逻辑器件中或设计成专用集成电路，还可根据 需要扩展变速率范围。
【专利附图】
【附图说明】
[0012] 图1是本实用新型的分数倍内插成型滤波器的框图。
[0013] 图2是本实用新型的分数倍内插成型滤波器中数控振荡器控制模块的框图。
[0014] 图3是本实用新型的分数倍内插成型滤波器中分段滤波模块的框图。
[0015] 图4是本实用新型的分数倍内插成型滤波器中重采样滤波器模块的框图。
[0016] 图5是本实用新型的分数倍内插成型滤波器中改进型分数延时滤波器的框图。
【具体实施方式】
[0017] 为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施 例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释 本实用新型，并不用于限定本实用新型。
[0018] 如图1所示，本实用新型的分数倍内插成型滤波器包括数据同步模块2、分段滤波 模块4、重采样模块6、和数控振荡器控制模块10。本实用新型的分数倍内插成型滤波器主 要由多项滤波架构和重采样架构设计而成，同时配合数控振荡器控制模块10的控制。
[0019] 数控振荡器控制模块10根据基带调制数据1的速率9输出慢溢出标志8、快溢出 标志11和分数时延滤波器时延12,即图1中数控振荡器控制模块10根据基带处理数据和 基带处理时钟频率之间的关系，按照溢出上限值，产生慢溢出标志8、快溢出标志11以及分 数时延滤波器时延12。
[0020] 数控振荡器控制模块10将基带调制数据1的基带调制数据速率和基 带处理时钟频率化为互质数K和M。数控振荡器控制模块10的溢出上限值为
【权利要求】
1. 一种分数倍内插成型滤波器，其特征在于：其包括数据同步模块（2)、分段滤波模 块（4)、重采样模块￠)、和数控振荡器控制模块（10);其中：数控振荡器控制模块（10)与 数据同步模块（2)、重采样模块（6)分别连接，数据同步模块（2)还经由分段滤波模块（4) 连接至重采样模块￠);数据同步模块（2)采用双端口 RAM或FIFO;分段滤波模块（4)采 用具有多项滤波器的滤波器组；重采样模块（6)采用法罗滤波器架构并使用双端口 RAM或 FIFO,数控振荡器控制模块（10)采用无偏数控振荡器； 数控振荡器控制模块（10)根据基带调制数据（1)的速率（9)输出慢溢出标志（8)、快 溢出标志（11)和分数时延滤波器时延（12); 数据同步模块（2)将基带调制数据（1)与慢溢出标志（8)同步输出至分段滤波模块 (4) ，基带调制数据（1)与慢溢出标志（8)形成慢同步数据（3)，慢溢出标志（8)用于同步基 带调制数据（1); 分段滤波模块（4)采用具有多项滤波器的滤波器组对慢同步数据（3)进行整数倍内插 成型滤波输出滤波器组输出数据（5)，该整数倍等于快溢出标志（11)的频率累加字和慢溢 出标志⑶的频率累加字的比值； 重采样模块（6)将滤波器组输出数据（5)与快溢出标志（11)同步，再进行重采样操 作，最后将数据率变换为系统时钟速率，完成分数倍内插，输出与基带处理时钟速率相同的 成型滤波数据输出（7)，快溢出标志（11)用于同步滤波器组输出数据（5)。
2. 如权利要求1所述的分数倍内插成型滤波器，其特征在于：分段滤波模块（4)包括 开关控制（4-1)、若干滤波器分段（4-2)、开关控制（4-3)，开关控制（4-1)与若干滤波器分 段（4-2)均连接，若干滤波器分段（4-2)分别还连接至开关控制（4-3);开关控制（4-1)分 时指向若干滤波器分段（4-2)中的一个，开关控制（4-3)分时接收若干滤波器分段（4-2) 中的一个，若干滤波器分段（4-2)的滤波器系数按照多相分组原则，重新排列系数组合， 输出到重采样模块（6)。
3. 如权利要求1所述的分数倍内插成型滤波器，其特征在于：重采样模块（6)包括滤 波器组快同步（6-1)、改进型分数时延滤波器模块（6-2)，分段滤波模块（4)经由滤波器组 快同步（6-1)连接至改进型分数时延滤波器模块（6-2)，数控振荡器控制模块（10)与滤波 器组快同步（6-1)、改进型分数时延滤波器模块（6-2)均连接；输入的滤波器组输出数据 (5) 由滤波器快同步模块（6-1)同步，将滤波器组输出数据（5)与快溢出标志（11)同步 输出，使时间域连续的滤波器组输出数据变为时间离散的滤波器组输出数据，该离散时间 间隔即为快溢出标志（8)之间的间隔，改进型分数时延滤波器模块（6-2)根据快同步标志 (6-3)和分数时延滤波器时延（6-4)，将输入的滤波器组数据重采样，使输出数据速率固定 在基带处理时钟上。
【文档编号】H03H17/02GK204258746SQ201420529525
【公开日】2015年4月8日 申请日期:2014年9月15日 优先权日:2014年9月15日
【发明者】吴兵, 李武建, 彭卫 申请人:中国电子科技集团公司第三十八研究所