使用电容性元件来改善相位内插器的线性度的制作方法

领域本发明涉及相位内插器，尤其涉及使用电容性元件来改善相位内插器的线性度。
背景技术：
：接收机需要确定何时对从一个芯片传送到另一芯片或者从单个芯片内的一个核传送到另一核的数据信号进行采样。接收机使用与数据信号一起发送的时钟信号来进行该确定。然而，在具有较高的信号速率或者不存在显式时钟信号的系统中，接收机需要时钟对准电路，诸如锁相环(PLL)。基于相位内插器的时钟数据恢复电路(CDR)是一种替换系统，该系统可通过选择参考相位对并在它们之间进行内插来生成精确对准的时钟，以从串行化的数据信号中恢复数据。最常用的CDR架构之一是由两个环路(核心PLL和外围CDR环路)的级联构成的双环路结构。PLL生成多个相位，这些相位由CDR环路中的相位内插器用于在恢复出的时钟中引入受控相移。CDR环路的负反馈迫使恢复出的时钟相位处于所接收的数据的中间。虽然CDR架构的简化已导致它的广泛使用，但这种架构的缺点之一包括由于相位内插器的非线性造成的过度时钟抖动。在一个示例中，在图1示出的代表性传递函数中解说了相位内插器的非线性。理想地，最小相位步进等于φLSB，但内插器非线性引入了大得多的相位跳变φMAX，这使恢复出的时钟抖动严重降级。差分非线性(DNL)常常被用于衡量与理想步长的偏离。概述本发明提供了使用电容性元件来改善相位内插器的线性度。在一个实施例中，公开了一种相位内插器。该相位内插器包括：一对负载电阻器，其耦合至供电电压并且包括第一负载电阻器和第二负载电阻器；耦合至该对负载电阻器的多个分支，每个分支包括具有第一晶体管和第二晶体管的差分源耦晶体管对，第一晶体管在第一栅极端子处接收第一差分输入信号并且第二晶体管在第二栅极端子处接收与第一差分输入信号在相位上互补的第二差分输入信号，第一晶体管还具有第一漏极端子和第一源极端子并且第二晶体管还具有第二漏极端子和第二源极端子，第一源极端子连接至第二源极端子以形成源节点，该多个分支被配置成在第一输出端子处产生第一差分输出信号以及在第二输出端子处产生与第一差分输出信号互补的第二差分输出信号，其中第一输出端子连接至第一负载电阻器和第一漏极端子并且第二输出端子连接至第二负载电阻器和第二漏极端子；多个尾电流源，每个尾电流源耦合至这些源节点之一；以及多个耦合电容器，每个耦合电容器耦合在该多个分支中的两个毗邻分支中的源节点之间。在另一实施例中，公开了一种用于改善在多个分支中配置的相位内插器的线性度的方法。该方法包括：在相应的多个分支处接收多个差分输入信号，每个分支包括差分源耦晶体管对，并且每个差分输入信号具有所指派相位，其中源耦晶体管的源极端子被连接以形成源节点；通过控制流经每个分支的源节点的电流量来在该多个差分输入信号的所指派相位之间进行内插；以及在该多个分支中的毗邻分支对的源节点之间耦合电容。在另一实施例中，公开了一种用于改善在多个分支中配置的相位内插器的线性度的装备。该装备包括：用于在相应的多个分支处接收多个差分输入信号的装置，每个分支包括差分源耦晶体管对，并且每个差分输入信号具有所指派相位，其中源耦晶体管的源极端子被连接以形成源节点；用于通过控制流经每个分支的源节点的电流量来在该多个差分输入信号的所指派相位之间进行内插的装置；以及用于在该多个分支中的毗邻分支对的源节点之间耦合电容的装置。本发明的其它特征和优点将从通过示例解说本发明的诸方面的本描述而变得明了。附图简述本发明的细节(就其结构和操作两者而言)可通过研究所附的附图来部分收集，其中类似的附图标记指代类似的部分，并且其中：图1在代表性传递函数中解说了相位内插器的非线性；图2是示出具有彼此异相90度的四个输入信号(In1+、In2+、In3+、In4+)的典型相位内插器的功能框图；图3是根据一个实施例的在电流编码方案中配置的相位内插器的示意图；图4是被配置为具有数目n个开关和单位(unit)电流源的n位电流源的尾电流源；图5解说了电流编码方案的输出相位传递函数。图6是根据一个实施例的在使用电容性元件的电流编码方案中配置的相位内插器的示意图；图7是根据一个实施例的在尺寸编码方案中配置的相位内插器的示意图；图8是根据一个实施例的包括用于导通或关断n个差分晶体管对的一组n个开关的一个分支的示意图；图9是根据一个实施例的图8中所解说的一个分支的示意布局；图10是标绘针对理想线性情形(实线)、电流编码方案(虚线)和尺寸编码方案(点划线)的输出相位的相位传递函数；图11是根据一个实施例的在将电流编码方案与尺寸编码方案进行组合的组合方案中配置的相位内插器的示意图；图12是示出针对理想线性情形(实线)、电流编码方案(虚线)、尺寸编码方案(点划线)和组合方案(点线)的输出相位的标绘的相位传递函数；图13A是针对包括理想目标情形(实直线)、电流编码方案(虚线)、尺寸编码方案(实曲线)和组合方案(点线)的不同编码方案的相位误差的绝对值的标绘；图13B是随着因子K而变化的最大相位误差的标绘；以及图14是根据另一实施例的在将使用电容器元件的电流编码方案与尺寸编码方案进行组合的组合方案中配置的相位内插器的示意图。详细描述如上所述，虽然基于相位内插器的时钟数据恢复(CDR)电路的简化已导致其广泛使用，但这种架构的缺点之一包括由于CDR内的相位内插器的非线性造成的过度时钟抖动。如本文描述的某些实施例提供通过组合电流编码方案和尺寸编码方案来改善相位内插器的线性度。在阅读本描述之后，如何在各种实现和应用中实现本发明将变得显而易见。虽然本文将描述本发明的各种实现，但要理解，这些实现是仅作为示例而非限制来给出的。因此，对各种实现的该详细描述不应当被解读成限制本发明的范围或广度。相位内插器或相位旋转器接收多个具有不同相位的差分输入信号并在这些相位之间进行内插，以产生具有期望相位的差分输出信号。在生成时钟信号时，信号的相位被调整以使得时钟信号的转变发生在数据信号的中间(“眼”)(此时数据不在转变)附近。图2是示出具有彼此异相90度的四个输入信号(In1+、In2+、In3+、In4+)的典型相位内插器200的功能框图。通常，这些信号被假定为正弦信号。由此，如果In1+信号(Clk0°)被表示为sin(ωt)，则In2+信号(Clk90°)被表示为cos(ωt)，In3+信号(Clk180°)被表示为-sin(ωt)，并且In4+信号(Clk270°)被表示为-cos(ωt)。图3是根据一个实施例的在电流编码方案中配置的相位内插器300的详细示意图。在图3所解说的实施例中，相位内插器300包括两个负载电阻器R1和R2以及四个分支310、320、330、340。每个分支包括接收差分输入信号的差分源耦晶体管对。第一分支310包括接收异相180度的差分输入信号In1+和In1-的差分源耦晶体管对M1、M2。晶体管M1的漏极端子通过R1连接到供电电压(VDD)，并且晶体管M2的漏极端子通过R2连接到VDD。第一分支310还包括尾电流源(Icc1)。第二分支320包括接收异相180度的差分输入信号In2+和In2-的差分源耦晶体管对M3、M4。如上所述，输入信号In2+(Clk90°)与In1+(Clk0°)异相90度。由此，相位内插器300使用第一和第二分支在输入信号In1+和In2+的相位0°和90°之间进行内插。晶体管M3的漏极端子通过R1连接到供电电压(VDD)，并且晶体管M4的漏极端子通过R2连接到VDD。第二分支320还包括尾电流源(Icc2)。第三分支330包括接收异相180度的差分输入信号In3+和In3-的差分源耦晶体管对M5、M6。如上所述，输入信号In3+(Clk180°)与In2+(Clk90°)异相90度。由此，相位内插器300使用第二和第三分支在输入信号In2+和In3+的相位90°和180°之间进行内插。晶体管M5的漏极端子通过R1连接到供电电压(VDD)，并且晶体管M6的漏极端子通过R2连接到VDD。第三分支330还包括尾电流源(Icc3)。第四分支340包括接收异相180度的差分输入信号In4+和In4-的差分源耦晶体管对M7、M8。如上所述，输入信号In4+(Clk270°)与In3+(Clk180°)异相90度。由此，相位内插器300使用第三和第四分支在输入信号In3+和In4+的相位180°和270°之间进行内插。相位内插器300使用第四和第一分支在输入信号In4+和In1+的相位270°和360°(即，0°)之间进行内插。晶体管M7的漏极端子通过R1连接到供电电压(VDD)，并且晶体管M8的漏极端子通过R2连接到VDD。第四分支340还包括尾电流源(Icc4)。在电流导引式数模转换器(DAC)中，开关被用于将电流路由到电阻器或电流感测器中。通常，开关由转换成模拟值的二进制数字值驱动。当二进制数字值被改变时，一些开关可能需要断开而其它开关可能需要闭合。然而，开关的转变可能造成供闭合开关进行闭合的时间与供断开开关进行断开的时间之间的失配。在一些情形中，当值被解析并稳定时，这可能造成输出处的毛刺。由此，在一个实施例中，使用温度计编码来控制流经两个负载电阻器中的每个负载电阻器的总电流，其中码中1的数目加起来为被计数的数字，以避免使用二进制编码的上述毛刺问题。例如，在温度计编码中，数字1被表示为“000001”，数字2被表示为“000011”，数字3被表示为“000111”，依此类推。由此，在温度计编码中，当数字值改变时，变化的开关要么是全部断开要么是全部闭合。例如，当数字值从1改变成3时，LSB的开关保持在原来的位置，而第二和第三LSB的开关闭合，没有需要断开的开关。当数字值从3改变成1时，第二和第三LSB的开关断开，没有需要闭合的开关。因此，温度计编码提供了用于控制高速应用中的开关的简单且有效的方式。温度计码以这样的方式被设置以使得流经两个负载电阻器R1和R2中的每一者的总电流总是恒定的(n*Iunit/2)，而不管尾电流如何被划分。例如，如果所有的电流皆流经第一分支310，则输出相位是0度。如果所有电流通过第二分支320汲取，则输出相位是90度。如果期望在0到90度之间的输出相位，则总电流(n*Iunit)分布在第一分支310与第二分支320之间。在该情形中，没有电流流经第三分支330和/或第四分支340。因此，如果期望输出相位在0到90之间，则电流分布将在分支1与2之间。如果期望输出相位在90到180之间，则电流分布将在分支2与3之间。如果期望输出相位在180到270之间，则电流分布将在分支3与4之间。如果期望输出相位在270到0之间，则电流分布将在分支4与1之间。一般而言，对于任何输出相位，总电流(n*Iunit)将仅分布在两个毗邻分支(在环形上下文中)之间，其中第一和最后分支被认为是毗邻的。由此，分支1和2、分支2和3、分支3和4、以及分支4和1被认为是毗邻分支。在一个实施例中，尾电流的分布比率由变量x(其中0<x<1)来表示。例如，当期望输出相位在0到90度之间、并且流经第二分支320的电流是总电流的x倍(即，x*n*Iunit)时，则流经第一分支310的电流等于(1-x)*n*Iunit。因此，x可以直接使用温度计码来控制。相位内插器300进一步包括输出间隔180度的差分信号的两个输出端子OUTP和OUTN。端子OUTP输出具有由尾电流源中的尾电流(Icc)的分布控制的输出相位的信号。在一个实施例中，尾电流源被配置为具有数目n个开关和单位电流源的n位电流源(图4中所示)。这些开关的配置提供n位温度计码。由此，在所有分支中在任一时间导通的单位电流源的总数等于单个分支中的单位电流源的总数。因此，端子OUTP处的输出电压可被表达如下：其中，gm1和gm2分别是第一分支和第二分支中的差分对的跨导，R1＝R2是负载电阻，是输出相位，并且amp(x)是输出电压的振幅。由此，相位内插器300的线性度可被定义为的线性度。MOS晶体管模型的跨导(gm(x))可如下推导：其中，I(x)是漏源电流，μn是电荷载流子有效迁移率，Cox是栅极氧化物层的电容，W是栅极宽度，L是栅极长度，Vgs是栅源偏置，并且Vth是阈值电压。为简化该推导，gm被归一化如下：gm1(0)＝1，gm1(1)＝0(4)gm2(0)＝0，gm2(1)＝1(5)该归一化不会影响输出传递函数由此，第一分支的跨导(gm1(x))和第二分支的跨导(gm2(x))如下：因此，电流编码(currentcoding)方案的输出相位传递函数如下：电流编码方案的该输出相位传递函数在图5中被解说为虚曲线。实线表示理想线性传递函数。然而，四个源节点S1到S4(图3中所示)处的电压波动显著影响输出相位(被指示为图5中的点)并使输出相位的线性度降级。相位输出(点)用输入参数的以下值来仿真：μnCox＝800μA/0.06V2，R1＝R2＝1400欧姆，I＝400μA，并且输入振幅100mV。根据图5中所示的图表，在不受源节点影响的情况下(虚曲线)最大DNL(等于1.57LSB)以约8.85度的相位误差发生在第一和最后步长处。然而，在受源节点影响的情况下，最大DNL(等于2.90LSB)以约16.5度的相位误差发生在最后步长处。因此，需要减小源节点(即，图3中的节点S1、S2、S3、S4)对输出相位的影响。图6是根据一个实施例的在使用电容性元件的电流编码方案中配置的相位内插器600的示意图。在图6所解说的实施例中，四个耦合电容器CCC1-2、CCC2-3、CCC3-4和CCC4-1用于连接差分对(M1到M8)的源节点S1到S4，以减小源节点处的电压波动(图5中所示)并由此减小输出相位线性度的降级。耦合电容器CCC1-2用于耦合第一和第二分支的源节点，耦合电容器CCC2-3用于耦合第二和第三分支的源节点，耦合电容器CCC3-4用于耦合第三和第四分支的源节点，并且耦合电容器CCC4-1用于耦合第四和第一分支的源节点。耦合电容器的值被选择成与差分晶体管对的栅源电容相当。在一个实施例中，每个耦合电容器的值被选择成彼此大约相等(即，CCC1-2≈CCC2-3≈CCC3-4≈CCC4-1)。此外，耦合电容器的值范围取决于CMOS技术，对于大于65-nmCMOS技术，该范围应当为约10到50毫微微法拉，这与正常旁路电容相比是非常小的。图7是根据一个实施例的在尺寸编码方案中配置的相位内插器700的示意图。在图7所解说的实施例中，相位内插器700包括两个负载电阻器R1和R2以及四个分支，类似于图3中所示出的电流编码方案中配置的相位内插器300。然而，不同于电流编码方案中配置的相位内插器300，尺寸编码方案中的尾电流(ISC)是固定的并且耦合到所有分支。此外，不同于电流编码方案中配置的相位内插器300，每个分支中的每个差分源耦晶体管对配置有使用一组n个开关来导通或关断的n个差分晶体管对。例如，图8是根据一个实施例的包括使用一组n个开关来导通或关断的n个差分晶体管对的一个分支的示意图。在图8所解说的实施例中，开关C1用于导通或关断第一差分晶体管对，开关C2用于导通或关断第二差分晶体管对，依此类推，直至开关Cn用于导通或关断第n差分晶体管对。由此，每个分支中的开关可由与图3中所解说的电流编码方案中的那些用于C1到Cn的温度计码相同的温度计码来控制。因此，经尺寸编码的相位内插器700通过控制导通或截止的差分晶体管对的数目(其确定每个分支中的差分对的尺寸)来选择输出相位(和电流)。由此，在所有分支中在任一时间导通的开关的总数等于单个分支中的开关的总数(n)。图9是根据一个实施例的图8中所解说的一个分支的示意布局。在图9所解说的实施例中，n个差分晶体管对配置有布局在基板上的栅极、源极和漏极端子。由此，每个差分对具有相同的尺寸。标记W和L分别表示栅极宽度和栅极长度。参照用于控制开关C1到Cn的温度计码，温度计码被配置成使得导通的差分对的数目保持恒定(n)，而不管尾电流如何被划分到不同的分支中。例如，如果第一分支710的所有差分对被导通，则输出相位是0度。如果第二分支720的所有差分对被导通，则输出相位是90度。如果期望在0到90度之间的输出相位，则第一分支710和第二分支720两者都将使特定数目的差分对被导通。在该情形中，第三分支730和第四分支740中没有差分对将被导通。一般而言，对于任何输出相位，两个毗邻分支(即，分支1和2、分支2和3、分支3和4、分支4和1)中的差分晶体管对被导通。第一和最后分支也被认为是毗邻的。在一个实施例中，两个毗邻分支被导通或关断的差分晶体管对的分布比率由变量x(其中0<x<1)来表示。例如，如果期望输出相位在0到90度之间，并且第二分支720中的导通差分对的数目是差分对总数的x倍(即，x*n)，则第一分支710中的导通差分对的数目等于(1-x)*n。因此，x可以直接使用温度计码来控制。对于尺寸编码方案，MOS晶体管模型的跨导(gm(x))可类似于电流编码方案来推导，但是对于尺寸编码方案，项W/L也是x的函数，如下：同样，gm被归一化如下：gm1(0)＝1，gm1(1)＝0(10)gm2(0)＝0，gm2(1)＝1(11)由此，对于尺寸编码方案，第一分支的跨导(gm1(x))和第二分支的跨导(gm2(x))如下推导：gm1(x)＝1-x(12)gm2(x)＝x(13)同样，端子OUTP处的输出电压可被表达如下：然而，变量gm1(x)和gm2(x)分别表示第一分支和第二分支中的差分晶体管对的总跨导。因此，尺寸编码(sizecoding)方案的输出相位传递函数如下：图10是标绘针对理想线性情形(实线)、电流编码方案(虚线)和尺寸编码方案(点划线)的输出相位的相位传递函数。根据图10中所示的标绘，对于电流编码模式，最大DNL(等于1.57LSB)以约9.50度的相位误差发生在第一和最后步长处，而对于尺寸编码模式，最大DNL(等于0.32LSB)以约4.10度的相位误差发生在第一和最后步长处。虽然尺寸编码改善了线性度，但是由于数学极限，其最小DNL不能小于0.32LSB。此外，电流编码方案和尺寸编码方案的输出相位具有相反的极性。因此，与电流编码方案或尺寸编码方案相位内插器中的任一者相比，以固定权重(K)来组合这两种方案导致组合相位内插器的较高线性度。图11是根据一个实施例的在将电流编码方案与尺寸编码方案进行组合的组合方案中配置的相位内插器1100的示意图。在图11所解说的实施例中，电流编码分支1110和尺寸编码分支1120在两个负载电阻器R1和R2处被相加。加权因子K表示两个分支相对于总尺寸和电流的比率。表示该比率的等式如下所示：ICC1＝ICC2＝ICC3＝ICC4＝K*ISC(17)该组合方案相位内插器的端子OUTP处的输出(OUT)电压可被表达如下：其中C是常数。因此，该组合(combine)方案的输出相位传递函数如下：图12是示出针对理想线性情形(实线)、电流编码方案(虚线)、尺寸编码方案(点划线)和组合方案(点线)的输出相位的标绘的相位传递函数。以K＝0.3作为最优权重比率来标绘组合方案。图13A是针对包括理想目标情形(实直线)、电流编码方案(虚线)、尺寸编码方案(实曲线)和组合方案(点线)的不同编码方案的相位误差的绝对值的标绘。在图13的标绘中，组合方法(点线)的最大相位误差为约1.0度，这比尺寸编码方案改善了约76％(尺寸编码方案具有约4.1度的最大相位误差)，并且比电流编码方案改善了约90％(电流编码方案具有约9.5度的最大相位误差)。图13B是随着因子K而变化的最大相位误差的标绘。在图13B所解说的标绘中，K＝0对应于尺寸编码配置，K->∞是电流编码配置，并且K＝0.3是最大相位误差在该值处为最低的最优点。表1解说了针对因子K的各种值的最大相位误差的值(以度计)。K最大相位误差(度)0.04.0750.12.7730.21.7590.31.0110.41.4750.51.9250.62.3480.72.7400.83.0990.93.4281.03.7294.07.22210.08.462100.09.364表1图14是根据另一实施例的在将使用电容性元件的电流编码方案与尺寸编码方案进行组合的组合方案中配置的相位内插器1400的示意图。在图14所解说的实施例中，电流编码分支1410包括四个耦合电容器CCC1-2、CCC2-3、CCC3-4和CCC4-1，这些耦合电容器用于连接差分对(M1到M8)中的源节点S1到S4，以减小源节点处的电压波动并由此减小输出相位线性度的降级。尺寸编码分支1420被配置为与图11中的尺寸编码分支1120相同。尽管上面描述了本发明的若干实施例，但本发明的许多变型是可能的。例如，虽然所解说的实施例描述了具有彼此异相90度的四个输入信号的相位内插器，但其他实施例是可能的。例如，相位内插器可以具有彼此异相45度的八个输入信号。此外，各个实施例的特征可在与以上描述的不同的组合中进行组合。此外，为了清除和简要描述起见，已简化了对系统和方法的许多描述。许多描述使用特定标准的术语和结构。然而，所公开的系统和方法更广泛地适用。本领域技术人员将领会，结合本文公开的实施例所描述各种解说性框和模块能以各种形式实现。一些框和模块已经在上文以其功能性的形式作了一般化描述。此类功能性如何被实现取决于加诸于整体系统上设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。另外，在一个模块、框或步骤内的功能的编群是为了便于描述。具体功能或步骤可以从一模块或框中移除而不会脱离本发明。结合本文所公开的实施例描述的各种解说性逻辑框、单元、步骤、组件以及模块可用设计成执行本文中描述的功能的处理器(诸如通用处理器)、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。此外，实现本文所描述的实施例和功能框以及模块的电路可以使用各种晶体管类型、逻辑族和设计方法来实现。提供前面对所公开的实施例的描述是为了使本领域任何技术人员皆能制作或使用本发明。对这些实施例的各种修改对本领域技术人员来说将是显而易见的，且本文所描述的一般原理可被应用于其它实施例而不背离本发明的精神或范围。因此，将理解本文给出的描述和附图表示本发明的当前优选实施例并且代表本发明所广泛地构想的主题。将进一步理解，本发明的范围完全涵盖可对本领域技术人员显而易见的其它实施例，并且本发明的范围相应地除了所附权利要求之外不受任何限制。当前第1页1 2 3