一种具有反馈实时自动纠错能力的数据锁存装置的制作方法

本发明属于航天器综合电子技术领域，尤其涉及一种具有反馈实时自动纠错能力的数据锁存装置。

背景技术：

数据锁存是数字电路设计中经常用到的一种电路，主要是对数字信号进行长时间的保存，用于作为用户的状态或者控制信号使用。为了增强数据锁存电路在使用过程中的可靠性，通常会采用三模冗余或者定时刷新的方式。三模冗余是将数据锁存电路进行同样的三份拷贝，然后通过三份同样的数据锁存电路进行三取二操作，将三取二后的数据作为最终的数据锁存信号输出，虽然三模冗余的设计方式在一定程度上增强了数据锁存的可靠性，但是在航天器这种长时间承受单粒子辐射的应用中，如果不能及时的将发生错误的数据锁存电路纠正过来，有可能会出现第二份锁存电路，甚至第三份锁存电路也出错的情况，从而最终导致三取二后的数据锁存信号也发生错误，尽管在三模冗余以及三取二电路设计中，也存在对发生错误的数据锁存电路进行回线的设计，但是如果回线电路在回写过程中收到单粒子辐射等干扰源的影响，导致回写数据错误，有可能出现不仅不能将错误的数据锁存器纠正，甚至会对正确的数据锁存器产生影响的局面，最终导致数据锁存器中的锁存数据发生错误。采用定时刷新的方式一般通过处理器或者控制器定时的对数据锁存电路定时重新写入的方式完成，虽然可以解决长时间锁存时错误得不到及时纠正的问题，但是也会给处理器或控制器带来一定的设计负担，浪费系统资源。

由上可以看出，采用三模冗余以及定时刷新的方式虽然能够在一定程度上缓解数据所存器发生数据锁存错误的现象，但是对于可靠性要求较高的场合，即使是短时间的数据锁存器发生锁存数据错误也是不可接收的，因此有必要设计一种可靠的，并且可以实时对数据锁存电路进行数据纠正的数据锁存装置。

技术实现要素：

本发明提供一种具有反馈实时自动纠错能力的数据锁存装置，解决了现有数据锁存电路在长时间进行数据锁存时锁存的数据发生翻转以及错误的问题，并且采用三模冗余以及反馈刷新的方式，可以对数据锁存电路中锁存数据发生错误时进行及时纠正，避免错误的累积，增强数据锁存电路锁存数据的可靠性。

一种具有反馈实时自动纠错能力的数据锁存装置，包括数据选择单元、3个自刷新纠错单元、3个数据锁存单元、三取二输出电路以及状态对比电路；

数据选择单元处理外部输入的控制信号和数据信号，同时接收状态对比电路输出的状态反馈信号以及三取二输出电路输出的锁存数据信号；数据选择单元根据状态反馈信号以及外部输入的控制信号生成刷新使能信号以及刷新数据信号；其中：

①如果控制信号有效，则选择外部输入的数据信号作为刷新数据信号，并

始终输出有效的刷新使能信号；

②如果控制信号无效而状态反馈信号有效，则选择数据锁存单元输出的锁

存数据信号作为刷新数据信号，并输出有效的刷新使能信号；

③如果控制信号与状态反馈信号均无效，则选择数据锁存单元输出的锁存

数据信号作为刷新数据信号，且不输出有效的刷新使能信号；

3个自刷新纠错单元对输入的刷新使能信号以及刷新数据信号进行逻辑运算后，输出锁存控制信号；

3个数据锁存单元与3个自刷新纠错单元一一对应，并接收锁存控制信号；同时在锁存控制信号的触发下，数据锁存单元对刷新数据信号进行缓存得到缓存数据信号；

三取二输出电路对3个数据锁存单元的缓存数据信号进行三取二操作，并将三取二后的锁存数据作为最终的锁存数据信号输出；

状态对比电路将3个数据锁存单元的缓存数据信号进行比对，如果任意1个数据锁存单元的缓存数据信号与其余2个数据锁存单元的缓存数据信号不一致，则输出有效的状态反馈信号。

数据选择单元包括数据选择电路以及刷新控制电路，其中：

数据选择电路由两个2输入与门、两个非门以及一个2输入或非门组成；其中一个与门接收锁存数据信号与控制信号，另一个与门接收外部输入的数据信号以及取反后的控制信号；或非门接收两个与门输出的信号得到刷新数据信号，同时刷新数据信号输入非门后得到取反后的刷新数据信号；进一步的：

①如果控制信号为高电平，通过与外部输入的数据信号相连的与门屏蔽外部输入的数据信号，并通过与锁存数据信号相连的与门和或非门输出锁存数据信号；

②如果控制信号为低电平，通过与锁存数据信号相连的与门屏蔽锁存数据信号，同时通过与外部输入的数据信号相连的与门以及或非门输出外部的数据信号；

最后将刷新数据信号与取反后的刷新数据信号两两为一组分别送入3个自刷新纠错单元中；

刷新控制电路由一个2输入与门以及一个非门组成；与门接收状态反馈信号与控制信号，与门输出的信号经非门取反后输出刷新使能信号。

每个自刷新纠错单元由两个2输入与门组成，其中一个与门接收外部输入的刷新使能信号与刷新数据信号，并输出锁存控制信号1；同时，另一个与门接收外部输入的刷新使能信号与取反后的刷新数据信号，输出锁存控制信号2；进一步地，数据锁存单元包括3个D触发器型的数据锁存器，数据锁存器的CLR端接收锁存控制信号1，数据锁存器的SET端接收锁存控制信号2。其中：

①如果外部输入的数据信号或者锁存数据信号为高电平，则数据锁存器向三取二输出电路以及状态对比电路输出的缓存数据信号为高电平；

②如果外部输入的数据信号或者锁存数据信号为低电平，则数据锁存器向三取二输出电路以及状态对比电路输出的缓存数据信号为低电平。

三取二输出电路由三个2输入与门以及一个3输入或门组成；其中，与门1接收数据锁存器1与数据锁存器2输出的缓存数据信号，与门2接收数据锁存器2与数据锁存器3输出的缓存数据信号，与门3接收数据锁存器1与数据锁存器3输出的缓存数据信号，使其相互两个之间进行与操作；再将3个与门输出的信号输入或门的3个输入端，则最终或门输出三取二操作后的锁存数据信号。

状态对比电路由三个2输入异或门和一个3输入或非门组成；其中，异或门1接收数据锁存器1与数据锁存器2输出的缓存数据信号，异或门2接收数据锁存器2与数据锁存器3输出的缓存数据信号，异或门3接收数据锁存器1与数据锁存器3输出的缓存数据信号，使其相互两个之间进行异或操作；再将3个异或门输出的信号输入或非门的3个输入端；如果任意1个数据锁存器的缓存数据信号与其余2个数据锁存器的缓存数据信号不一致，则或非门输出有效的状态反馈信号。

有益效果：

(1)本发明提供了一种三模冗余以及反馈刷新的方式进行的具有实时自动纠错能力的数据锁存装置，包括数据选择单元、自刷新纠错单元、数据锁存单元，提升了数据锁存电路设计的可靠性，保证了正确数据信号的输出；

(2)本发明的数据锁存装置可实时对数据锁存的状态进行检测，能够及时发现数据锁存电路中发生的错误，并将其作为反馈信号使能对数据的实时纠错刷新，避免了错误数据的累积；

(3)本发明的数据锁存装置对数据锁存器进行刷新纠错的电路采用了三模冗余设计方式，增强了刷新电路的可靠性，避免了在对数据进行刷新的过程中导致数据锁存错误；

(4)本发明的数据锁存装置，任何瞬态干扰的影响都不会对锁存数据的状态产生影响。

附图说明

图1为本发明的具有反馈实时自动纠错能力的数据锁存装置组成原理图。

图2为本发明的具有反馈实时自动纠错能力的数据锁存装置实施方式示意图。

具体实施方式

本发明提供了一种具有反馈实时自动纠错能力的数据锁存装置，该装置包含数据选择单元、自刷新纠错单元、数据锁存单元、状态对比电路以及三取二输出电路五部分，具体如图1所示。

如图2所示，数据选择单元由数据选择电路和刷新控制电路组成。数据选择电路由两个2输入与门、两个非门、一个2输入或非门组成，外部输入的控制信号作为数据选择的依据，当控制信号为高电平时，通过与外部输入的数据信号相连的与门屏蔽外部输入的数据信号，并将锁存数据信号通过与锁存数据信号相连的与门和或非门选择输出，当外部输入的控制信号为低电平时，通过与锁存数据信号相连的与门屏蔽锁存数据信号，同时通过与外部输入的数据信号相连的与门以及或非门选择将外部输入的数据信号输出。刷新控制电路由一个2输入与门以及一个非门组成，其中刷新使能信号为高电平有效，当外部输入的控制信号为低电平时，通过与门与非门将刷新使能信号置为有效，此时将数据选择电路选择出的外部输入数据信号作为刷新数据信号进行数据锁存单元的刷新，当外部输入的控制信号为高电平时，如果状态反馈信号为低电平，同样会将刷新使能信号置为有效，此时将数据选择电路选择出的锁存数据信号作为刷新数据信号对数据锁存单元进行刷新，如果状态反馈信号为高电平，则将刷新使能信号置为无效，不进行任何刷新操作。

如图2所示，自刷新纠错单元由三部分相同的电路组成，每部分电路由两个2输入与门组成，当输入的刷新使能信号有效时，则将数据选择单元选择出的刷新数据信号刷新入数据锁存单元，其中两个2输入与门的刷新数据信号互为取反信号，刷新使能信号与刷新数据信号连接的与门产生的锁存控制信号1连接数据锁存器的CLR端，刷新使能信号与取反后的刷新数据信号连接的与门产锁存控制信号2连接数据锁存器的SET端，如果外部输入的数据信号或者锁存数据信号为高电平，此时连接SET端的锁存控制信号为高电平，连接CLR端的锁存控制信号为低电平，此时数据锁存器锁存的数据状态为高电平；如果外部输入的数据信号或者锁存数据信号为低电平，此时连接SET端的锁存控制信号为低电平，连接CLR端的锁存控制信号为高电平，此时数据锁存器锁存的数据状态为低电平。

如图2所示，数据锁存单元具有数据锁存器。数据锁存器用于锁存数据信号，可由3个D触发器设计实现。三取二输出电路用于对3个数据锁存器锁存的缓存数据信号进行三取二操作，并将三取二后的锁存数据作为锁存数据信号输出；三取二输出电路由三个2输入与门以及一个3输入或门组成，首先对3个数据所存取锁存的数据信号相互两个之间进行与操作，再将与操作后的信号一同进行或操作，这样即可选择出3个数据锁存器中2个或3个数据信号一致的锁存数据作为输出的锁存数据信号。状态比对电路由三个2输入异或门和一个3输入或非门组成，首先将3个数据锁存器中锁存的数据信号相互两个之间进行异或操作，在将异或后的信号一同进行或非操作，如果任意两个D触发器之间锁存的缓存数据信号不一致，则与其相连的异或门输出为高电平，则或非门输出的状态反馈信号为低电平，从而使能刷新使能信号，达到实时对发生错误的数据锁存器进行数据刷新自动纠错的目的。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。