1.本发明涉及一种低资源消耗的多参数可配置Viterbi译码器，包括输入配置单元(1)、标准码计算单元(2)、分支度量计算单元(3)、网格运算单元(4)、状态度量存储比较单元(5)、幸存路径存储单元(6)和回溯单元(7)；
所述输入配置单元(1)用于将可变约束多项式、待译码数据标准化和产生控制网格运算单元(4)的控制信号；
所述标准码计算单元(2)用于生成状态码和计算对应于状态码的标准卷积码；
所述分支度量计算单元(3)包含多个对应于状态码的度量计算单元，用于计算对应于状态码的分支度量值；
所述网格运算单元(4)包含多个可配置蝶形运算单元，用于重构网格图和计算对应于状态码的状态度量值与幸存路径；
所述状态度量存储比较单元(5)用于存储状态度量值和计算回溯索引值；
所述幸存路径存储单元(6)用于存储网格运算单元(4)输出的幸存路径；
所述回溯单元(7)根据回溯索引值和幸存路径寻找译码比特信息，得到最终的译码序列。
2.根据权利要求书1所述的低资源消耗的多参数可配置Viterbi译码器，针对所述标准码计算单元(2)提出了一种递归复用的方法，其特征在于：采用位宽为八的四组状态码作为标准码元，计算标准码元的标准卷积码；依次翻转标准码元的高五位和最低位，生成约束长度为9的所有状态码；针对第一次翻转，将标准码元的标准卷积码与当前翻转位进行第一次迭代运算，得到对应于当前状态码的标准卷积码；在第一次翻转之后的每一次翻转，仅需将上一次翻转得到的标准卷积码与当前翻转位进行迭代运算，即可得到对应于当前状态码的标准卷积码。
3.根据权利要求书1所述的低资源消耗的多参数可配置Viterbi译码器，其特征在于：所述输入配置单元(1)支持可变码率和可变约束长度；当码率为1/r(r＝2或3)时，待译码数据输入的低r位和后r组可变约束多项式有效，其余位和其余组置“0”；当码率为1/4时，待译码数据输入的所有位和所有可变约束多项式输入均有效；当约束长度为k(3≤k≤9，k为整数)时，输入配置单元(1)根据约束长度产生一个位宽为9的控制信号，该控制信号的MSB(Most Significant Bit，最高有效位)到MSB-(k-1)位为“1”，MSB-k到LSB(Last Significant Bit，最低有效位)为“0”，用于控制网格运算单元(4)重构网格图的过程。
4.根据权利要求书1所述的低资源消耗的多参数可配置Viterbi译码器，其译码步骤为：输入配置单元(1)对待译码数据和可变约束多项式进行标准化处理，生成标准化码字信息和标准化多项式；标准码计算单元(2)生成状态码，并根据权利要求书2所述的一种递归复用的方法计算对应于状态码的标准卷积码；分支度量计算单元(3)计算标准化码字信息和标准卷积码之间的汉明距离，输出对应于状态码的分支度量值；网格运算单元(4)采用状态码作为节点重构网格图，将分支度量值进行迭代运算，得到状态码的状态度量值，并将对应于状态码的原状态码的MSB作为幸存路径输出到幸存路径存储单元(6)；状态度量存储比较单元(5)存储并比较所有状态码的状态度量值，将最小状态度量值对应的状态码作为回溯索引值输出；回溯单元(7)根据回溯索引值和幸存路径寻找译码比特信息，重建译码序列。