基于FPGA的可重置的数字成形及上变频装置的制作方法

本发明涉及数字信息处理技术领域，是基于FPGA的可重置的数字成形及上变频装置，它特别适用于不同的载波速率、各种变频频率的数字处理，此技术可以优化传输速率及提高传输效率。

背景技术：

传统的数字成形及上变频装置根据应用进行具体设计，每次新的应用都要重新进行成形滤波器设计，重新选择上变频频点，降低了工作效率，增加了出现错误地概率。

技术实现要素：

本发明的目的在于避免上述背景技术中的不足之处而提供基于FPGA的可重置的数字成形及上变频装置。本发明具有成形载波速率多、频点变化灵活、资源利用率高和可移植性好等优点。特别适用于星间或星地自适应通信数据处理。

本发明的目的是这样实现的：

基于FPGA的可重置的数字成形及上变频装置，包括成形系数控制模块1、系数存储模块2、成形控制模块3、频率存储模块5和上变频控制模块6，其特征在于：还包括成形处理模块4和上变频模块7；

所述的成形系数控制模块1接收成形系数信号，并将成形系数信号写入系数存储模块2中；成形控制模块3将接收的成形控制信号进行解析，得到成形系数控制信息和成形处理控制信息，将成形系数控制信息输出至系数存储模块2用于控制成形系数的输出，将成形处理控制信息输出至成形处理模块4；成形处理模块4根据系数存储模块2送来的成形系数数据和成形控制模块3送来的成形处理控制信息对数据信号进行成形滤波，并将成形滤波之后的数据送给上变频模块7；频率存储模块5接收频率设置信号，根据频率设置信号的信息计算出相应的频率并生成载波数据，频率存储模块将载波数据送给上变频模块7；上变频控制模块6接收变频控制信号，解析出变频控制信息，将变频控制信息送给上变频模块7；上变频模块7接收频率存储模块5送来的载波数据、成形处理模块4送来的成形滤波数据和上变频控制模块6送来的变频控制信息，根据变频控制信息和载波数据对成形滤波数据进行上变频处理，将上变频后数据输出。

其中，所述的成形处理模块4由系数映射模块4-1、成形运算控制模块4-2、运算模块4-3、量化控制模块4-4和数据输出模块4-5组成；

所述系数映射模块4-1接收系数存储模块2送来的成形系数数据，并在成形运算控制模块4-2输出的系数映射控制信息的控制下将成形系数数据送给运算模块4-3；成形运算控制模块4-2接收成形控制模块3送来的成形处理控制信息，生成系数映射控制信息和运算控制信息，将系数映射控制信息送给系数映射模块4-1，将运算控制信息送给运算模块4-3；运算模块4-3接收数据信号、成形系数数据和成形运算控制模块4-2送来的成形处理控制信息，运算模块4-3在成形处理控制信息的控制下对数据信号和成形系数数据进行滤波处理，运算模块4-3将滤波后数据送给量化控制模块4-4；量化控制模块4-4接收成形控制模块3送来成形处理控制信息和运算模块4-3送来的滤波后数据，在成形处理控制信息的作用下对滤波后数据进行量化处理，并将量化后数据送给数据输出模块4-5；数据输出模块4-5接收并存储量化后数据，随后将数据输出送给上变频模块7。

其中，所述的上变频模块7由变频处理模块7-1、截位控制模块7-2和变频输出模块7-3组成；

所述变频处理模块7-1根据频率存储模块5输出的载波数据和上变频控制模块6输出的变频控制信息对成形处理模块4输出的成形滤波数据进行变频处理，输出变频数据送给截位控制模块7-2；截位控制模块7-2接收变频处理模块7-1送来的变频数据，对变频数据进行截位处理，输出截位处理后数据送给变频输出模块7-3；变频输出模块7-3接收截位处理后数据，对其进行缓存后输出。

本发明相比背景技术具有如下优点：

1、本发明能够完成0.2～1.0各种成形系数的设置，可设置4倍、8倍、16倍等多种成形倍数；

2、本发明能够完成40～100MHz各种上变频频率的设置；

3、本发明能够完成成形滤波后的数据量化位数设置，可完成上变频后数据量化位数设置，节省资源；

4.本发明的组成部件采用大规模现场可编程器件制作，具有线路简单、体积小、成本低廉、性能稳定可靠等优点，在工程中使用性强。

附图说明

图1是本发明基于FPGA的可重置的数字成形及上变频装置实施例电原理图；

图2是本发明成形处理模块实施例电原理图；

图3是本发明上变频模块实施例电原理图。

具体实施方式

参照图1，本发明基于FPGA的可重置的数字成形及上变频装置，包括成形系数控制模块1、系数存储模块2、成形控制模块3、成形处理模块4、频率存储模块5、上变频控制模块6和上变频模块7；图1是本发明基于FPGA的可重置的数字成形及上变频装置得实施例电原理图，实施例按照图1连接线路。

所述基于FPGA的可重置的数字成形及上变频装置的成形系数控制模块1的作用是接收成形系数信号；系数存储模块2的作用是对成形系数进行存储；成形控制模块3的作用是接收成形控制信号，控制系数存储模块2和成形处理模块4，完成0.2～1.0各种成形系数的设置；成形处理模块4的作用是完成对数据信号的成形滤波处理，完成4倍、8倍、16倍等多种倍数的成形；频率存储模块5的作用是接收频率设置信号，生成载波数据；上变频控制模块6的作用是接收变频控制信号，完成对上变频模块7的控制，完成40～100MHz各种上变频频率的控制；上变频模块7的作用是完成对成形后数据的上变频处理。

所述的成形处理模块4由系数映射模块4-1、成形运算控制模块4-2、运算模块4-3、量化控制模块4-4和数据输出模块4-5组成。实施例按照图2连接线路。其中系数映射模块4-1的作用是接收系数存储模块2送来的成形系数数据；成形运算控制模块4-2的作用是接收成形控制模块3送来的成形处理控制信息，生成两种控制信号，分别送给系数映射模块4-1和运算模块4-3；运算模块4-3的作用是接收数据信号、系数映射模块4-1送来的成形系数数据和成形运算控制模块4-2送来的成形处理控制信息，在成形处理控制信息的控制下对数据信号进行成形滤波运算；量化控制模块4-4的作用是接收运算模块4-3送来的成形滤波后数据和成形控制模块3送来的成形处理控制信息，根据成形处理控制信息的控制对成形滤波后数据进行量化优化处理；数据输出模块4-5的作用是接收量化后数据，对其进行缓存后输出送给上变频模块7。

所述的上变频模块7由变频处理模块7-1、截位控制模块7-2和变频输出模块7-3组成。实施例按照图3连接线路。其中变频处理模块7-1的作用是接收成形处理模块4输出的成形滤波数据、频率存储模块5输出的载波数据和上变频控制模块6输出的变频控制信息，完成对成形滤波数据的变频处理；截位控制模块7-2的作用是接收变频处理模块7-1送来的变频数据，对变频数据进行截位处理；变频输出模块7-3的作用是接收截位处理后数据，对其进行缓存后输出。

实施例中的各功能模块均可在一片Xi l inx原厂生产的FPGA系列产品XC4VSX55型号上实现。

本发明简要工作原理如下：

基于FPGA的可重置的数字成形及上变频装置的成形系数控制模块1接收成形系数信号，并将成形系数信号写入系数存储模块2中；系数存储模块2对成形系数进行储存；成形控制模块3将接收的成形控制信号进行解析，得到成形系数控制信息和成形处理控制信息，将成形系数控制信息输出至系数存储模块2用于控制成形系数的输出，将成形处理控制信息输出至成形处理模块4；成形处理模块4根据系数存储模块2送来的成形系数数据和成形控制模块3送来的成形处理控制信息对数据信号进行成形滤波，并将成形滤波之后的数据送给上变频模块7；频率存储模块5接收频率设置信号，根据频率设置信号的信息计算出相应的频率并生成载波数据，频率存储模块将载波数据送给上变频模块7；上变频控制模块6接收变频控制信号，解析出变频控制信息，将变频控制信息送给上变频模块7；上变频模块7接收频率存储模块5送来的载波数据、成形处理模块4送来的成形滤波数据和上变频控制模块6送来的变频控制信息，根据变频控制信息和载波数据对成形滤波数据进行上变频处理，将上变频后数据输出。