技术总结
一种用于高速维特比解码的比选状态度量值的系统和方法。在加比选(ACS)单元中，通过对比较器决策信号执行布尔操作来产生选择控制信号，并且其用于控制多工器结构。比较器决策信号可以由比较器阵列比较所有可能的状态度量值集合对来并行生成。布尔操作是通过布尔代数预定义的，布尔代数使用决策信号作为变量，并且服从选择标准所施加的限制，例如，选择状态度量值集合的最小值或最大值。布尔操作是由使用基本逻辑门(例如AND，OR或NOT)实现的逻辑模块执行的。结果是，接收输入值集合的多工器结构能够响应于选择控制信号而输出最优值。
技术研发人员：Y·阿藏科;B·蔡德尔
受保护的技术使用者：MACOM连接解决有限公司
技术研发日：2016.12.07
技术公布日：2018.10.23