具有改善的谐波抑制特性的天线开关电路的制作方法

本申请要求分别于2016年10月5日和2016年12月5日提交到韩国知识产权局的第10-2016-0128179号和第10-2016-0164427号韩国专利申请的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。

以下描述涉及一种使用基体(body)控制改善谐波抑制特性的天线开关电路。

背景技术：

通常，由于载波聚合(ca)被广泛地部署在无线通信系统中，因此正在对无线通信系统中使用的双工器的谐波衰减性能做出改善。具体地，在600mhz至1000mhz的低频带中使用的5、8、12、13、20、26和28频段中的第2或第3谐波的衰减特性被认为是重要的。

现有技术中在天线开关模块(asm)中提供谐波衰减特性的一个方法是将谐波抑制功能添加到连接至天线开关电路的后端的双工器。在这种情况下，由于双工器的隔离性能需要高的性能规格，因此会难以在满足隔离性能的要求的同时达到期望的谐波衰减性能。

此外，带阻谐振电路能够被添加到双工器传输(tx)匹配路径，以改善双工器中的谐波衰减。在这种情况下，并联连接谐振电路或串联连接分路谐振电路能够被用作谐振电路。这些谐振电路中的每个包括电感器和电容器，从而两个或更多个谐振电路是必要的。因此，需要附加空间并且增大了制造成本。

现有技术中在asm中提供谐波衰减特性的另一方法是将具有谐波衰减功能的诸如低通滤波器的电路添加到asm的前端。在这种情况下，由于在谐波衰减功能不是必要的频段中发生衰减，因此会发生诸如插入损耗的劣化。

技术实现要素：

提供本发明内容以按照简化的形式对所选择的构思进行介绍，并在具体实施方式中进一步描述所述构思。本发明内容既不意在限定所要求保护的主题的主要特征或必要特征，也不意在帮助确定所要求保护的主题的范围。

在一个总体方面中，一种天线开关电路包括：第一开关电路，连接于用于信号发送和接收的第一信号端口和天线端口之间，并且被配置为通过第一栅极信号操作；及第二开关电路，连接于用于信号发送和接收的第二信号端口和所述天线端口之间，并且被配置为通过第二栅极信号操作。所述第一开关电路和所述第二开关电路中的任意一者或两者包括：第一晶体管和第二晶体管，串联连接于所述第一信号端口和所述第二信号端口之间；第一分压电路，包括串联连接在所述第一晶体管的源极和所述第一晶体管的漏极之间的第一电阻器和第二电阻器；及第一可变电容器电路，连接于所述第一分压电路和所述第一晶体管的基体之间，并且具有根据在所述第一可变电容器电路的相对端上的电压而变化的电容。

所述第一开关电路和所述第二开关电路中的所述任意一者或两者还可包括：第二分压电路，包括串联连接于所述第二晶体管的源极和所述第二晶体管的漏极之间的第三电阻器和第四电阻器；及第二可变电容器电路，连接于所述第二分压电路和所述第二晶体管的基体之间，并且具有根据在所述第二可变电容器电路的相对端上的电压而变化的电容。

所述第一可变电容器电路可包括连接于位于所述第一电阻器和所述第二电阻器之间的第一连接节点和所述第一晶体管的基体节点之间的第一可变电容器。所述第一可变电容器可具有根据在所述第一连接节点和所述第一晶体管的所述基体节点之间的电压的大小而变化的电容。

所述第一可变电容器可包括变容二极管。

所述第一可变电容器电路可包括：第一可变电容器，连接于位于所述第一电阻器和所述第二电阻器之间的第一连接节点和所述第一晶体管的基体节点之间；及第二可变电容器，连接于所述第二电阻器的与所述第一连接节点相对的端和所述第一晶体管的所述基体节点之间。所述第一可变电容器可具有根据在所述第一连接节点和所述第一晶体管的所述基体节点之间的电压的大小而变化的电容。所述第二可变电容器可具有根据在所述第二电阻器的所述端和所述第一晶体管的所述基体节点之间的电压的大小而变化的电容。

所述第二可变电容器电路可包括连接于位于所述第三电阻器和所述第四电阻器之间的第三连接节点与所述第二晶体管的基体节点之间的第一可变电容器。所述第一可变电容器可具有根据在所述第三连接节点和所述第二晶体管的所述基体节点之间的电压的大小而变化的电容。

所述第二可变电容器电路可包括：第一可变电容器，连接于位于所述第三电阻器和所述第四电阻器之间的第三连接节点与所述第二晶体管的基体节点之间；及第二可变电容器，连接于所述第四电阻器的与所述第三连接节点相对的端和所述第二晶体管的所述基体节点之间。所述第一可变电容器可具有根据在所述第三连接节点和所述第二晶体管的所述基体节点之间的电压的大小而变化的电容。所述第二可变电容器可具有根据在所述第四电阻器的所述端和所述第二晶体管的所述基体节点之间的电压的大小而变化的电容。

所述第二电阻器可连接至所述第一晶体管和所述第二晶体管的连接节点，并且可具有小于所述第一电阻器的电阻值的电阻值。所述第三电阻器可连接至所述第一晶体管和所述第二晶体管的所述连接节点，并且可具有小于所述第四电阻器的电阻值的电阻值。

所述第二电阻器可连接至所述第一晶体管和所述第二晶体管的连接节点，并且可具有大于所述第一电阻器的电阻值的电阻值。所述第三电阻器可连接至所述第一晶体管和所述第二晶体管的所述连接节点，并且可具有大于所述第四电阻器的电阻值的电阻值。

在另一总体方面，一种天线开关电路包括：第一开关电路，连接于用于信号发送和接收的第一信号端口与天线端口之间，并且被配置为通过第一栅极信号操作；第二开关电路，连接于用于信号发送和接收的第二信号端口和所述天线端口之间，并且被配置为通过第二栅极信号操作；第一并联电路，串联连接于所述第一信号端口和第一接地端口之间，并且被配置为与所述第一开关电路一起通过第三栅极信号进行开关；及第二并联电路，串联连接于所述第二信号端口和第二接地端口之间，并且被配置为与所述第二开关电路一起通过第四栅极信号进行开关。所述第一开关电路、所述第二开关电路、所述第一并联电路和所述第二并联电路中的任意一个或者任意两个或更多个的任意组合包括：第一晶体管和第二晶体管，串联连接于所述第一信号端口和所述第二信号端口之间；第一分压电路，包括串联连接于所述第一晶体管的源极和所述第一晶体管的漏极之间的第一电阻器和第二电阻器；及第一可变电容器电路，连接于所述第一分压电路和所述第一晶体管的基体之间，并且具有根据在所述第一可变电容器电路的相对端上的电压而变化的电容。

所述第一开关电路、所述第二开关电路、所述第一并联电路和所述第二并联电路中的任意一个或者任意两个或更多个的任意组合可包括：第二分压电路，包括串联连接于所述第二晶体管的源极和所述第二晶体管的漏极之间的第三电阻器和第四电阻器；及第二可变电容器电路，连接于所述第二分压电路和所述第二晶体管的基体之间，并且具有根据在所述第二可变电容器电路的相对端上的电压而变化的电容。

所述第一可变电容器电路可包括连接于位于所述第一电阻器和所述第二电阻器之间的第一连接节点与所述第一晶体管的基体节点之间的第一可变电容器。所述第一可变电容器可具有根据在所述第一连接节点和所述第一晶体管的所述基体节点之间的电压的大小而变化的电容。

所述第一可变电容器可包括变容二极管。

所述第一可变电容器电路可包括：第一可变电容器，连接于位于所述第一电阻器和所述第二电阻器之间的第一连接节点和所述第一晶体管的基体节点之间；及第二可变电容器，连接于第二电阻器的与所述第一连接节点相对的端和所述第一晶体管的所述基体节点之间。所述第一可变电容器可具有根据在所述第一连接节点和所述第一晶体管的所述基体节点之间的电压的大小而变化的电容。所述第二可变电容器可具有根据在所述第二电阻器的所述端和所述第一晶体管的所述基体节点之间的电压的大小而变化的电容。

所述第二可变电容器电路可包括连接于位于所述第三电阻器和所述第四电阻器之间的第三连接节点与所述第二晶体管的基体节点之间的第一可变电容器。所述第一可变电容器可具有根据在所述第三连接节点和所述第二晶体管的所述基体节点之间的电压的大小而变化的电容。

所述第二可变电容器电路可包括：第一可变电容器，连接于位于所述第三电阻器和所述第四电阻器之间的第三连接节点与所述第二晶体管的基体节点之间；及第二可变电容器，连接于所述第四电阻器的与所述第三连接节点相对的端和所述第二晶体管的所述基体节点之间。所述第一可变电容器可具有根据在所述第三连接节点和所述第二晶体管的所述基体节点之间的电压的大小而变化的电容。所述第二可变电容器可具有根据在所述第四电阻器的所述端和所述第二晶体管的所述基体节点之间的电压的大小而变化的电容。

所述第二电阻器可连接至所述第一晶体管和所述第二晶体管的连接节点，并且可具有小于所述第一电阻器的电阻值的电阻值。所述第三电阻器可连接至所述第一晶体管和所述第二晶体管的所述连接节点，并且可具有小于所述第四电阻器的电阻值的电阻值。

所述第二电阻器可连接至所述第一晶体管和所述第二晶体管的连接节点，并且可具有大于所述第一电阻器的电阻值的电阻值。所述第三电阻器可连接至所述第一晶体管和所述第二晶体管的所述连接节点，并且可具有大于所述第四电阻器的电阻值的电阻值。

通过以下具体实施方式、附图和权利要求，其他特征和方面将是显而易见的。

附图说明

图1是根据实施例的天线开关电路的电路图。

图2是根据另一实施例的天线开关电路的电路图。

图3是根据实施例的第一开关电路的电路图。

图4是根据另一实施例的第一开关电路的电路图。

图5是根据实施例的第一分压电路和第二分压电路的电阻值的大小的电路图。

图6是根据另一实施例的第一分压电路和第二分压电路的电阻值的大小的电路图。

图7是根据实施例的天线开关电路的天线端口的处于断开状态的晶体管的漏电电流的电平的曲线图。

图8是示出根据实施例的天线开关电路(sp4t)的谐波性能的曲线图。

图9a是根据实施例的处于断开状态的传输晶体管的栅极的漏电电流的电平的曲线图。图9b是根据实施例的处于接通状态的传输晶体管的栅极的漏电电流的电平的曲线图。

图10是示出根据实施例的根据包括图4的第一开关电路的天线开关电路的电压偏差的谐波抑制特性的曲线图。

图11a和图11b是示出根据实施例的与包括图4的第一开关电路的天线开关电路的谐波抑制特性相关的电压偏差的曲线图。

图12是根据实施例的当天线开关电路包括第一可变电容器元件和第二可变电容器元件时的谐波抑制特性的曲线图。

图13a是根据实施例的天线开关电路中的处于断开状态的传输晶体管的栅极的漏电电流的电平的曲线图。图13b是根据实施例的天线开关电路中的处于断开状态的一个沟道中的漏电电流(在天线侧)的电平的曲线图。

图14a是根据实施例的天线开关电路中处于断开状态的整个沟道中的漏电电流(在ant侧)的电平的曲线图。图14b是根据实施例的天线开关电路中处于接通状态的传输晶体管的栅极的漏电电流的电平的曲线图。

图15是根据实施例的第一可变电容器元件(例如，变容二极管)的相对端上的电压的电平的曲线图。

图16是根据实施例的根据第一可变电容器元件(例如，变容二极管)的相对端上的电压的可变电容的电平的曲线图。

在所有的附图和具体实施方式中，相同的标号指示相同的元件。附图可不按照比例绘制，为了清楚、说明及便利起见，可夸大附图中的元件的相对尺寸、比例和描绘。

具体实施方式

提供以下具体实施方式以帮助读者获得对这里所描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容后，这里所描述的方法、设备和/或系统的各种变换、修改及等同物将是显而易见的。例如，这里所描述的操作顺序仅仅是示例，其并不局限于这里所阐述的顺序，而是除了必须以特定顺序发生的操作之外，在理解本申请的公开内容后可做出将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略本领域公知的特征的描述。

这里所描述的特征可以以不同的形式实施，并且将不被解释为局限于这里所描述的示例。更确切的说，已经提供这里所描述的示例仅仅为示出在理解本申请的公开内容后将是显而易见的实施这里所描述的方法、设备和/或系统的很多可行的方式中的一些方式。

如这里所使用的，术语“和/或”包括相关所列项中的任意一个以及任意两个或更多个的任意组合。

尽管可在这里使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语的限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因而，在不脱离示例的教导的情况下，这里所描述的示例中所称的第一构件、组件、区域、层或部分也可以被称为第二构件、组件、区域、层或部分。

这里使用的术语仅用于描述各种示例且不用于限制本公开。除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。术语“包含”、“包括”和“具有”列举存在所陈述的特征、数字、操作、构件、元件和/或它们的组合，但是不排除存在或添加一个或更多个其他特征、数字、操作、构件、元件和/或它们的组合。

这里所描述的示例的特征可以以在理解本申请的公开内容后将是显而易见的各种方式组合。此外，尽管这里所描述的示例具有各种配置，但是在理解本申请的公开内容后将是显而易见的其他配置是可能的。

接下来，将参照附图更详细地描述示例。

图1是根据实施例的天线开关电路10的电路图。参照图1，天线开关电路10包括第一开关电路100和第二开关电路200。

第一开关电路100连接于用于信号发送和接收的第一信号端口p1和天线端口pant之间。第一开关电路100通过第一栅极信号vg1操作。

第二开关电路200连接于用于信号发送和接收的第二信号端口p2和天线端口pant之间。第二开关电路200通过第二栅极信号vg2操作。

第一开关电路100和第二开关电路200中的任意一者或两者包括第一晶体管m1和第二晶体管m2、第一分压电路110和第一可变电容器电路130。

另外，第一开关电路100和第二开关电路200中的一者或两者包括第二分压电路120和第二可变电容器电路140。

第一晶体管m1和第二晶体管m2串联连接于第一信号端口p1和第二信号端口p2之间。

例如，当第一晶体管m1和第二晶体管m2包括在第一开关电路100中时，第一晶体管m1和第二晶体管m2串联连接于第一信号端口p1和天线端口pant之间。在示例中，用于开关操作的第一栅极信号vg1和第一基体电压vb1被提供至第一晶体管m1和第二晶体管m2中的每个的栅极和基体。

例如，当第一晶体管m1和第二晶体管m2包括在第二开关电路200中时，第一晶体管m1和第二晶体管m2串联连接于第二信号端口p2和天线端口pant之间。在示例中，用于开关操作的第二栅极信号vg2和第二基体电压vb2被提供至第一晶体管m1和第二晶体管m2中的每个的栅极和基体。

第一分压电路110包括串联连接于第一晶体管m1的源极和漏极之间的第一电阻器r11和第二电阻器r12。

第一可变电容器电路130连接于第一分压电路110和第一晶体管m1的基体之间，并且具有根据在第一可变电容器电路130的相对端上的电压而变化的电容。

第二分压电路120包括串联连接于第二晶体管m2的源极和漏极之间的第三电阻器r21和第四电阻器r22。

第二可变电容器电路140连接于第二分压电路120和第二晶体管m2的基体之间，并且具有根据在第二可变电容器电路140的相对端上的电压而变化的电容。

图2是根据示例的天线开关电路20的另一示例的电路图。

参照图2，天线开关电路20包括第一开关电路100、第二开关电路200、第一并联电路300和第二并联电路400。

第一开关电路100连接于用于信号发送和接收的第一信号端口p1和天线端口pant之间。第一开关电路100通过第一栅极信号vg1操作。

第二开关电路200连接于用于信号发送和接收的第二信号端口p2和天线端口pant之间。第二开关电路200通过第二栅极信号vg2操作。

第一并联电路300连接于第一信号端口p1和第一接地端口pg1之间并且通过第三栅极信号vg3与第一开关电路100呈互补关系(例如，一起)地开关。

第二并联电路400连接于第二信号端口p2和第二接地端口pg2之间并且通过第四栅极信号vg4与第二开关电路200呈互补关系(例如，一起)地开关。

第一开关电路100、第二开关电路200、第一并联电路300和第二并联电路400中的任意一个或者任意两个或更多个的任意组合包括第一晶体管m1和第二晶体管m2、第一分压电路110和第一可变电容器电路130。

另外，第一开关电路100、第二开关电路200、第一并联电路300和第二并联电路400中的一个或者任意两个或更多个的组合包括第二分压电路120和第二可变电容器电路140。

第一晶体管m1和第二晶体管m2串联连接于第一信号端口p1和第二信号端口p2之间。

例如，当第一晶体管m1和第二晶体管m2被包括在第一开关电路100中时，第一晶体管m1和第二晶体管m2串联连接于第一信号端口p1和天线端口pant之间。在示例中，用于开关操作的第一栅极信号vg1和第一基体电压vb1被提供至第一晶体管m1和第二晶体管m2中的每个的栅极和基体。

例如，当第一晶体管m1和第二晶体管m2被包括在第二开关电路200中时，第一晶体管m1和第二晶体管m2串联连接于第二信号端口p2和天线端口pant之间。在示例中，用于开关操作的第二栅极信号vg2和第二基体电压vb2被提供至第一晶体管m1和第二晶体管m2中的每个的栅极和基体。

例如，当第一晶体管m1和第二晶体管m2被包括在第一并联电路300中时，第一晶体管m1和第二晶体管m2串联连接于第一信号端口p1和第一接地端口pg1之间。在示例中，用于开关操作的第三栅极信号vg3和第三基体电压vb3被提供至第一晶体管m1和第二晶体管m2中的每个的栅极和基体。

例如，当第一晶体管m1和第二晶体管m2被包括在第二并联电路400中时，第一晶体管m1和第二晶体管m2串联连接于第二信号端口p2和第二接地端口pg2之间。在示例中，用于开关操作的第四栅极信号vg4和第四基体电压vb4被提供至第一晶体管m1和第二晶体管m2中的每个的栅极和基体。

第一分压电路110包括串联连接于第一晶体管m1的源极和漏极之间的第一电阻器r11和第二电阻器r12。

第一可变电容器电路130连接于第一分压电路110和第一晶体管m1的基体之间，并且具有根据第一可变电容器电路130的相对端上的电压而变化的电容。

第二分压电路120包括串联连接于第二晶体管m2的源极和漏极之间的第三电阻器r21和第四电阻器r22。

第二可变电容器电路140连接于第二分压电路120和第二晶体管m2的基体之间，并且具有根据第二可变电容器电路140的相对端上的电压而变化的电容。

在下文中，将参照图1至图4省略多余描述，因此也可省略相同标号的描述。另外，由于第一开关电路100、第二开关电路200、第一并联电路300和第二并联电路400在它们的操作原理方面类似，因此，将根据第一开关电路100和100a的描述也适用于第二开关电路200、第一并联电路300和第二并联电路400的理解来描述根据另一实施例的第一开关电路100和第一开关电路100a。

图3是根据实施例的第一开关电路100的电路图。

参照图3，第一可变电容器电路130包括第一可变电容器或第一可变电容器元件cb11。

第一可变电容器元件cb11连接于位于第一电阻器r11和第二电阻器r12之间的第一连接节点n1和第一晶体管m1的基体节点nb之间。在示例中，第一可变电容器元件cb11具有根据第一连接节点n1和基体节点nb之间的电压的大小而变化的电容。

另外，第二可变电容器电路140包括第一可变电容器或第一可变电容器元件cb21。

第一可变电容器元件cb21连接于位于第三电阻器r21和第四电阻器r22之间的第三连接节点n3和第二晶体管m2的基体节点nb之间。在示例中，第一可变电容器元件cb21具有根据第三连接节点n3和第二晶体管m2的基体节点nb之间的电压的大小而变化的电容。

图4是根据另一实施例的第一开关电路100a的电路图。

参照图4，第一开关电路100a的第一可变电容器电路130包括第一可变电容器元件cb11和第二可变电容器或第二可变电容器元件cb12。

第一可变电容器元件cb11连接于位于第一电阻器r11和第二电阻器r12之间的第一连接节点n1与第一晶体管m1的基体节点nb之间。第二可变电容器元件cb12连接于第二电阻器r12的与第一连接节点n1相对的端与第一晶体管m1的基体节点nb之间。

在示例中，第一可变电容器元件cb11具有根据第一连接节点n1和第一晶体管m1的基体节点nb之间的电压的大小而变化的电容，并且第二可变电容器元件cb12具有根据第二电阻器r12的所述端与第一晶体管m1的基体节点nb之间的电压的大小而变化的电容。

另外，第二可变电容器电路140包括第一可变电容器元件cb21和第二可变电容器或第二可变电容器元件cb22。

第一可变电容器元件cb21连接于位于第三电阻器r21和第四电阻器r22之间的第三连接节点n3与第二晶体管m2的基体节点nb之间。第二可变电容器元件cb22连接于第四电阻器r22的与第三连接节点n3相对的端与第二晶体管m2的基体节点nb之间。

在示例中，第一可变电容器元件cb21具有根据第三连接节点n3和第二晶体管m2的基体节点nb之间的电压的大小而变化的电容，并且第二可变电容器元件cb22具有根据第四电阻器r22的所述端与第二晶体管m2的基体节点nb之间的电压的大小而变化的电容。

如图1至图4所示，第一可变电容器元件cb11和cb21以及第二可变电容器元件cb12和cb22中的每个可以是具有根据在其相对端上的电压的大小而变化的电容的元件或电路。

例如，第一可变电容器元件cb11和cb21以及第二可变电容器元件cb12和cb22包括变容二极管，也即，可变电容元件。只要电容根据电压而变化，也可使用公知的可变电容器元件或电路。

图5是根据实施例的第一分压电路110和第二分压电路120的电阻值的大小的电路图。

参照图5，当连接至第一晶体管m1和第二晶体管m2的连接节点的第二电阻器r12被设定为具有小于第一电阻器r11的电阻值的电阻值时，连接至第一晶体管m1和第二晶体管m2的连接节点的第三电阻器r21被设定为具有小于第四电阻器r22的电阻值的电阻值。

图6是根据另一实施例的第一分压电路110和第二分压电路120的电阻值的大小的电路图。

参照图6，当连接至第一晶体管m1和第二晶体管m2的连接节点的第二电阻器r12被设定为具有大于第一电阻器r11的电阻值的电阻值时，连接至第一晶体管m1和第二晶体管m2的连接节点的第三电阻器r21被设定为具有大于第四电阻器r22的电阻值的电阻值。

图7是根据示例的天线开关电路的天线端口的处于断开状态的晶体管的漏电电流的电平的曲线图。

如图7所示，g11指示根据现有技术的天线端口的处于断开状态的晶体管的漏电电流的电平，g21指示这里所公开的天线开关电路10/20的天线端口的处于断开状态的晶体管的漏电电流的电平。

参照如图7所示的曲线g11和g21，这里公开的天线开关电路10/20减小了开关电路(例如，第一开关电路或第二开关电路)的从天线端口pant观察处于断开状态的晶体管的漏电电流的电平。

天线开关电路10/20在没有增大尺寸和/或堆叠(stack)的情况下通过控制晶体管的基体来抑制谐波分量。例如，晶体管的基体的控制使用rc电路来抑制谐波分量，rc电路包括在具有低通滤波器特性的第一分压电路中包括的电阻器和第一可变电容器电路的电容器。

另外，由于处于断开状态下的传输晶体管的截止上限值减小，因此天线开关电路减小了处于断开状态下的传输晶体管的漏电电流的电平，从而增大谐波特性。

图8是示出根据实施例的天线开关电路10/20(sp4t)的谐波性能的曲线图。

参照图8，g11、g12和g13指示根据现有技术的输入信号的基波、二次谐波和三次谐波中的每个的功率电平(即，水平轴表示输入功率电平(dbm)并且竖直轴表示输出功率电平(dbm))，g21、g22和g23指示输入到根据实施例的天线开关电路10/20的输入信号的基波、二次谐波和三次谐波中的每个的功率电平(即，水平轴表示输入功率电平(dbm)并且竖直轴表示输出功率电平(dbm))。

参照图8所示的曲线g11和g21，输入信号的基波的功率电平类似。然而，参照如图8所示的g12和g22，根据这里公开的实施例的二次谐波的功率电平低于根据现有技术的二次谐波的功率电平。关于图8所示的g13和g23，根据这里公开的实施例的三次谐波的功率电平低于根据现有技术的三次谐波的功率电平。

参照图8所示的曲线g11、g12、g13、g21、g22和g23，在二次谐波的情况下，根据实施例的天线开关电路10/20的性能增强了大约7dbm或更大，在三次谐波的情况下，根据示例的天线开关电路10/20的性能增强了大约10dbm或更大。

因此，根据实施例，天线开关电路10/20使当从天线端口pant观察时处于断开状态的晶体管的漏电电流衰减，因此在相同的天线开关电路尺寸的情况下获得高性能的谐波特性。

图9a是处于断开状态下的传输晶体管的栅极的漏电电流的电平的曲线图。图9b是处于接通状态下的传输晶体管的栅极的漏电电流的电平的曲线图。

如图9a和9b所示，g11和g12指示根据现有技术的处于断开状态和接通状态下的传输晶体管的栅极的漏电电流的电平，g21和g22指示根据实施例的天线开关电路10/20中的处于断开状态和接通状态下的传输晶体管的栅极的漏电电流的电平。

参照图9a和图9b所示的曲线g11和g21，天线开关电路10/20中的处于断开状态下的传输晶体管的栅极的漏电电流的电平低于根据现有技术的处于断开状态下的传输晶体管的栅极的漏电电流的电平。参照图9a和图9b所示的曲线g12和g22，根据这里公开的实施例的天线开关电路10/20的处于接通状态下的传输晶体管的栅极的漏电电流的电平低于根据现有技术的处于接通状态下的传输晶体管的栅极的漏电电流的电平。

如以上所讨论的，根据这里所公开的实施例的天线开关电路10/20的结构可应用于具有更大的数量的投掷开关的天线开关电路，以及天线开关电路10/20(sp4t)，并且可在不添加外部元件或不增大开关ic的尺寸的情况下满足更严格的ic电路内的谐波要求。

图10是示出根据实施例的根据包括图4的第一开关电路100a的天线开关电路的电压偏差的谐波抑制特性的曲线图。

参照图10，g11、g12和g13指示根据现有技术的输入信号的基波、二次谐波和三次谐波中的每个的功率电平(即，水平轴表示输入功率电平(dbm)并且竖直轴表示输出功率电平(dbm))，g21、g22和g23指示输入到根据示例的天线开关电路的输入信号的基波、二次谐波和三次谐波中的每个的功率电平(即，水平轴表示输入功率电平(dbm)并且竖直轴表示输出功率电平(dbm))。

参照图10所示的曲线g11和g21，与输入信号的基波的功率电平类似。然而，参照图10所示的曲线g12和g22，根据这里所公开的实施例的二次谐波的功率电平低于根据现有技术的二次谐波的功率电平，参照图10所示的曲线g13和g23，根据这里公开的实施例的三次谐波的功率电平低于根据现有技术的三次谐波的功率电平。

具体地，参照图10的曲线g12和g13，现有技术具有在特定功率电平下存在谐波特性迅速变化的点的缺点。在使用第一可变电容器元件cb11和cb21以及第二可变电容器元件cb12和cb22的示例中，可减少在特定功率电平下会发生的点现象(spotphenomenon)。

图11a和图11b是示出与根据实施例的包括图4的第一开关电路100a的天线开关电路的谐波抑制特性相关的电压偏差的曲线图。

根据这里所公开的实施例的天线开关电路的电压偏差vsd(如图11a所示)小于根据现有技术的天线开关电路的电压偏差vsd(如图11b所示)。

也就是说，如图4所示，当第一电阻器r11、第二电阻器r12、第三电阻器r21和第四电阻器r22中的电阻值的大小被设定时(图11a所述的曲线)，晶体管的源-漏电压偏差显著地小于根据现有技术的当第一电阻器、第二电阻器、第三电阻器和第四电阻器中的电阻值的大小没有被设定时(图11b所示的曲线)的晶体管的源-漏电压偏差，因此可防止二次谐波性能劣化。

图12是根据实施例的当天线开关电路包括第一可变电容器元件cb11和第二可变电容器元件cb12时的谐波抑制特性的曲线图。

图12所示的曲线除了包括图10的曲线之外还包括g14和g24。如图12所示，g14指示当第一分压电路和第二分压电路包括的第一电阻器至第四电阻器的电阻值的大小没有被设定时的二次谐波的功率电平(即，水平轴表示输入功率电平(dbm)并且竖直轴表示输出功率电平(dbm))，g24指示当第一分压电路110和第二分压电路120中包括的第一至第四电阻器r11、r12、r21和r22的电阻值的大小被设定时(参照图5和图6)的二次谐波的功率电平(即，水平轴表示输入功率电平(dbm)并且竖直轴表示输出功率电平(dbm))。

参照图12的曲线g14和g24，如图5和图6所示，当第一分压电路和第二分压电路中包括的第一至第四电阻器r11、r12、r21和r22的电阻值的大小被设定时(参照g24)，二次谐波的功率电平小于曲线g14的二次谐波的功率电平。

如上所述，根据这里公开的实施例的天线开关电路通过第一可变电容器元件(cb11、cb21)和第二可变电容器元件(cb12、cb22)改善了谐波特性，并且具体地，如图5和图6所示，通过设定第一分压电路110和第二分压电路120中包括的第一至第四电阻器r11、r12、r21和r22的电阻值的大小改善了现有技术的存在在特定功率电平下谐波特性迅速变化的点的缺点。

图13a是根据这里所公开的实施例的天线开关电路中的处于断开状态下的传输晶体管的栅极的漏电电流的曲线图。图13b是根据这里所公开的实施例的处于断开状态的一个沟道中的漏电电流(在ant侧)的曲线图。

如图13a所示，g11指示根据现有技术的处于断开状态下的传输晶体管的栅极的漏电电流的电平，g21指示根据这里所公开的实施例的处于断开状态下的传输晶体管的栅极的漏电电流的电平。如图13b所示，g11指示根据现有技术的处于断开状态下的一个沟道中的漏电电流的电平，g21指示根据这里所公开的实施例的处于断开状态下的一个沟道中的漏电电流的电平。

如图13a和13b所示，参照曲线g11和g21，根据这里公开的实施例的天线开关电路中的处于断开状态下的传输晶体管的栅极的漏电电流的电平和处于断开状态下的一个沟道中的漏电电流的电平也被减小。

图14a是根据这里所公开的实施例的天线开关电路中的处于断开状态的全部沟道中的漏电电流(在ant侧)的曲线图。图14b是根据这里所公开的天线开关电路中的处于接通状态的传输晶体管的栅极的漏电电流的曲线图。

如图14a所示，g11指示根据现有技术的处于断开状态下的全部沟道中的漏电电流(在ant侧)的电平，g21指示根据这里所公开的实施例的天线开关电路中的处于断开状态的全部沟道的漏电电流(在ant侧)的电平。

如图14b所示，g11指示根据现有技术的处于接通状态的传输晶体管的栅极的漏电电流的电平，g21指示根据这里所公开的实施例的天线开关电路中的处于接通状态下的传输晶体管的栅极的漏电电流的电平。

如图14a和图14b所示，参照曲线g11和g21，根据所公开的实施例的天线开关电路中的处于断开状态下的全部沟道中的漏电电流(在ant侧)的电平和处于接通状态下的传输晶体管的栅极的漏电电流的电平(参照g21)两者低于根据现有技术的漏电电流的电平(参照g11)。

图15是在根据实施例的第一可变电容器元件cb11/cb21(例如，变容二极管)的相对端上的电压的曲线图。

图15的g11和g21指示当输入信号的功率不同时在第一可变电容器元件cb11的相对端上的电压的大小；曲线g11中的输入信号具有相对高的功率，并且曲线g21中的输入信号具有相对低的功率。

参照图15的曲线g11和g21，在根据所公开的实施例的第一可变电容器元件cb11的相对端上的电压为由基体电压和通过图1的第一分压电路110输入的交流电(ac)输入信号的电压的强度而确定的电压，并且根据输入信号的功率电平而变化。

图16是根据实施例的根据第一可变电容器元件cb11(例如，变容二极管)的相对端上的电压的可变电容的曲线图。

图16描绘了当在相对端之间的电压差从负变为正时电容的变化。参照图16，在第一可变电容器元件cb11的相对端上的电压根据基体电压而变为正向电压或反向电压。

如上所述，根据这里所公开的实施例，可在不增大天线开关电路尺寸的情况下实现高性能的谐波特性，因此，在芯片的设计中，可节省空间并且可减小成本。

此外，可通过控制在天线开关电路的模块中用于去除谐波的附加的滤波器(诸如陷波滤波器)的使用来相对地提高价格竞争力。

虽然本公开包括具体示例，但在理解本申请的公开内容之后将显而易见的是，在不脱离权利要求及其等同物的精神及范围的情况下，可对这些示例做出形式和细节上的各种变化。这里所描述的示例将仅被理解为描述性意义，而非出于限制的目的。在每个示例中的特征或方面的描述将被理解为可适用于其他示例中的类似的特征或方面。如果按照不同的顺序执行描述的技术，和/或如果按照不同的形式组合和/或通过其他组件或他们的等同物替换或增添描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围并不通过具体实施方式限定而是通过权利要求及其等同物限定，在权利要求及其等同物的范围之内的全部变型将被理解为包括在本公开中。