可精确控制共模电荷量的全差分电荷传输电路的制作方法

本发明涉及一种模数转换器的信号传输电路，尤其是一种可精确控制共模电荷量的全差分电荷传输电路，具体地说说用于电荷域流水线模数转换器中的可精确控制共模电荷量的全差分电荷传输电路，属于微电子的技术领域。

背景技术：

随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字系统中进行处理和控制，因而模数转换器（adc）在未来的数字系统设计中是不可或缺的组成部分。在宽带通信、数字高清电视和雷达等应用领域，系统要求模数转换器同时具有非常高的采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样速率和高分辨率，其功耗还应该最小化。

目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器，输入信号经过一级级的处理，最后由每级的结果组合生成高精度的输出。其基本思想就是把总体上要求的转换精度平均分配到每一级,每一级的转换结果合并在一起可以得到最终的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中，因此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。

现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水线结构。基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须使用高增益和宽带宽的运算放大器。这些高增益和宽带宽运算放大器的使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消去高增益和超宽带宽的运算放大器的使用。

电荷域流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷域流水线模数转换器采用电荷域信号处理技术。电路中，信号以电荷包的形式表示，电荷包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包在不同存储节点间的信号处理便可以实现模数转换功能。然而，其面临的一个突出问题是其性能易受共模电荷误差的影响而产生性能恶化。

在影响共模电荷的诸多因素中，子级电路之间的电荷传输电路模块的影响至关重要。对于高效电荷传输电路的实现，现有的技术实现方式典型的包括如下文献：us2007/0279507a1的专利文件提出了一种基本增强型电荷传输电路，可大幅提高电荷传输技术。公开号为cn102394650a的文件提出了一种伪差动辅助型电荷传输电路，可抑制pvt波动对电荷传输引起的共模电荷误差的影响。公开号为cn101882929a的文件提出了一种针对输入共模误差的数模混合补偿技术，以解决输入信号所引起的共模误差对电荷域adc性能的影响。因此为进一步提升电荷域流水线adc的精度，设计可精确控制共模电荷量的差分电荷传输电路很有意义。

技术实现要素：

本发明的目的是克服现有技术中存在的不足，提供一种可精确控制共模电荷量的全差分电荷传输电路，其能提高电荷域流水线模数转换器的性能，安全可靠。

按照本发明提供的技术方案，所述可精确控制共模电荷量的全差分电荷传输电路，包括第一数模混合控制型电荷传输电路以及第二数模混合控制型电荷传输电路；还包括第一共模电荷检测电路、共模前馈电路、第二共模电荷检测电路、检测处理电路、共模电荷调整电路、m位调整寄存器以及校准控制器；

差分输入端qin,p、差分输入端qin,n分别连接到第一共模电荷检测电路的差分电荷输入端，第一共模电荷检测电路的输出端连接到共模前馈电路的输入端；共模前馈电路的输出端vf同时连接到第一数模混合控制型电荷传输电路的第一共模调整信号输入端ff、第二数模混合控制型电荷传输电路的第一共模调整信号输入端ff；第一数模混合控制型电荷传输电路的输出端、第二数模混合控制型电荷传输电路的输出端分别连接到第二共模电荷检测电路的差分电荷输入端，第二共模电荷检测电路的输出端连接到检测处理电路的输入端；检测处理电路的输出端连接到校准控制器的检测信号输入端；校准控制器的m位补偿码输出端连接到m位调整寄存器的信号输入端，m位调整寄存器的信号输出端连接到共模电荷调整电路的控制信号输入端；共模电荷调整电路的控制信号输出端同时连接到第一数模混合控制型电荷传输电路的第二共模调整信号输入端fb、第二数模混合控制型电荷传输电路的第二共模调整信号输入端fb。

校准控制器能控制进入校准模式或正常工作模式；

首先进入校准模式，校准控制器将第一模数混合控制型电荷传输电路、第二数模混合控制型电荷传输电路对应的差分输入端连接到输入基准电压；紧接着开启第一共模电荷检测电路以及第二共模电荷检测电路，第二共模电荷检测电路的输出依次被检测处理电路进行统计处理，然后由校准控制器进行运算，对m位调整寄存器进行赋值；共模电荷调整电路根据m位调整寄存器的m位数字码产生补偿电压vadj，在所述补偿电压vadj的作用下，控制第一数模混合控制型电荷传输电路、第二数模混合控制型电荷传输电路相应的输出共模电荷量；最后，校准控制器开启共模前馈电路，并使得第一数模混合控制型电荷传输电路的差分电荷输入端、第二数模混合控制型电荷传输电路的差分电荷输入端重新连接差分输入端qin,n、差分输入端qin,p；

完成上述后，校准控制控制进入正常传输模式；在进入正常传输模式后，校准控制器和检测处理电路进入休眠模式。

第二共模电荷检测电路包括第一电荷检测器、第二电荷检测器、第三电荷检测器以及第四电荷检测器；

第一电荷检测器、第四电荷检测器分别连接差分电荷输出端qout,p、全差分电荷输出端qoutkn；第一电荷检测器的输出端与采样开关s1的一端连接，采样开关s1的另一端与电容c1的一端以及采样开关s2的一端连接，采样开关s2的另一端与第二电荷检测器的输出端连接，第二电荷检测器的输入端与基准信号rp连接，第三电荷检测器的输入端与基准信号rn连接，第三电荷检测器的输出端与采样开关s3的一端连接，采样开关s3的另一端与电容c2的一端以及采样开关s4的一端连接，采样开关s4的另一端与第四电荷检测器的输出端连接，电容c1的另一端与采样开关s5的一端以及全差分放大器的正输入端连接，电容c2的另一端与采样开关s6以及全差分放大器的负输入端连接，采样开关s6的另一端与采样开关s5的另一端连接，且采样开关s5的另一端以及采样开关s6的另一端接电压vset；

第一电荷检测器、第四电荷检测器、采样开关s1、采样开关s4连接第二时钟φ2，第二电荷检测器、第三电荷检测器、采样开关s2、采样开关s3、采样开关s5以及采样开关s6连接第一时钟φ1，第一时钟φ1与第二时钟φ2相互不交叠。

共模前馈电路包括pmos电流镜电路、差分输入对、电流镜偏置电路；

所述pmos电流镜电路包括pmos管m3及pmos管m4，所述pmos管m3的栅极端与pmos管m3的漏极端、pmos管m4的栅极端相连，pmos管m3、pmos管m4的源极端相互连接后接电源；pmos管m3的栅极端、pmos管m3的漏极端均与复位mos管ms1的漏极端相连，pmos管m4的漏极端与复位mos管ms2的漏极端相连；复位mos管ms1的栅极端和复位mos管ms2的栅极端连接到第二时钟ф2；

差分输入对包括mos管m1及mos管m2；所述mos管m1的漏极端与复位mos管ms1的源极端相连；所述mos管m2的漏极端与复位mos管ms2的源极端相连；所述mos管m1的源极端通过源极电阻r1与mos管m5的漏极端相连，且mos管m2的源极端通过源极电阻r2与mos管m5的漏极端相连；mos管m5的栅极端与mos管m8的栅极端、mos管m8的漏极端相连，mos管m5的源极端与mos管m6的漏极端连接，mos管m6的漏极端接地，mos管m8的源极端接地，mos管m6的栅极端与mos管m7的栅极端、mos管m7的漏极端相连，mos管m7的源极端、mos管m8的源极端均接地。mos管m8的漏极端接偏置电流ib1，mos管m7的漏极端接偏置电流ib2；

mos管m1的栅极端接收第一输出误差信号cm，mos管m2的栅极端与第二输出误差信号cmn相连，mos管m2的漏极端与复位mos管ms2的源极端连接。

本发明的优点：能够自动检测电荷域流水线模数转换器中的共模电荷误差，并对该共模电荷误差进行精确补偿，以克服共模电荷误差对现有电荷域流水线模数转换器的动态性能的限制，进一步提高现有电荷域流水线模数转换器的转换性能。

附图说明

图1为本发明可精确控制共模电荷量的全差分电荷传输电路的结构原理图。

图2为本发明中数模混合控制型电荷传输电路的一种实现原理图。

图3为本发明中共模电荷检测电路的电路原理图。

图4为本发明中共模前馈电路的电路原理图。

图5为本发明中共模调整电路的电路原理图。

图6为本发明中检测处理电路的电路原理图。

附图标记说明：1-第一共模电荷检测电路、2-共模前馈电路、3-第一数模混合控制型电荷传输电路、4-第二数模混合控制型电荷传输电路、5-第二共模电荷检测电路、6-共模电荷调整电路、7-检测处理电路、8-m位调整寄存器、9-校准控制器、10-基本增强型电荷传输电路、11-镜像控制电路、12-第一电荷检测器、13-第二电荷检测器、14-第三电荷检测器、15-第四电荷检测器、16-全差分运算放大器、17-输出缓冲运算放大器、18-dac模块、19-k:1选择器、20-第一8:1选择器、21-带脉冲吞咽的16位计数器、22-16:1选择器、23-信号比对电路、24-读出控制器、25-窗口信号发生器、26-扫描序列发生器、27-吞咽控制电路、28-复位信号产生电路、29-第一8:1选择器、30-16位计数器以及31-误差放大器。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

电荷域adc各级流水线子级电路的共模电荷的误差来源于三个方面：1）、各级bct（数模混合控制型电荷传输电路）的关断点电压随pvt变化带来的共模电荷误差；2）、输入共模电平波动引起的共模电荷误差；3）、各流水线子级电路中的电容失配和基准电压随pvt变化引起的共模电荷误差波动。

如图1所示，本发明包括第一共模电荷检测电路1、共模前馈电路2、第一数模混合控制型电荷传输电路3、第二数模混合控制型电荷传输电路4、第二共模电荷检测电路5、共模电荷调整电路6、检测处理电路7、m位调整寄存器8以及校准控制器9，其中，m位大于1的正整数。

具体地，差分输入端qin,p、差分输入端qin,n分别连接到第一共模电荷检测电路1的差分电荷输入端，第一共模电荷检测电路1的输出端连接到共模前馈电路2的输入端；共模前馈电路2的输出端vf同时连接到第一数模混合控制型电荷传输电路3的第一共模调整信号输入端ff、第二数模混合控制型电荷传输电路4的第一共模调整信号输入端ff；第一数模混合控制型电荷传输电路3的输出端、第二数模混合控制型电荷传输电路4的输出端分别连接到第二共模电荷检测电路5的差分电荷输入端，第二共模电荷检测电路5的输出端连接到检测处理电路7的输入端；检测处理电路7的输出端连接到校准控制器9的检测信号输入端；校准控制器9的m位补偿码输出端连接到m位调整寄存器8的信号输入端，m位调整寄存器8的信号输出端连接到共模电荷调整电路6的控制信号输入端；共模电荷调整电路6的控制信号输出端同时连接到第一数模混合控制型电荷传输电路3的第二共模调整信号输入端fb、第二数模混合控制型电荷传输电路4的第二共模调整信号输入端fb。

本发明实施例中，上述电路具有两种工作模式，即为校准模式和正常传输模式。当开始工作时，首先进入校准模式，校准控制器9将第一模数混合控制型电荷传输电路3、第二数模混合控制型电荷传输电路4对应的差分输入端连接到输入基准电压；紧接着开启第一共模电荷检测电路1以及第二共模电荷检测电路5，第二共模电荷检测电路5的输出依次被检测处理电路7进行统计处理，然后由校准控制器9进行运算，对m位调整寄存器8进行赋值；校准控制器9每次运算仅产生1位数值，因此完成1个m位调整寄存器8的赋值校准控制器9需要计算m次，m次运算遵循的搜索方式为二分法查找方式；共模电荷调整电路6根据m位调整寄存器8的m位数字码产生补偿电压vadj，在所述补偿电压vadj的作用下，控制第一数模混合控制型电荷传输电路3、第二数模混合控制型电荷传输电路4相应的输出共模电荷量；最后，校准控制器9开启共模前馈电路2，并使得第一数模混合控制型电荷传输电路3的差分电荷输入端、第二数模混合控制型电荷传输电路4的差分电荷输入端重新连接差分输入端qin,n、差分输入端qin,p。此时，完成校准，即校准模式结束，进入正常传输模式。在进入正常传输模式后，校准控制器9和检测处理电路7进入休眠模式以降低功耗。在处于正常工作模式时，第一共模电荷检测电路1和共模前馈电路2处于工作状态。

如图2所示，第一数模混合控制型电荷传输电路3与第二数模混合控制型电荷传输电路4采用相同的电路结构，所述第一数模混合控制型电荷传输电路3包括基本增强型电荷传输电路10、镜像控制电路11、误差放大器31和共模前馈调整nmos管m1ff。

具体地，基本增强型电荷传输电路10由电荷传输晶体管mt、nmos管m21、nmos管m22和pmos管m23组成；nmos管m21的源极接地，nmos管m21的栅极接输入电荷信号qin，nmos管m21的漏极接nmos管m22的源极和共模前馈调整nmos管m1ff的漏极，nmos管m21的衬底接控制电压vbd；nmos管m22的漏极接电荷传输晶体管mt的栅极和pmos管m23的漏极；pmos管m23的源极和pmos管m23的衬底均接电源电压；电荷传输晶体管mt的源极与nmos管m21的栅极端连接，电荷传输晶体管mt的漏极为输出电荷信号qout；共模前馈调整nmos管m1ff的源极和共模前馈调整nmos管m1ff的衬底均接地，共模前馈调整nmos管m1ff的栅极接第一共模调整信号vf。所述第一共模调整信号vf由共模前馈电路2输出。

所述镜像控制电路11由nmos管m21r、nmos管m22r和pmos管m23r组成；nmos管m21r的源极接地，nmos管m21r的栅极接误差放大器31的正输入信号端，nmos管m21r的漏极接nmos管m22r的源极，nmos管m21r的衬底接控制电压vbd；nmos管m22r的漏极接pmos管m23r的漏极；pmos管m23r的源极和pmos管m23r的衬底均接电源电压；误差放大器31的负输入信号端接补偿电压vadj，误差放大器的输出信号端为衬底接控制电压vbd。

如图3所示，第一共模电荷检测电路1与第二共模电荷检测电路5采用相同的电路结构，其中，第一共模电荷检测电路1采用全差分结构实现。以第二共模电荷检测电路5为例，第二共模电荷检测电路5包括第一电荷检测器12、第二电荷检测器13、第三电荷检测器14以及第四电荷检测器15，第一电荷检测器12、第四电荷检测器15分别连接差分电荷输出端qout,p、全差分电荷输出端qoutkn；第一电荷检测器12的输出端与采样开关s1的一端连接，采样开关s1的另一端与电容c1的一端以及采样开关s2的一端连接，采样开关s2的另一端与第二电荷检测器13的输出端连接，第二电荷检测器13的输入端与基准信号rp连接，第三电荷检测器14的输入端与基准信号rn连接，第三电荷检测器14的输出端与采样开关s3的一端连接，采样开关s3的另一端与电容c2的一端以及采样开关s4的一端连接，采样开关s4的另一端与第四电荷检测器15的输出端连接，电容c1的另一端与采样开关s5的一端以及全差分放大器13的正输入端连接，电容c2的另一端与采样开关s6以及全差分放大器13的负输入端连接，采样开关s6的另一端与采样开关s5的另一端连接，且采样开关s5的另一端以及采样开关s6的另一端接电压vset。

第一电荷检测器12、第四电荷检测器15、采样开关s1、采样开关s4连接第二时钟φ2，第二电荷检测器13、第三电荷检测器14、采样开关s2、采样开关s3、采样开关s5以及采样开关s6连接第一时钟φ1，第一时钟φ1与第二时钟φ2相互不交叠。

具体地，对于电荷信号的采样，若采用传统的开关电容电压采样，则mos采样开关管的一端会直接连接到差分电荷存储节点，一旦采样开关另外一端存在一个电荷注入和泄放通道，则差分电荷存储节点上所存储的电荷会通过mos采样开关管和采样开关另外一端的电路发生电荷分享作用，使差分电荷存储节点上的电荷qoutkp和qout,n发生变化，从而引起检测误差。

为避免该检测误差，本发明实施例中，通过采用电荷检测器对电荷信号进行检测，保证电荷存储节点不存在电荷注入和泄放通道，实现对电荷信号的准确采样和放大。在对电荷信号qout,p、电荷信号qout,n以及基准信号rp、基准信号rn进行检测得到电压信号之后，通过相应的采样开关以及电容c1、电容c2进行进一步的采样，得到差分电压信号vi+和vi-，经过全差分放大器16放大比较得到第一输出误差信号cm和第二输出误差信号cmn。

图3中的虚线框中示出了第四电荷检测器15的具体原理图，为一个由时钟控制的源跟随器电路，当然，第一电荷检测器12、第二电荷检测器13、第三电荷检测器14与第四电荷检测器15采用相同的电路结构。第四电荷检测器15包括nmos管m31、nmos管m32以及nmos管m33，nmos管m31的源极端接地，nmos管m31的漏极端与nmos管m32的源极端连接，nmos管m32的漏极端与nmos管m33的源极端连接，nmos管m33的漏极端与电源连接，nmos管m31的栅极端与偏置电压vb连接，nmos管m32的栅极端与第二时钟ф2连接，nmos管m33的栅极端接收电荷信号qout，n。nmos管m31的漏极端与nmos管m22的源极端连接后形成输出端。

本发明实施例中，当第二时钟ф2为高时，第四电荷检测器15处于导通正常检测状态，电荷信号qout,n的变化将会通过源跟随器响应，得到输出电压信号voutn；当第二时钟ф2为低时，第四电荷检测器15处于关断不工作状态，输出电压信号voutn被拉到地。考虑到源跟随器会产生的压降，nmos管m33采用了低阈值nmos管实现。对于全差分放大器13，采用现有已非常成熟的差分电压比较器便可以完成。

如图4所示，为本发明共模前馈电路2的一种实现电路原理图，所述共模前馈电路2包括pmos电流镜电路、差分输入对、电流镜偏置电路。

所述pmos电流镜电路包括pmos管m3及pmos管m4，所述pmos管m3的栅极端与pmos管m3的漏极端、pmos管m4的栅极端相连，pmos管m3、pmos管m4的源极端相互连接后接电源；pmos管m3的栅极端、pmos管m3的漏极端均与复位mos管ms1的漏极端相连，pmos管m4的漏极端与复位mos管ms2的漏极端相连；复位mos管ms1的栅极端和复位mos管ms2的栅极端连接到第二时钟ф2。

差分输入对包括mos管m1及mos管m2；所述mos管m1的漏极端与复位mos管ms1的源极端相连；所述mos管m2的漏极端与复位mos管ms2的源极端相连；所述mos管m1的源极端通过源极电阻r1与mos管m5的漏极端相连，且mos管m2的源极端通过源极电阻r2与mos管m5的漏极端相连；mos管m5的栅极端与mos管m8的栅极端、mos管m8的漏极端相连，mos管m5的源极端与mos管m6的漏极端连接，mos管m6的漏极端接地，mos管m8的源极端接地，mos管m6的栅极端与mos管m7的栅极端、mos管m7的漏极端相连，mos管m7的源极端、mos管m8的源极端均接地。mos管m8的漏极端接偏置电流ib1，mos管m7的漏极端接偏置电流ib2。

mos管m1的栅极端接收第一输出误差信号cm，mos管m2的栅极端与第二输出误差信号cmn相连，mos管m2的漏极端与复位mos管ms2的源极端连接。本发明实施例中，输入差分对mos管m1和mos管m2被工作在线性区，mos管m5与mos管m6形成nmos电流镜，mos管m7与mos管m8形成nmos电流。

检测处理电路7将第二共模电荷检测电路5的结果进行选择，然后按照设定的处理方法进行处理，并将结果存储在其内部寄存器中。共模校准时，校准控制器9在读取两个寄存器的值，通过标志信号sgn的值，来判断所检测的共模点的共模电荷的高低，由此来调整相应的控制电压，从而达到共模电荷校准的目的。

如图5所示，共模电荷调整电路7的电路原理图，共模电荷调整电路7基本结构类似于一个ldo电路，包括一个工作状态控制开关m51，一个输出缓冲运算放大器17，电压输出调整pmos管m50，用于进行分压输出补偿电压vadjk的电阻串，调整输出电压的m-bitdac模块18，用于对输出基准信号vadjk的进行去耦滤波的电容c52，用于对输出缓冲运算放大器17进行稳定补偿的电阻r51和电容c51。

开始进入正常工作模式时，控制信号置1，工作状态控制开关m51导通，由于输出缓冲运算放大器17的负反馈作用，基准电压vref在电压输出调整pmos管m50的控制下经电阻串分压得到一个初始电压输出vr(0)，同时dac模块18还会产生一个到地的调整电流ic，调整电流ic流经最末端电阻到地，这样就会在该电阻上叠加一个⊿v＝ic×r324的电压量，输出到基准信号输出电路的电压vr＝vr(0)＋⊿v。vr改变以后，根据电阻分压关系，输出补偿电压vadjk会相应的增加一个⊿v的电压，因此，只要控制m位调整码便可以实现改变输出基准电压的目的。dac模块26根据m位调整码产生调整电流ic，具体产生调整电流ic的过程为本技术领域人员所熟知，此处不再赘述。对于其他路共模调整电路7，可以参考上述说明，此处不再赘述。

如图6所示，为本发明检测处理电路7的原理框图，检测处理电路7包括一个16位计数器30、一个带脉冲吞咽的16位计数器21、一个k：1选择器19、第一8:1选择器29、第二8:1选择器20，16:1选择器22、一个吞咽脉冲控制电路27、一个复位信号产生电路28、一个扫描序列发生器26、一个窗口信号发生器25、一个信号对比电路23和一个读出控制器24。

具体地：输入复位信号连接到带脉冲吞咽的16位计数器21的第一复位端和复位信号产生电路28的复位端；k：1选择器19的k个输入端分别连接到第二共模电荷检测电路5的输出端，k：1选择器19的输出端连接到第二8:1选择器20的数据输入端；第二8:1选择器20的控制输入端连接到共模选择控制信号，第二8:1选择器20的使能端连接到带脉冲吞咽的16位计数器21的第二复位端；带脉冲吞咽的16位计数器21的第三输入端连接到吞咽脉冲控制电路27的输出端，带脉冲吞咽的16位计数器21的第四输入端连接到输入时钟，带脉冲吞咽的16位计数器21的输出端连接到16:1选择器22的数据输入端和读出控制器24的数据输入端；16:1选择器22的控制信号输入端连接到扫描序列发生器26的输出端，16:1选择器22的数据输出端连接到信号对比电路23的第一数据输入端；信号对比电路23的第二数据输入端连接到窗口信号发生器25的输出端，信号对比电路18的输出端即输出标志信号sgn；读出控制器的18输出端即输出状态信号b3；复位信号产生电路28的输出端同时连接到吞咽脉冲控制电路27的复位信号输入端、扫描序列发生器26的复位信号输入端和16位计数器30的复位信号输入端；16位计数器30的第一输入端连接到输入时钟，16位计数器30的低4位输出端连接到吞咽脉冲控制电路27的控制信号输入端，16位计数器30的高8位输出端连接到第一8:1选择器23数据信号输入端；第一8:1选择器23的输出端连接到复位信号产生电路28的数据输入端。

16位计数器30为主计数器，当输入复位信号由0变为1时，16位计数器30开始计数。其高8位输出通过第一8:1选择器29选择后用于控制复位产生电路22，只要第一8:1选择器29的输出为高电平，复位信号产生电路28即输出复位信号，上述的复位信号均为复位信号产生电路28产生并输出；16位计数器30的低4位输入吞咽脉冲控制电路27。

带脉冲吞咽的16位计数器21要处在计数状态，必须同时满足以下三个条件：1）、复位信号为高电平；2）、吞咽控制脉冲信号处于高电平期间；3）、第二8：1选择器20选出的信号为高电平。当第二8：1选择器20选择出的某个信号为高电平时，说明的某个共模电荷检测电路4输出为高。

所述检测处理电路2工作顺序如下：1）、复位信号由0变为1，启动16位计数器30；2）、吞咽脉冲控制电路27也开始工作，输出一个与主时钟16分频，且占空比位0.5的时钟；、3）、带脉冲吞咽的16位计数器21开始计数，不过所述带脉冲吞咽的16计数器15的数值是16位计数器30计数值的1/16（由于脉冲吞咽导致）；4）、16位计数器30计满后（第一8：1选择器29输出变为高电平），复位信号产生电路28输出复位信号，16位计数器30和吞咽脉冲控制电路27被复位，输出低电平；5）、扫描序列发生器26开始工作，输出4位扫描脉冲，依次输出0~15共16个状态，使得带脉冲吞咽的16位计数器21中的每一位都被扫描输出，并分四次被读入到读取控制器24中；6）、窗口信号发生器25产生一个观察窗口信号，该信号与扫描序列相配合，用于判断带脉冲吞咽的16位计数器21中某一位是否为高电平，若带脉冲吞咽的16位计数器21中被窗口信号选中的那一位为高电平，则标志信号sgn为高电平，反之为低电平。16位计数器30、带脉冲吞咽的16位计数器21、k：1选择器19、第一8:1选择器29、第二8:1选择器20，16:1选择器22、吞咽脉冲控制电路27、复位信号产生电路28、扫描序列发生器26、窗口信号发生器25、信号对比电路23以及读出控制器24均可以采用现有常用的电路结构，具体为本技术领域人员所熟知，此处不再赘述。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。