一种余度控制三取二表决电路的制作方法

本发明涉及一种表决电路，特别涉及一种余度控制三取二表决电路。

背景技术：

在航空电子设备控制领域，由于其任务可靠性要求高，因此通常会出现多余度表决控制的使用场景，但部分使用场景中，由于作动器无法实现多余度，因此会出现控制电路多余度，作动器单余度的使用场景。

传统的余度控制表决是由软件参与逻辑表决运算，输出表决结果控制外部相应的作动器进行动作。这种方式加大了软件开销，使软件和硬件紧耦合，降低了任务可靠性。

技术实现要素：

本发明解决的技术问题：本发明的目的是提供一种纯硬件结构进行三取二余度表决控制电路，降低软硬件紧耦合程度，提高任务可靠性。

本发明的技术方案：一种余度控制三取二表决电路，其特征为：所述的表决电路包括a、b、c三系，每一系中都包括两个pmos管和一个二极管，两个pmos管g端连接同一控制信号，一号pmos管的s端连接电源，二号pmos管的d端通过二极管连接外部负载；

a系中一号pmos管的d端连接b系中二号pmos管的s端；

b系中一号pmos管的d端连接c系中二号pmos管的s端；

c系中一号pmos管的d端连接a系中二号pmos管的s端。

优选地，pmos管的通流能力大于6.5a，漏源击穿电压≥100v。

优选地，所述的三取二表决电路特别适用于航空领域电磁阀控制系统。

优选地，所述电磁阀功率大于100w。

本发明的有益效果：通过纯硬件结构进行三取二余度表决控制，降低软硬件紧耦合程度，提高任务可靠性。

附图说明

图1为实施例中余度控制三取二表决电路示意图。

具体实施方式

参见图1，一种余度控制三取二表决电路主要由pmos管v1、pmos管v2、pmos管v3、pmos管v4、pmos管v5、pmos管v6、二极管v7、二极管v8、二极管v9和外部负载作动器r1构成。其特征在于：

(1)pmos管v1、pmos管v2和二极管v7构成a系表决电路；pmos管v3、pmos管v4和二极管v8构成b系表决电路；pmos管v5、pmos管v6和二极管v9构成c系表决电路；a系、b系、c系构成三余度控制电路；

(2)机上28v直流电源连接到a系pmos管v1的s端、b系pmos管v3的s端、c系pmos管v5的s端；

(3)pmos管v1的d端连接到pmos管v4的s端，pmos管v3的d端连接到pmos管v6的s端，pmos管v5的d端连接到pmos管v2的s端；

(4)pmos管v2的d端连接到二极管v7的+端，pmos管v4的d端连接到二极管v8的+端，pmos管v6的d端连接到二极管v9的+端；

(5)二极管v7的-端、二极管v8的-端、二极管v9的-端并联接到外部作动器负载r1的一端，外部作动器负载r1的另外一端连接到地；

(6)pmos管v1和pmos管v2的g端并联接受a系的输出控制命令con_a的使能控制执行mos管的导通和关断操作；

(7)pmos管v3和pmos管v4的g端并联接受b系的输出控制命令con_b的使能控制执行mos管的导通和关断操作；

(8)pmos管v5和pmos管v6的g端并联接受c系的输出控制命令con_c的使能控制执行mos管的导通和关断操作；

(9)当a系输出控制命令con_a使能允许输出时，mos管v1和v2导通；当b系输出控制命令con_b使能允许输出时，mos管v3和v4导通；当c系输出控制命令con_c使能允许输出时，mos管v5和v6导通；(10)整个表决电路运行时电路状态见表1；

表1三系表决电路状态表

注：con_a＝0代表输出不使能，con_a＝0代表输出使能。

(11)从表1可以看出，硬件电路自动执行了三取二余度表决的操作，当有两系以上使能时，才能对外形成有效输出，能够容忍系统的单系故障，可以有效提高任务可靠性。

技术特征：

技术总结
本发明涉及一种表决电路，特别涉及一种余度控制三取二表决电路。所述的表决电路包括A、B、C三系，每一系中都包括两个PMOS管和一个二极管，两个PMOS管G端连接同一控制信号，一号PMOS管的S端连接电源，二号PMOS管的D端通过二极管连接外部负载；A系中一号PMOS管的D端连接B系中二号PMOS管的S端；B系中一号PMOS管的D端连接C系中二号PMOS管的S端；C系中一号PMOS管的D端连接A系中二号PMOS管的S端。通过纯硬件结构进行三取二余度表决控制，降低软硬件紧耦合程度，提高任务可靠性。

技术研发人员：任晓琨;闫稳;张桢;李林;禹勇;樊瑞
受保护的技术使用者：中国航空工业集团公司西安航空计算技术研究所
技术研发日：2017.11.27
技术公布日：2019.06.04