一种低功耗隔离电路及其方法、芯片与流程

本发明涉及芯片技术领域，特别是涉及一种低功耗隔离电路及其方法、芯片。

背景技术：

低功耗设计是ic设计发展趋势，目前最为常用的方法之一是电源门控技术(powergating)。电源门控技术是指通过关断芯片某个区域逻辑电路的供电电源来达到静态和动态总体功耗优化的目的，其中，该逻辑电路称为电源门控模块(shutdownpartition，以下简称为sdp)。

sdp的输出端口必须插入隔离单元(isolationcell)，因为当其供电电源被关断(待机模式)时，输出端口为不确定态，为了保证待机模式时，下级逻辑模块(alwaysonpartition，以下简称为aop)的输入不会悬空为不确定态，插入隔离单元以提供确定的逻辑值到aop。

发明人在实现本发明的过程中，发现传统技术至少存在以下问题：在大量芯片设计中，当芯片处于待机模式时，为了避免外部设备出现差错，其需要保留与下级逻辑模块相关的输入/输出(io)口的状态，然而，传统技术并未能够完成此类逻辑。

技术实现要素：

本发明实施例一个目的旨在提供一种低功耗隔离电路及其方法、芯片，其解决了传统技术在待机模式下，未能够锁存输入/输出口的状态的技术问题。

为解决上述技术问题，本发明实施例提供以下技术方案：

在第一方面，本发明实施例提供一种低功耗隔离电路，应用于芯片，所述芯片包括电源门控模块与下级逻辑模块，所述低功耗隔离电路包括：功耗管理单元；锁存单元，用于在所述电源门控模块处于待机模式时，所述功耗管理单元将所述锁存单元切换至锁存状态，使得所述锁存单元锁存所述下级逻辑模块进入所述待机模式之前的数据状态；隔离单元，用于在所述锁存单元锁存所述下级逻辑模块进入所述待机模式之前的数据状态后，所述功耗管理单元复位所述隔离单元，使得所述隔离单元向所述锁存单元输出逻辑值，所述逻辑值未改变所述锁存单元的锁存状态。

可选地，所述逻辑值为0。

可选地，所述锁存单元在所述待机模式下一直处于锁存状态。

可选地，在复位所述隔离单元后并在所述待机模式下，所述隔离单元一直处于复位状态。

可选地，在所述电源门控模块处于唤醒模式时，所述锁存单元与所述隔离单元皆处于使能状态，所述锁存单元依然锁存所述下级逻辑模块进入所述待机模式之前的数据状态。

可选地，在所述电源门控模块处于唤醒模式后，所述功耗管理单元使所述隔离单元退出所述使能状态，使得初始复位数据加载入所述隔离单元。

可选地，在所述隔离单元退出所述使能状态后，恢复所述电源门控模块在进入所述待机模式之前的有效数据。

可选地，在恢复所述电源门控模块在进入所述待机模式之前的有效数据后，所述功耗管理单元使所述隔离单元退出所述使能状态，使得恢复所述电源门控模块与所述下级逻辑模块之间的数据通路，并将所述有效数据载入所述数据通路。

可选地，所述隔离单元为nor型隔离单元。

在第二方面，本发明实施例提供一种低功耗隔离方法，应用于芯片，所述芯片包括电源门控模块与下级逻辑模块，所述方法包括：在所述芯片处于待机模式时，锁存所述下级逻辑模块进入所述待机模式之前的数据状态，并为所述下级逻辑模块在所述待机模式期间提供确定状态。

可选地，所述方法还包括：在所述芯片处于唤醒模式时，恢复所述电源门控模块在进入所述待机模式之前的有效数据；退出锁存状态，使得恢复所述电源门控模块与所述下级逻辑模块之间的数据通路；将所述有效数据载入所述数据通路。

在第三方面，本发明实施例提供一种芯片，所述芯片包括任一项所述的低功耗隔离电路，还包括电源门控模块与下级逻辑模块，所述低功耗隔离电路的输入端与所述电源门控模块连接，所述低功耗隔离电路的输出端与所述下级逻辑模块连接。

在本发明各个实施例中，锁存单元用于在电源门控模块处于待机模式时，功耗管理单元将锁存单元切换至锁存状态，使得锁存单元锁存下级逻辑模块进入待机模式之前的数据状态。隔离单元用于在锁存单元锁存下级逻辑模块进入待机模式之前的数据状态后，功耗管理单元复位隔离单元，使得隔离单元向锁存单元输出逻辑值，逻辑值未改变锁存单元的锁存状态。因此，其能够在给下级逻辑模块输出确定状态后，还可以保留与下级逻辑模块相关的输入/输出(io)口的状态。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本发明实施例提供一种芯片的电路结构示意图；

图2是本发明实施例提供一种低功耗隔离电路的电路结构示意图；

图3是本发明另一实施例提供一种低功耗隔离电路的电路结构示意图；

图4是本发明实施例提供一种低功耗隔离电路的工作时序图；

图5是本发明实施例提供一种低功耗隔离方法的流程示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

如前所述，在待机模式下，为了使下级逻辑模块的输入端不会悬空为不确定态，于是，隔离单元能够为下级逻辑模块提供确定的逻辑值，使得所述下级逻辑模块的输入端为确定态。

隔离单元可以包括单路隔离单元(single-rail)双路隔离单元(dual-rail)及nor型隔离单元，单路/双路隔离单元可以为下级逻辑模块提供逻辑“1”、逻辑“0”。因此，发明人发现，传统技术亦可以采用此类隔离单元完成上述目的。但是，其需要增加复杂的物理实现或者本身单元面积很大。

nor型隔离单元面积小、易用性高、并对物理实现无特殊要求的优点而备受推荐，但是nor型隔离单元只能提供逻辑“0”的输出，并且nor型隔离单元未能够保留与下级逻辑模块相关的输入/输出(io)口的状态。

基于此，本发明实施例提供一种低功耗隔离电路，该低功耗隔离电路应用于芯片中。请参阅图1，芯片100包括低功耗隔离电路11、电源门控模块12及下级逻辑模块13，低功耗隔离电路11的输入端与电源门控模块12连接，低功耗隔离电路11的输出端与下级逻辑模块13连接。

低功耗隔离电路工作在正常模式或缓冲模式(buffer)时，其能够缓冲电源门控模块12传输给下级逻辑模块13的数据。

请参阅图2，低功耗隔离电路11包括：功耗管理单元111、锁存单元112及隔离单元113，功耗管理单元111分别与锁存单元112和隔离单元113连接，锁存单元112和隔离单元113连接。其中，锁存单元112可以放置在下级逻辑模块13，以便在进入待机模式之前，锁存电源门控模块12到下级逻辑模块13的输入。

锁存单元112可以为锁存器，亦可以为其它逻辑器件或逻辑电路构成的锁存电路。

隔离单元113可以根据布图设计(floorplan)放置在电源门控模块12或下级逻辑模块13，在待机模式期间，将电源门控模块12的输出复位到确定态，例如：当隔离单元113为nor型隔离单元时，确定态为逻辑值“0”。

当电源门控模块12处于待机模式时，功耗管理单元111将锁存单元112切换至锁存状态，使得锁存单元112锁存下级逻辑模块13进入待机模式之前的数据状态。紧接着，在锁存单元112锁存下级逻辑模块13进入待机模式之前的数据状态后，功耗管理单元111复位隔离单元113，使得隔离单元113向锁存单元112输出逻辑值，其中，该逻辑值未改变锁存单元112的锁存状态。当隔离单元113为nor型隔离单元时，逻辑值为“0”，其亦可以根据隔离单元的不同输出不同的逻辑值，例如为“1”。

因此，其能够在给下级逻辑模块13输出确定状态后，还可以保留与下级逻辑模块13相关的输入/输出(io)口的状态。

在待机模式下，锁存单元111一直处于锁存状态。并且，在复位隔离单元113后并在待机模式下，隔离单元113一直处于复位状态，向锁存单元111输出确定态。

在电源门控模块12处于唤醒模式时，锁存单元112与隔离单元113皆处于使能状态，锁存单元112依然锁存下级逻辑模块13进入待机模式之前的数据状态。

紧接着，在电源门控模块12处于唤醒模式后，功耗管理单元111使隔离单元113退出使能状态，使得初始复位数据加载入隔离单元113。

在隔离单元113退出使能状态后，恢复电源门控模块12在进入待机模式之前的有效数据。

在恢复电源门控模块12在进入待机模式之前的有效数据后，功耗管理单元111使隔离单元113退出使能状态，使得恢复电源门控模块12与下级逻辑模块13之间的数据通路，并将有效数据载入数据通路。

为了详细阐述本发明实施例的目的，本发明实施例结合图3与图4详细阐述低功耗隔离电路的工作原理。

其中，功耗管理单元111用于调度锁存单元112及隔离单元113的通断时序。锁存单元112用于在待机模式下，锁存下级逻辑模块13的输入端之前的状态。隔离单元113用于保证芯片在待机模式器件，电源门控模块12的输出为确定态。

如图3所示，锁存单元112的e端为1时，g端等于d端，e端为0时，g端锁存原值不随d端变化。隔离单元113的en端为1时，y端等于a端，en端为0时，y端复位为0。

如图4所示，t1时刻之前，芯片处于正常模式，隔离单元113和锁存单元112皆等同于buffer，电源门控模块12的输出端sdpoutput等于下级逻辑模块13的输入端aopinput。

当芯片(电源门控模块12)处于待机模式下：

对于t1时刻。功耗管理单元111通过lac_en端向锁存单元112发送复位信号，使得锁存单元112开启锁存状态。由于隔离单元113还处于buffer模式，因此，下级逻辑模块13的输入端aopinput锁存了电源门控模块12的输出端sdpoutput经由a->y->d的断点数据validdata。

对于t2时刻。功耗管理单元111通过iso_en端向隔离单元113发送复位信号，开启隔离单元113。此时，y->d由validdata变为逻辑“0”。由于锁存单元112已经处于锁存状态，因此，此阶段的下级逻辑模块13的输入端aopinput不受影响。

对于t3时刻。由于电源门控模块12被功耗管理单元111关断进入待机模式，电源门控模块12的输出端sdpoutput掉电成为不定态。

当芯片(电源门控模块12)处于唤醒模式下：

对于t4时刻。功耗管理单元111使电源门控模块12重新上电，电源门控模块12的输出端sdpoutput->a变为初始值resetdata。由于隔离单元113和锁存单元112均处于使能状态，因此y->d仍然为逻辑0，而下级逻辑模块13的输入端aopinput依然锁存电源门控模块12关断之前的断点数据validdata。

对于t5时刻。功耗管理单元111先使隔离单元113从使能状态退出，y->d变为初始值resetdata。

对于t6时刻。通过软件调度或者其他手段恢复电源门控模块12的输出端sdpoutput至关断之前的断点数据validdata，a->y->d同时变为validdata。

对于t7时刻。功耗管理单元111使隔离单元113从使能状态退出，电源门控模块12的输出端sdpoutput至下级逻辑模块13的输入端adpinput数据通路恢复正常。

本发明实施例提供的低功耗隔离电路，克服了nor型隔离单元的局限性，也能降低后端实现中布局布线的难度。

作为本发明实施例的另一方面，本发明实施例提供一种低功耗隔离方法，其应用于芯片，芯片包括电源门控模块与下级逻辑模块。

如图5所示，该低功耗隔离方法500包括：

步骤51、在芯片处于待机模式时，锁存下级逻辑模块进入待机模式之前的数据状态，并为下级逻辑模块在待机模式期间提供确定状态；

步骤52、在芯片处于唤醒模式时，恢复电源门控模块在进入待机模式之前的有效数据；

步骤53、退出锁存状态，使得恢复电源门控模块与下级逻辑模块之间的数据通路；

步骤54、将有效数据载入所述数据通路。

因此，其能够在给下级逻辑模块输出确定状态后，还可以保留与下级逻辑模块相关的输入/输出(io)口的状态。

由于方法实施例与上述低功耗隔离电路的各个实施例同属于一个发明构思，在内容不构成冲突的前提下，方法实施例可以应用上述低功耗隔离电路的各个实施例的内容。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。