一种极化码编码、译码方法、装置及设备与流程

本发明涉及通信技术领域，尤其涉及一种极化码编码、译码方法、装置、及设备。

背景技术：

极化码(polar码)是目前唯一理论上能够达到香农限的信道编码，并且具有较低的编译码复杂度。一经提出便在学术、工业界引起了广泛的关注。国际移动通信标准化组织3gpp确定了极化码作为5gembb(enhancemobilebroadband，增强移动宽带)场景的控制信道编码方案。

图1是现有技术实现极化码编码方案，下(上)行信道的控制信息(payload)首先经过crc(cyclicredundancycheck，循环冗余校验)校验位添加后，生成长度为k的信息比特序列；然后按照从前到后的顺序将信息比特填入到母码长度为n的编码序列中，母码中多余的比特位填0，称为冻结位，k/n称为码率。

根据3gpp约定，下行控制信道的crc检验位长度为24，上行可能会根据传输块长设置增加长度11的crc16，编码后的母码长度n为256或者512。

图2是现有技术的极化码译码方法(母码长度n＝8)由完全二叉树来描述。二叉树的最顶层为译码器所接收的软比特序列，从上至下逐层减半更新软比特值(称为α运算)，直至最底层(第0层)的节点7。对节点7进行路径选择后，根据选择路径的硬判结果更新节点8的软比特值，并对节点8进行路径分裂，硬判结果反馈至上一层(称为β运算)，以此类推直至节点7-节点14(称为叶子节点)全部遍历完毕。

由于译码过程中后一个节点更新软比特值依赖于前一个节点的路径选择后的硬判结果，因而不能采用并行算法，使得极化码的译码具有很大的译码时延，并且译码的复杂度较大。

技术实现要素：

有鉴于此，本发明提供一种极化码编码、译码方法、装置、设备及计算机可读存储介质，以降低极化码的译码的时延和复杂度。

为解决上述技术问题，第一方面，本发明实施例提供一种极化码编码方法，包括：

获取多个循环冗余校验crc校验比特；

在待编码序列中确定交织填充位置；

将所述多个crc检验比特中第一预定数量的crc校验比特，交织填充到所述待编码序列的交织填充位置上；

对交织填充有预定数量的crc校验比特的待编码序列进行极化编码，并向接收端发送编码后的序列；

其中，所述第一预定数量小于或等于所述多个crc校验比特的总个数。

其中，所述将所述多个crc检验比特中第一预定数量的crc校验比特，交织填充到所述待编码序列的交织填充位置上，包括：

将一极化码字对应的完全二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点；

将所述第一预定数量的crc校验比特中的crc校验比特，交织到任意一个待处理节点的比特序列中的最后一个比特位的位置；

根据交织后的crc校验比特所在的填充位置，确定交织后的crc校验比特在所述填充位置的crc校验比特的值，并将所述值填充到所述填充位置。

其中，交织填充位置l满足以下条件：其中，n1……nn为任意整数；

被交织填充到第一个填充位置上的第一crc校验比特，由所述编码序列中所述第一个填充位置之前的所有比特位生成；

被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位生成；或者，被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位以及位于第x-1个填充位置之前的第三预定数量的比特位生成，所述第三预定数量小于或等于位于第x-1个填充位置之前的比特位的总个数；其中x为2以上的整数。

其中，所述将一极化码字对应的完全二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点，包括：

在所述完全二叉树的第一层中，若第一目标节点的两个子节点都为冻结比特，则将所述第一目标节点确定为rate0节点；若第一目标节点的两个子节点都为信息比特，则将所述第一目标节点确定为rate1节点；若第一目标节点的左子节点为冻结比特，右节点为信息比特，则将所述第一目标节点确定为rep节点；若第一目标节点的左子节点为信息比特，右节点为冻结比特，则将所述第一目标节点确定为非四类节点；

在所述完全二叉树的第二层中，若第二目标节点的两个子节点都为rate0节点，则将所述第二目标节点确定为rate0节点；若第二目标节点的两个子节点都为rate1节点，则将所述第二目标节点确定为rate1节点；若第二目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第二目标节点确定为rep节点；若第二目标节点的左子节点为rep节点，右节点为rate1节点，则将所述第二目标节点确定为spc节点；否则将所述第二目标节点确定为非四类节点；

对于所述完全二叉树的第三层至最顶层中的自下而上的每一层，若第三目标节点的两个子节点都为rate0节点，则将所述第三目标节点确定为rate0节点；若第三目标节点的两个子节点都为rate1节点，则将所述第三目标节点确定为rate1节点；若第三目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第三目标节点确定为rep节点；若第三目标节点的左子节点为spc节点，右节点为rate1节点，则将所述第三目标节点确定为spc节点；否则将所述第三目标节点确定为非四类节点。

其中，所述方法还包括：

向所述接收端发送所述交织填充位置的信息；或者

与所述接收端预先约定所述交织填充位置的信息。

第二方面，本发明实施例提供一种极化码译码方法，包括：

接收发送端发送的编码序列；

获取crc校验比特在所述编码序列中的交织填充位置的信息；

根据所述交织填充位置的信息，对所述编码序列进行译码。

其中，所述根据所述交织填充位置的信息，对所述编码序列进行译码，包括：

根据所述编码序列，将编码序列对应的译码二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点；

根据所述交织填充位置的信息对所述待处理节点进行译码。

其中，所述根据所述交织填充位置的信息对所述待处理节点进行译码，包括：

对所述待处理节点进行更新软比特值计算和硬判决结果的反馈计算；

若根据所述交织填充位置的信息确定所述待处理节点交织填充有crc校验比特，则对所述待处理节点的硬判决结果中的第一个比特位进行crc校验；

若crc校验通过，则保留所述待处理节点对应的译码路径，否则删除所述待处理节点对应的译码路径；

若所有待处理节点的译码路径都被删除，则结束译码。

其中，所述获取crc校验比特在所述编码序列中的交织填充位置的信息，包括：

接收所述发送端发送的crc校验比特在所述编码序列中的交织填充位置的信息；或者

根据与所述发送端的预先约定，获取crc校验比特在所述编码序列中的交织填充位置的信息。

第三方面，本发明实施例提供一种极化码编码装置，其特征在于，包括：

获取模块，用于获取多个循环冗余校验crc校验比特；

确定模块，用于在待编码序列中确定交织填充位置；

交织填充模块，用于将所述多个crc检验比特中第一预定数量的crc校验比特，交织填充到所述待编码序列的交织填充位置上；

发送模块，用于对交织填充有预定数量的crc校验比特的待编码序列进行极化编码，并向接收端发送编码后的序列；

其中，所述第一预定数量小于或等于所述多个crc校验比特的总个数。

其中，所述交织填充模块包括：

第一处理子模块，用于将一极化码字对应的完全二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点；

确定子模块，用于将所述第一预定数量的crc校验比特中的crc校验比特，交织到任意一个待处理节点的比特序列中的最后一个比特位的位置；

交织填充子模块，用于根据交织后的crc校验比特所在的填充位置，确定交织后的crc校验比特在所述填充位置的crc校验比特的值，并将所述值填充到所述填充位置。

其中，交织填充位置l满足以下条件：其中，n1……nn为任意整数；

被交织填充到第一个填充位置上的第一crc校验比特，由所述编码序列中所述第一个填充位置之前的所有比特位生成；

被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位生成；或者，被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位以及位于第x-1个填充位置之前的第三预定数量的比特位生成，所述第三预定数量小于或等于位于第x-1个填充位置之前的比特位的总个数；其中x为2以上的整数。

其中，所述第一处理子模块用于，

在所述完全二叉树的第一层中，若第一目标节点的两个子节点都为冻结比特，则将所述第一目标节点确定为rate0节点；若第一目标节点的两个子节点都为信息比特，则将所述第一目标节点确定为rate1节点；若第一目标节点的左子节点为冻结比特，右节点为信息比特，则将所述第一目标节点确定为rep节点；若第一目标节点的左子节点为信息比特，右节点为冻结比特，则将所述第一目标节点确定为非四类节点；

在所述完全二叉树的第二层中，若第二目标节点的两个子节点都为rate0节点，则将所述第二目标节点确定为rate0节点；若第二目标节点的两个子节点都为rate1节点，则将所述第二目标节点确定为rate1节点；若第二目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第二目标节点确定为rep节点；若第二目标节点的左子节点为rep节点，右节点为rate1节点，则将所述第二目标节点确定为spc节点；否则将所述第二目标节点确定为非四类节点；

对于所述完全二叉树的第三层至最顶层中的自下而上的每一层，若第三目标节点的两个子节点都为rate0节点，则将所述第三目标节点确定为rate0节点；若第三目标节点的两个子节点都为rate1节点，则将所述第三目标节点确定为rate1节点；若第三目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第三目标节点确定为rep节点；若第三目标节点的左子节点为spc节点，右节点为rate1节点，则将所述第三目标节点确定为spc节点；否则将所述第三目标节点确定为非四类节点。

第四方面，本发明实施例提供一种极化码译码装置，包括：

接收模块，用于接收发送端发送的编码序列；

获取模块，用于获取crc校验比特在所述编码序列中的交织填充位置的信息；

译码模块，用于根据所述交织填充位置的信息，对所述编码序列进行译码。

其中，所述译码模块包括：

第二处理子模块，用于根据所述编码序列，将编码序列对应的译码二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点；

译码子模块，用于根据所述交织填充位置的信息对所述待处理节点进行译码。

其中，所述译码子模块包括：

计算单元，用于对所述待处理节点进行更新软比特值计算和硬判决结果的反馈计算；

校验单元，用于若根据所述交织填充位置的信息确定所述待处理节点交织填充有crc校验比特，则对所述待处理节点的硬判决结果中的第一个比特位进行crc校验；

第一处理单元，用于若crc校验通过，则保留所述待处理节点对应的译码路径，否则删除所述待处理节点对应的译码路径；

第二处理单元，用于若所有待处理节点的译码路径都被删除，则结束译码。

第五方面，本发明实施例提供一种极化码编码设备，包括：收发机、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序；所述处理器，用于读取存储器中的程序，执行下列过程：

获取多个循环冗余校验crc校验比特；在待编码序列中确定交织填充位置；将所述多个crc检验比特中第一预定数量的crc校验比特，交织填充到所述待编码序列的交织填充位置上；对交织填充有预定数量的crc校验比特的待编码序列进行极化编码；

所述收发机，用于向接收端发送编码后的序列；

其中，所述第一预定数量小于或等于所述多个crc校验比特的总个数。

其中，所述处理器还用于读取存储器中的程序，执行下列过程：

将一极化码字对应的完全二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点；

将所述第一预定数量的crc校验比特中的crc校验比特，交织到任意一个待处理节点的比特序列中的最后一个比特位的位置；

根据交织后的crc校验比特所在的填充位置，确定交织后的crc校验比特在所述填充位置的crc校验比特的值，并将所述值填充到所述填充位置。

其中，交织填充位置l满足以下条件：其中，n1……nn为任意整数；

被交织填充到第一个填充位置上的第一crc校验比特，由所述编码序列中所述第一个填充位置之前的所有比特位生成；

被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位生成；或者，被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位以及位于第x-1个填充位置之前的第三预定数量的比特位生成，所述第三预定数量小于或等于位于第x-1个填充位置之前的比特位的总个数；其中x为2以上的整数。

其中，所述处理器还用于读取存储器中的程序，执行下列过程：

在所述完全二叉树的第一层中，若第一目标节点的两个子节点都为冻结比特，则将所述第一目标节点确定为rate0节点；若第一目标节点的两个子节点都为信息比特，则将所述第一目标节点确定为rate1节点；若第一目标节点的左子节点为冻结比特，右节点为信息比特，则将所述第一目标节点确定为rep节点；若第一目标节点的左子节点为信息比特，右节点为冻结比特，则将所述第一目标节点确定为非四类节点；

在所述完全二叉树的第二层中，若第二目标节点的两个子节点都为rate0节点，则将所述第二目标节点确定为rate0节点；若第二目标节点的两个子节点都为rate1节点，则将所述第二目标节点确定为rate1节点；若第二目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第二目标节点确定为rep节点；若第二目标节点的左子节点为rep节点，右节点为rate1节点，则将所述第二目标节点确定为spc节点；否则将所述第二目标节点确定为非四类节点；

对于所述完全二叉树的第三层至最顶层中的自下而上的每一层，若第三目标节点的两个子节点都为rate0节点，则将所述第三目标节点确定为rate0节点；若第三目标节点的两个子节点都为rate1节点，则将所述第三目标节点确定为rate1节点；若第三目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第三目标节点确定为rep节点；若第三目标节点的左子节点为spc节点，右节点为rate1节点，则将所述第三目标节点确定为spc节点；否则将所述第三目标节点确定为非四类节点。

其中，所述收发机，还用于向所述接收端发送所述交织填充位置的信息；或者

所述处理器还用于读取存储器中的程序，执行下列过程：与所述接收端预先约定所述交织填充位置的信息。

第六方面，本发明实施例提供一种极化码译码设备，包括：收发机、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序；

所述收发机，用于接收发送端发送的编码序列；

所述处理器，用于读取存储器中的程序，执行下列过程：

获取crc校验比特在所述编码序列中的交织填充位置的信息；根据所述交织填充位置的信息，对所述编码序列进行译码。

其中，所述处理器还用于读取存储器中的程序，执行下列过程：

根据所述编码序列，将编码序列对应的译码二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点；

根据所述交织填充位置的信息对所述待处理节点进行译码。

其中，所述处理器还用于读取存储器中的程序，执行下列过程：

对所述待处理节点进行更新软比特值计算和硬判决结果的反馈计算；

若根据所述交织填充位置的信息确定所述待处理节点交织填充有crc校验比特，则对所述待处理节点的硬判决结果中的第一个比特位进行crc校验；

若crc校验通过，则保留所述待处理节点对应的译码路径，否则删除所述待处理节点对应的译码路径；

若所有待处理节点的译码路径都被删除，则结束译码。

其中，所述收发机，还用于接收所述发送端发送的crc校验比特在所述编码序列中的交织填充位置的信息；或者

所述处理器还用于读取存储器中的程序，执行下列过程：

根据与所述发送端的预先约定，获取crc校验比特在所述编码序列中的交织填充位置的信息。

第七方面，本发明实施例提供一种计算机可读存储介质，用于存储计算机程序，所述计算机程序被处理器执行时实现如第一方面所述的方法中的步骤；或者，所述计算机程序被处理器执行时实现第二方面所述的方法中的步骤。

本发明的上述技术方案的有益效果如下：

在本发明实施例中，在编码的过程中，将crc校验比特交织填充到待编码序列的交织填充位置上，然后再对该待编码序列进行编码，从而使得译码端在进行译码时，可将译码过程和crc校验过程结合在一起，节省了译码时延，降低了译码的复杂度。

附图说明

图1为现有技术中极化码编码方案的示意图；

图2为现有技术中极化码译码方法的完全二叉树的示意图；

图3为本发明实施例的极化码编码方法的流程图；

图4为本发明实施例的极化码译码方法的流程图；

图5为本发明实施例的极化码编码的示意图之一；

图6为本发明实施例的极化码编码的示意图之二；

图7为本发明实施例的译码方法中非完全二叉树示意图；

图8为本发明实施例的极化码译码的示意图；

图9为本发明实施例的极化码编码装置的示意图；

图10为本发明实施例的极化码编码装置的结构图；

图11为本发明实施例的极化码译码装置的示意图；

图12为本发明实施例的极化码编码设备的示意图；

图13为本发明实施例的极化码译码设备的示意图。

具体实施方式

下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

如图3所示，本发明实施例的极化码编码方法，包括：

步骤301、获取多个crc校验比特。

对于编码器输入的序列，首先进行crc编码，获得多个crc校验比特。

步骤302、在待编码序列中确定交织填充位置。

在本发明实施例中，交织填充位置满足以下条件：

(1)交织填充位置l满足以下条件：其中，n1……nn为任意整数；

(2)被交织填充到第一个填充位置上的第一crc校验比特，由所述编码序列中所述第一个填充位置之前的所有比特位生成；

(3)被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位生成；或者，被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位以及位于第x-1个填充位置之前的第三预定数量的比特位生成，所述第三预定数量小于或等于位于第x-1个填充位置之前的比特位的总个数；其中x为2以上的整数。

步骤303、将所述多个crc检验比特中第一预定数量的crc校验比特，交织填充到所述待编码序列的交织填充位置上。

具体的，在此步骤中，将一极化码字对应的完全二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点。将所述第一预定数量的crc校验比特中的crc校验比特，交织到任意一个待处理节点的比特序列中的最后一个比特位的位置，根据交织后的crc校验比特所在的填充位置，确定交织后的crc校验比特在所述填充位置的crc校验比特的值，并将所述值填充到所述填充位置。

在上述过程中，将一极化码字对应的完全二叉树缩聚成最小非完全二叉树时，按照如下方式确定以上类型的节点：

在所述完全二叉树的第一层中，若第一目标节点的两个子节点都为冻结比特，则将所述第一目标节点确定为rate0节点；若第一目标节点的两个子节点都为信息比特，则将所述第一目标节点确定为rate1节点；若第一目标节点的左子节点为冻结比特，右节点为信息比特，则将所述第一目标节点确定为rep节点；若第一目标节点的左子节点为信息比特，右节点为冻结比特，则将所述第一目标节点确定为非四类节点；

在所述完全二叉树的第二层中，若第二目标节点的两个子节点都为rate0节点，则将所述第二目标节点确定为rate0节点；若第二目标节点的两个子节点都为rate1节点，则将所述第二目标节点确定为rate1节点；若第二目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第二目标节点确定为rep节点；若第二目标节点的左子节点为rep节点，右节点为rate1节点，则将所述第二目标节点确定为spc节点；否则将所述第二目标节点确定为非四类节点；

对于所述完全二叉树的第三层至最顶层中的自下而上的每一层，若第三目标节点的两个子节点都为rate0节点，则将所述第三目标节点确定为rate0节点；若第三目标节点的两个子节点都为rate1节点，则将所述第三目标节点确定为rate1节点；若第三目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第三目标节点确定为rep节点；若第三目标节点的左子节点为spc节点，右节点为rate1节点，则将所述第三目标节点确定为spc节点；否则将所述第三目标节点确定为非四类节点。

如上所述，被交织填充到第一个填充位置上的第一crc校验比特，由所述编码序列中所述第一个填充位置之前的所有比特位生成；

被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位生成；或者，被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位以及位于第x-1个填充位置之前的第三预定数量的比特位生成，所述第三预定数量小于或等于位于第x-1个填充位置之前的比特位的总个数。

其中，第一crc校验比特和第二crc校验比特均指的是crc校验比特中的任一校验比特。

步骤304、对交织填充有预定数量的crc校验比特的待编码序列进行极化编码，并向接收端发送编码后的序列。

在本发明实施例中，在编码的过程中，将crc校验比特交织填充到待编码序列的交织填充位置上，然后再对该待编码序列进行编码，从而使得译码端在进行译码时，可将译码过程和crc校验过程结合在一起，节省了译码时延，降低了译码的复杂度。

在上述实施例的基础上，为进一步提高译码效率，节约译码时延，还可包括：向所述接收端发送所述交织填充位置的信息；或者与所述接收端预先约定所述交织填充位置的信息。

如图4所示，本发明实施例的极化码译码方法，包括：

步骤401、接收发送端发送的编码序列。

步骤402、获取crc校验比特在所述编码序列中的交织填充位置的信息。

具体的，在此步骤中，可根据与所述发送端的预先约定，获取crc校验比特在所述编码序列中的交织填充位置的信息，或者接收所述发送端发送的crc校验比特在所述编码序列中的交织填充位置的信息。

步骤403、根据所述交织填充位置的信息，对所述编码序列进行译码。

在译码的过程中，根据所述编码序列，将编码序列对应的译码二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点。其中，缩聚的过程可参照步骤303的缩聚过程。然后，根据所述交织填充位置的信息对所述待处理节点进行译码。

具体的，译码的时候，对所述待处理节点进行更新软比特值计算和硬判决结果的反馈计算。若根据所述交织填充位置的信息确定所述待处理节点交织填充有crc校验比特，则对所述待处理节点的硬判决结果中的第一个比特位进行crc校验。若crc校验通过，则保留所述待处理节点对应的译码路径，否则删除所述待处理节点对应的译码路径。若经判断，所有待处理节点的译码路径都被删除，则结束译码。

由此可以看出，在译码的时候将译码和crc校验相结合，在控制信道盲检过程中，实现了单次译码过程的提前终止，大大降低了5g系统中控制信道盲检的总时延，同时保证了提前终止的检测性能。

在本发明实施例中，在编码的过程中，将crc校验比特交织填充到待编码序列的交织填充位置上，然后再对该待编码序列进行编码，从而使得译码端在进行译码时，可将译码过程和crc校验过程结合在一起，节省了译码时延，降低了译码的复杂度。

现有技术中提出了一种降低极化码译码延时和复杂度的方法(简称为fscl算法)。虽然使用了fscl算法的极化码译码时延有所减少，但其时延和译码复杂度仍然是较大的。此外，按照5g的标准协议，极化码应用于控制信道中，而控制信道的译码过程与盲检过程结合在一起进行。所谓盲检是指接收机从搜索空间中抽取出一段信号进行译码的尝试，若能crc检验成功则判定检出了控制信息，否则判定尝试失败。在工程中，接收机实际在搜索空间中进行了多次的尝试(以lte(longtermevolution，长期演进)系统为例，需要44次盲检尝试)。在这么多次尝试中实际只有1-2次能真正检出控制信息，其余都以失败告终。而每次尝试都要先进行译码，再进行crc校验，结合之前所述的单次极化译码的时延较长问题，控制信道总的接收过程是漫长的。

为解决上述问题，在本发明实施例中提出了一种编码方法，即极化码校验比特的交织方法，如图5所示，将全部或者一部分的crc校验比特交织填充到待编码序列的特定位置上。

每个被交织填充的crc校验比特在编码序列中所在位置有以下特征：

(1)所在位置为：即为2的幂次方的和，其中，n1……nn为任意整数；

(2)每个被交织填充到位置l的crc校验比特由其前面的全部或者部分(即1—(l-1)位置)的比特位生成；

(3)两个被交织填充的crc校验比特之间的比特位全部用于生成后一个crc校验比特。

具体过程如下：

步骤501、将一个极化码字对应的完全二叉树缩聚成最小非完全二叉树。

所谓的最小非完全二叉树是指所有叶子节点为前述的四类节点，且树的节点个数最少，具体产生过程为：从下(第1层)而上(最顶层)对完全二叉树的各层递推产生节点类型(完全二叉树参见图2)。

对第1层：若一个节点的两个子节点都为冻结比特，记该节点为rate0节点；若一个节点的两个子节点都为信息比特，记该节点为rate1节点；若一个节点的两个子节点的左子节点为冻结比特，右子节点为信息比特，记该节点为rep节点；若一个节点的两个子节点的左子节点为信息比特，右子节点为冻结比特，记该节点为非四类节点。

对第2层：若一个节点的两个子节点都为rate0节点，记该节点为rate0节点；若一个节点的两个子节点都为rate1节点，记该节点为rate1节点；若一个节点的两个子节点的左子节点为rate0节点，右子节点为rep节点，记该节点为rep节点；若一个节点的两个子节点的左子节点为rep节点，右子节点为rate1节点，记该节点为spc节点；对其余情况，记该节点为非四类节点。

对第3层到最顶层，从下到上逐层计算：若一个节点的两个子节点都为rate0节点，记该节点为rate0节点；若一个节点的两个子节点都为rate1节点，记该节点为rate1节点；若一个节点的两个子节点的左子节点为rate0节点，右子节点为rep节点，记该节点为rep节点；若一个节点的两个子节点的左子节点为spc节点，右子节点为rate1节点，记该节点为spc节点；对其余情况，记该节点为非四类节点。

至此，将一棵完全二叉树缩聚成了最小的非完全二叉树。

步骤502、将一个crc校验位交织到任意一个rate1节点、rep节点、spc节点的比特序列中的最后一个比特位的位置，原来在该位置上及其以后的信息位序列向后顺延一个位置。

如图6所示，nodei是spc节点，由8个编码比特缩聚构成，将检验位crc1交织到最后一个比特(第8个)位，原来第8个比特位的信息比特以及其后的比特序列都向后移动1位。类似地，检验位crc2交织到nodej的rate1节点的最后一个比特(第4个)位，原来第4个比特位的信息比特以及其后的比特序列都向后移动1位。

重复步骤502，直到将x个crc比特都交织完成(x由工程中设定，取值为1..24)，在重复过程中不改变原来crc的先后顺序，如图5中，crc1仍然排在crc2之前。

步骤303、根据交织后的crc校验位所在的位置，由其之前的全部或者部分比特为确定该检验位的值，并填充到该比特位上。

如图6所示，第一个位置(l等于1)的crc比特值由其之前的全部信息比特序列生成；位置l(l大于或等于2时)上的crc比特值由其之前的全部或者部分比特序列确定。特别地，位置l和位置l+1之间的信息比特序列全部用于生成位置l+1的crc比特值。根据一段信息比特序列来生成crc的取值有多种现有实现方法，在此不再赘述。

在实际应用中，可利用能够实现上述编码方法的编码器进行编码。该编码器首先将输入的信源比特进行极化码的编码，然后根据上面所述校验比特的交织方法，将全部或者一部分的crc校验比特交织填充到编码序列的特定位置中，最后将编码后的序列发送至译码器。特别地，为进一步提高译码效率，编码器还将上述的交织填充crc校验位的位置也发送给译码器。

以下以一个具体的实例来说明编码器：

编码器的输入序列是长度k＝109的payload，首先进行crc编码，crc的生成矩阵是：

gcrc19(d)＝d¹⁹+d¹⁷+d¹³+d¹¹+d⁹+d⁸+d⁶+d⁵+d⁴+d³+1；

添加crc校验比特后payload长度为k＝128；选取crc的3个比特位交织到编码序列中；最后按照协议约定进行极化码编码和比特交织，码长n＝256。

相对应的，本发明实施例还提供了一种译码器，用于执行本发明实施例的极化码的译码方法。该译码器预先接收交织填充crc校验位的位置，然后对接收到的软比特进行译码。首先，译码器将极化码的译码二叉树缩聚为最小的非完全二叉树(如图7所示)。然后，逐个对四类节点进行译码，具体包括更新软比特值计算和硬判决结果的反馈计算。

结合图8所示，在译码过程中，当遇到交织填充crc校验位的位置(如图中的spc节点)，译码器不需要对硬判决的比特序列展开后再进行crc校验，而是直接对硬判决的第一个比特位(图中b0)进行crc校验，若通过校验，则保留译码的路径，否则删除该路径。当所有的路径都被删除时，则译码提前结束。

其中，本发明实施例的方案可以应用于通信系统(如3g，4g，5g通信系统)的信道编码、译码技术中。

如图9所示，本发明实施例的极化码编码装置包括：

获取模块901，用于获取多个循环冗余校验crc校验比特；

确定模块902，用于在待编码序列中确定交织填充位置；

交织填充模块903，用于将所述多个crc检验比特中第一预定数量的crc校验比特，交织填充到所述待编码序列的交织填充位置上；

发送模块904，用于对交织填充有预定数量的crc校验比特的待编码序列进行极化编码，并向接收端发送编码后的序列；

其中，所述第一预定数量小于或等于所述多个crc校验比特的总个数。

其中，所述交织填充模块903包括：

第一处理子模块，用于将一极化码字对应的完全二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点；确定子模块，用于将所述第一预定数量的crc校验比特中的crc校验比特，交织到任意一个待处理节点的比特序列中的最后一个比特位的位置；交织填充子模块，用于根据交织后的crc校验比特所在的填充位置，确定交织后的crc校验比特在所述填充位置的crc校验比特的值，并将所述值填充到所述填充位置。

其中，交织填充位置l满足以下条件：其中，n1……nn为任意整数；被交织填充到第一个填充位置上的第一crc校验比特，由所述编码序列中所述第一个填充位置之前的所有比特位生成；被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位生成；或者，被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位以及位于第x-1个填充位置之前的第三预定数量的比特位生成，所述第三预定数量小于或等于位于第x-1个填充位置之前的比特位的总个数；其中x为2以上的整数。

具体的，所述第一处理子模块用于：

在所述完全二叉树的第一层中，若第一目标节点的两个子节点都为冻结比特，则将所述第一目标节点确定为rate0节点；若第一目标节点的两个子节点都为信息比特，则将所述第一目标节点确定为rate1节点；若第一目标节点的左子节点为冻结比特，右节点为信息比特，则将所述第一目标节点确定为rep节点；若第一目标节点的左子节点为信息比特，右节点为冻结比特，则将所述第一目标节点确定为非四类节点；

在所述完全二叉树的第二层中，若第二目标节点的两个子节点都为rate0节点，则将所述第二目标节点确定为rate0节点；若第二目标节点的两个子节点都为rate1节点，则将所述第二目标节点确定为rate1节点；若第二目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第二目标节点确定为rep节点；若第二目标节点的左子节点为rep节点，右节点为rate1节点，则将所述第二目标节点确定为spc节点；否则将所述第二目标节点确定为非四类节点；

对于所述完全二叉树的第三层至最顶层中的自下而上的每一层，若第三目标节点的两个子节点都为rate0节点，则将所述第三目标节点确定为rate0节点；若第三目标节点的两个子节点都为rate1节点，则将所述第三目标节点确定为rate1节点；若第三目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第三目标节点确定为rep节点；若第三目标节点的左子节点为spc节点，右节点为rate1节点，则将所述第三目标节点确定为spc节点；否则将所述第三目标节点确定为非四类节点。

为进一步提高译码效率，所述发送模块还用于向所述接收端发送所述交织填充位置的信息。或者，如图10所示，所述装置还可包括：设置模块905，用于与所述接收端预先约定所述交织填充位置的信息。

本发明所述装置的工作原理可参照前述方法实施例的描述。

在本发明实施例中，在编码的过程中，将crc校验比特交织填充到待编码序列的交织填充位置上，然后再对该待编码序列进行编码，从而使得译码端在进行译码时，可将译码过程和crc校验过程结合在一起，节省了译码时延，降低了译码的复杂度。

如图11所示，本发明实施例的极化码译码装置，包括：

接收模块1101，用于接收发送端发送的编码序列；获取模块1102，用于获取crc校验比特在所述编码序列中的交织填充位置的信息；译码模块1103，用于根据所述交织填充位置的信息，对所述编码序列进行译码。

其中，所述译码模块1103包括：

第二处理子模块，用于根据所述编码序列，将编码序列对应的译码二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点；译码子模块，用于根据所述交织填充位置的信息对所述待处理节点进行译码。

具体的，所述译码子模块包括：

计算单元，用于对所述待处理节点进行更新软比特值计算和硬判决结果的反馈计算；校验单元，用于若根据所述交织填充位置的信息确定所述待处理节点交织填充有crc校验比特，则对所述待处理节点的硬判决结果中的第一个比特位进行crc校验；第一处理单元，用于若crc校验通过，则保留所述待处理节点对应的译码路径，否则删除所述待处理节点对应的译码路径；第二处理单元，用于若所有待处理节点的译码路径都被删除，则结束译码。

在本发明实施例中，所述获取模块1102具体用于，接收所述发送端发送的crc校验比特在所述编码序列中的交织填充位置的信息；或者根据与所述发送端的预先约定，获取crc校验比特在所述编码序列中的交织填充位置的信息。

本发明所述装置的工作原理可参照前述方法实施例的描述。

在本发明实施例中，在编码的过程中，将crc校验比特交织填充到待编码序列的交织填充位置上，然后再对该待编码序列进行编码，从而使得译码端在进行译码时，可将译码过程和crc校验过程结合在一起，节省了译码时延，降低了译码的复杂度。

如图12所示，本发明实施例的极化码编码设备，包括：

处理器1200，用于读取存储器1220中的程序，执行下列过程：

获取多个循环冗余校验crc校验比特；在待编码序列中确定交织填充位置；将所述多个crc检验比特中第一预定数量的crc校验比特，交织填充到所述待编码序列的交织填充位置上；对交织填充有预定数量的crc校验比特的待编码序列进行极化编码；

收发机1210，用于在处理器1200的控制下向接收端发送编码后的序列。

其中，所述第一预定数量小于或等于所述多个crc校验比特的总个数。

其中，在图12中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器1200代表的一个或多个处理器和存储器1220代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。收发机1210可以是多个元件，即包括发送机和收发机，提供用于在传输介质上与各种其他装置通信的单元。处理器1200负责管理总线架构和通常的处理，存储器1220可以存储处理器1200在执行操作时所使用的数据。

处理器1200负责管理总线架构和通常的处理，存储器1220可以存储处理器1200在执行操作时所使用的数据。

处理器1200还用于读取所述计算机程序，执行如下步骤:

将一极化码字对应的完全二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点；

将所述第一预定数量的crc校验比特中的crc校验比特，交织到任意一个待处理节点的比特序列中的最后一个比特位的位置；

根据交织后的crc校验比特所在的填充位置，确定交织后的crc校验比特在所述填充位置的crc校验比特的值，并将所述值填充到所述填充位置。

其中，交织填充位置l满足以下条件：其中，n1……nn为任意整数；

被交织填充到第一个填充位置上的第一crc校验比特，由所述编码序列中所述第一个填充位置之前的所有比特位生成；

被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位生成；或者，被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位以及位于第x-1个填充位置之前的第三预定数量的比特位生成，所述第三预定数量小于或等于位于第x-1个填充位置之前的比特位的总个数；其中x为2以上的整数。

处理器1200还用于读取所述计算机程序，执行如下步骤:

在所述完全二叉树的第一层中，若第一目标节点的两个子节点都为冻结比特，则将所述第一目标节点确定为rate0节点；若第一目标节点的两个子节点都为信息比特，则将所述第一目标节点确定为rate1节点；若第一目标节点的左子节点为冻结比特，右节点为信息比特，则将所述第一目标节点确定为rep节点；若第一目标节点的左子节点为信息比特，右节点为冻结比特，则将所述第一目标节点确定为非四类节点；

在所述完全二叉树的第二层中，若第二目标节点的两个子节点都为rate0节点，则将所述第二目标节点确定为rate0节点；若第二目标节点的两个子节点都为rate1节点，则将所述第二目标节点确定为rate1节点；若第二目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第二目标节点确定为rep节点；若第二目标节点的左子节点为rep节点，右节点为rate1节点，则将所述第二目标节点确定为spc节点；否则将所述第二目标节点确定为非四类节点；

对于所述完全二叉树的第三层至最顶层中的自下而上的每一层，若第三目标节点的两个子节点都为rate0节点，则将所述第三目标节点确定为rate0节点；若第三目标节点的两个子节点都为rate1节点，则将所述第三目标节点确定为rate1节点；若第三目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第三目标节点确定为rep节点；若第三目标节点的左子节点为spc节点，右节点为rate1节点，则将所述第三目标节点确定为spc节点；否则将所述第三目标节点确定为非四类节点。

其中，所述收发机，还用于向所述接收端发送所述交织填充位置的信息；或者所述处理器还用于读取存储器中的程序，执行下列过程：与所述接收端预先约定所述交织填充位置的信息。

如图13所示，本发明实施例的极化码编码设备，包括：

处理器1300，用于读取存储器1320中的程序，执行下列过程：

获取crc校验比特在所述编码序列中的交织填充位置的信息；根据所述交织填充位置的信息，对所述编码序列进行译码；

收发机1310，用于在处理器1300的控制下接收发送端发送的编码序列。

其中，所述第一预定数量小于或等于所述多个crc校验比特的总个数。

其中，在图13中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器1300代表的一个或多个处理器和存储器1320代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。收发机1310可以是多个元件，即包括发送机和收发机，提供用于在传输介质上与各种其他装置通信的单元。处理器1300负责管理总线架构和通常的处理，存储器1320可以存储处理器1300在执行操作时所使用的数据。

处理器1300负责管理总线架构和通常的处理，存储器1320可以存储处理器1300在执行操作时所使用的数据。

处理器1300还用于读取所述计算机程序，执行如下步骤:

根据所述编码序列，将编码序列对应的译码二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点；

根据所述交织填充位置的信息对所述待处理节点进行译码。

处理器1300还用于读取所述计算机程序，执行如下步骤:

对所述待处理节点进行更新软比特值计算和硬判决结果的反馈计算；

若根据所述交织填充位置的信息确定所述待处理节点交织填充有crc校验比特，则对所述待处理节点的硬判决结果中的第一个比特位进行crc校验；

若crc校验通过，则保留所述待处理节点对应的译码路径，否则删除所述待处理节点对应的译码路径；

若所有待处理节点的译码路径都被删除，则结束译码。

所述收发机1310，还用于接收所述发送端发送的crc校验比特在所述编码序列中的交织填充位置的信息；或者

所述处理器1300还用于读取存储器中的程序，执行下列过程：

根据与所述发送端的预先约定，获取crc校验比特在所述编码序列中的交织填充位置的信息。

此外，本发明实施例的计算机可读存储介质，用于存储计算机程序，所述计算机程序可被处理器执行实现以下步骤：

获取多个循环冗余校验crc校验比特；

在待编码序列中确定交织填充位置；

将所述多个crc检验比特中第一预定数量的crc校验比特，交织填充到所述待编码序列的交织填充位置上；

对交织填充有预定数量的crc校验比特的待编码序列进行极化编码，并向接收端发送编码后的序列；

其中，所述第一预定数量小于或等于所述多个crc校验比特的总个数。

其中，所述将所述多个crc检验比特中第一预定数量的crc校验比特，交织填充到所述待编码序列的交织填充位置上，包括：

将一极化码字对应的完全二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点；

将所述第一预定数量的crc校验比特中的crc校验比特，交织到任意一个待处理节点的比特序列中的最后一个比特位的位置；

根据交织后的crc校验比特所在的填充位置，确定交织后的crc校验比特在所述填充位置的crc校验比特的值，并将所述值填充到所述填充位置。

其中，交织填充位置l满足以下条件：其中，n1……nn为任意整数；

被交织填充到第一个填充位置上的第一crc校验比特，由所述编码序列中所述第一个填充位置之前的所有比特位生成；

被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位生成；或者，被交织填充到除所述第一个填充位置之外的第x个填充位置上的第二crc校验比特，由位于第x-1个填充位置的crc校验比特和第x个填充位置之间的所有比特位以及位于第x-1个填充位置之前的第三预定数量的比特位生成，所述第三预定数量小于或等于位于第x-1个填充位置之前的比特位的总个数；其中x为2以上的整数。

其中，所述将一极化码字对应的完全二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点，包括：

在所述完全二叉树的第一层中，若第一目标节点的两个子节点都为冻结比特，则将所述第一目标节点确定为rate0节点；若第一目标节点的两个子节点都为信息比特，则将所述第一目标节点确定为rate1节点；若第一目标节点的左子节点为冻结比特，右节点为信息比特，则将所述第一目标节点确定为rep节点；若第一目标节点的左子节点为信息比特，右节点为冻结比特，则将所述第一目标节点确定为非四类节点；

在所述完全二叉树的第二层中，若第二目标节点的两个子节点都为rate0节点，则将所述第二目标节点确定为rate0节点；若第二目标节点的两个子节点都为rate1节点，则将所述第二目标节点确定为rate1节点；若第二目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第二目标节点确定为rep节点；若第二目标节点的左子节点为rep节点，右节点为rate1节点，则将所述第二目标节点确定为spc节点；否则将所述第二目标节点确定为非四类节点；

对于所述完全二叉树的第三层至最顶层中的自下而上的每一层，若第三目标节点的两个子节点都为rate0节点，则将所述第三目标节点确定为rate0节点；若第三目标节点的两个子节点都为rate1节点，则将所述第三目标节点确定为rate1节点；若第三目标节点的左子节点为rate0节点，右节点为rep节点，则将所述第三目标节点确定为rep节点；若第三目标节点的左子节点为spc节点，右节点为rate1节点，则将所述第三目标节点确定为spc节点；否则将所述第三目标节点确定为非四类节点。

其中，所述方法还包括：

向所述接收端发送所述交织填充位置的信息；或者

与所述接收端预先约定所述交织填充位置的信息。

此外，本发明实施例的计算机可读存储介质，用于存储计算机程序，所述计算机程序可被处理器执行实现以下步骤：

接收发送端发送的编码序列；

获取crc校验比特在所述编码序列中的交织填充位置的信息；

根据所述交织填充位置的信息，对所述编码序列进行译码。

其中，所述根据所述交织填充位置的信息，对所述编码序列进行译码，包括：

根据所述编码序列，将编码序列对应的译码二叉树缩聚成最小非完全二叉树，在所述最小非完全二叉树中确定待处理节点，其中所述待处理节点包括rate0节点、rate1节点、rep节点、spc节点中的至少一种类型的节点；

根据所述交织填充位置的信息对所述待处理节点进行译码。

其中，所述根据所述交织填充位置的信息对所述待处理节点进行译码，包括：

对所述待处理节点进行更新软比特值计算和硬判决结果的反馈计算；

若根据所述交织填充位置的信息确定所述待处理节点交织填充有crc校验比特，则对所述待处理节点的硬判决结果中的第一个比特位进行crc校验；

若crc校验通过，则保留所述待处理节点对应的译码路径，否则删除所述待处理节点对应的译码路径；

若所有待处理节点的译码路径都被删除，则结束译码。

其中，所述获取crc校验比特在所述编码序列中的交织填充位置的信息，包括：

接收所述发送端发送的crc校验比特在所述编码序列中的交织填充位置的信息；或者

根据与所述发送端的预先约定，获取crc校验比特在所述编码序列中的交织填充位置的信息。

在本申请所提供的几个实施例中，应该理解到，所揭露方法和装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述收发方法的部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-onlymemory，简称rom)、随机存取存储器(randomaccessmemory，简称ram)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。