压电振动器件以及具备其的SIP模块的制作方法

本发明涉及晶体振荡器等压电振动器件以及具备其的sip模块。

背景技术：

近年，各种电子设备朝着工作频率高频化、封装体小型化(特别是低矮化)方向发展。因此，随着高频化、封装体小型化，要求压电振动器件(例如，晶体谐振器、晶体振荡器等)也能应对高频化及封装体小型化。

上述压电振动器件的壳体由近似长方体的封装体构成。该封装体包括例如由玻璃或石英晶体构成的第一密封构件及第二密封构件、和例如由石英晶体构成并在两个主面上形成有激励电极的压电振动片，第一密封构件与第二密封构件间通过晶体振动片而层叠接合。并且，配置在封装体内部(内部空间)的压电振动片的振动部(激励电极)被气密密封(例如，专利文献1)。以下，将这种压电振动器件的层叠形态称为三明治结构。

另外，专利文献2中公开了一种在压电振动器件的背面设有用于向电路基板安装的安装端子的表面安装型压电振动器件。

与现有技术结构的压电振动器件相比，三明治结构的压电振动器件容易实现薄型化，即便是作为振荡电路而安装了ic芯片的压电振荡器，器件也能被充分薄型化，从而易于内置于sip(systeminapackage)这样的封装体内。在此，现有技术结构的压电振动器件是指，在陶瓷构成的封装体壳体内部封入晶体谐振元件的结构，即，陶瓷封装体器件。

但是，sip中内置的其它器件大多是通过引线键合而安装于电路基板。因此，表面安装型压电振动器件中，若使用与其它器件不同的安装方法，则会使向电路基板安装的安装工序变得烦杂。

另外，三明治结构的压电振动器件由于封装体较薄，所以容易与电路基板(特别是，采用多层电路基板的情况下)中存在的布线等之间发生电容耦合。因而，需要采取用于防止这样的电容耦合的屏蔽对策。然而，表面安装型压电振动器件中，由于器件的底面上形成有用于向电路基板安装的安装端子，所以难以设置防止电容耦合用的屏蔽电极。

现有技术文献

专利文献

专利文献1：日本特开2010-252051号公报

专利文献2：日本特开2015-165613号公报

技术实现要素：

鉴于上述情况，本发明的目的在于，提供一种适合于向sip安装的三明治结构的压电振动器件以及具备其的sip模块。

为了解决上述技术问题，本发明提供一种压电振动器件，该压电振动器件设有，在基板的一个主面上形成有第一激励电极，在所述基板的另一个主面上形成有与所述第一激励电极成对的第二激励电极的压电振动板；将所述压电振动板的所述第一激励电极覆盖的第一密封构件；及将所述压电振动板的所述第二激励电极覆盖的第二密封构件，所述第一密封构件与所述压电振动板接合，所述第二密封构件与所述压电振动板接合，形成将包括所述第一激励电极和所述第二激励电极的所述压电振动板的振动部气密密封的内部空间，该压电振动器件的其特征在于：在所述第一密封构件的外表面形成有引线键合用的安装垫。

基于上述结构，通过设置引线键合用的安装垫，能实现非表面安装型的引线键合安装的压电振动器件。并且，利用引线键合安装，能通过sip安装而容易地将压电振动器件内置于封装体。

此外，引线键合安装面需要有提拉导线用的高度，同时，ic芯片安装面中ic芯片的厚度会使高度增加。因此，通过使ic芯片安装面与引线键合垫的安装面为同一个面，能防止压电振动器件中的器件高度增加。

另外，上述压电振动器件中，可构成为，在所述第二密封构件的外表面形成有屏蔽电极。

基于上述结构，电路基板(例如多层印刷电路板)中存在与第一激励电极及第二激励电极相向而对的信号布线的情况下，由于在第二密封构件的外表面设置有屏蔽电极，所以能防止激励电极与信号布线之间发生电容耦合。三明治结构的压电振动器件由于采用薄型结构，激励电极与其它布线之间容易发生电容耦合，因而这样的屏蔽对策较为有效。

另外，上述压电振动器件中，所述引线键合用的安装垫可被配置为，不与所述第一激励电极及所述第二激励电极重叠。

基于上述结构，能避免引线键合用的安装垫与激励电极之间发生电容耦合，从而能抑制由电容耦合引起的压电振动器件的特性变动。

另外，上述压电振动器件中，所述引线键合用的安装垫可被配置为，与所述内部空间周围的框体相向而对。

基于上述结构，在引线键合工序中，由于将安装垫配置为避开压电振动器件的内部空间地与框体相向而对，所以能防止引线键合时的按压力造成压电振动器件变形的情况发生。

另外，上述压电振动器件中，可构成为，在所述第一密封构件的外表面安装有ic芯片。

引线键合安装面需要有提拉导线用的高度，同时，ic芯片安装面中ic芯片的厚度会使高度增加。因此，通过使ic芯片安装面与引线键合垫的安装面为同一个面，能抑制压电振动器件中的器件高度增加。

另外，上述压电振动器件中，可构成为，在所述第一密封构件的外表面形成有所述ic芯片的安装端子，所述ic芯片的安装端子被配置为，不与所述第一激励电极及所述第二激励电极重叠。

基于上述结构，能避免ic芯片的安装端子与激励电极之间发生电容耦合，从而能抑制电容耦合引起的压电振动器件的特性变动。

另外，上述压电振动器件中，可构成为，在所述引线键合用的安装垫的周围形成有沟槽。

基于上述结构，利用密封树脂在ic芯片周围成型时，由于引线键合用的安装垫周围形成有沟槽，所以能防止密封树脂流到该安装垫上。

另外，本发明的sip模块的特征在于，具备上述记载的压电振动器件。

发明效果：

本发明的压电振动器件由于设置有引线键合用的安装垫，所以能实现非表面安装型的引线键合安装的压电振动器件。并且，利用引线键合安装，能通过sip安装而容易地将压电振动器件内置于封装体。

另外，引线键合安装面需要有提拉导线用的高度，同时，ic芯片安装面中ic芯片的厚度会使高度增加。因此，通过使ic芯片安装面与引线键合垫的安装面为同一个面，能抑制压电振动器件中的器件高度增加。

附图说明

图1是示意性地表示本实施方式所涉及的晶体振荡器的结构的概要结构图。

图2是晶体振荡器的第一密封构件的概要俯视图。

图3是晶体振荡器的第一密封构件的概要仰视图。

图4是晶体振荡器的晶体振动片的概要俯视图。

图5是晶体振荡器的晶体振动片的概要仰视图。

图6是晶体振荡器的第二密封构件的概要俯视图。

图7是晶体振荡器的第二密封构件的概要仰视图。

图8是表示晶体振荡器中的各接合构件俯视时的位置关系的图。

图9是表示晶体振荡器的第二密封构件的变形例的概要仰视图。

图10是表示晶体振荡器中的ic芯片安装部附近的示意截面图。

图11是表示晶体振荡器的第一密封构件的变形例的概要俯视图。

图12是表示晶体振荡器的第一密封构件的变形例的概要俯视图。

图13是表示晶体振荡器的第一密封构件的变形例的概要俯视图。

图14是表示使用了晶体振荡器的sip模块的概要结构的截面图。

具体实施方式

以下，参照附图对本发明的实施方式进行详细说明。

图1是示意性地表示作为采用了本发明的压电振动器件的晶体振荡器101的概要结构图。在以下说明中，列举将ic芯片作为构成要素的晶体振荡器101被当作压电振动器件的例子，但本发明不局限于此。本发明所涉及的压电振动器件中也包括不将ic芯片作为构成要素的晶体谐振器等。

本发明的实施方式所涉及的晶体振荡器101如图1所示，具备晶体振动片(压电振动板)2、第一密封构件3、及第二密封构件4。晶体振荡器101中，晶体振动片2与第一密封构件3接合，晶体振动片2与第二密封构件4接合，从而构成三明治结构的封装体12。第一密封构件3以将晶体振动片2的一个主面211上形成的第一激励电极221(参照图4)覆盖的方式与晶体振动片2接合。第二密封构件4以将晶体振动片2的另一个主面212上形成的第二激励电极222(参照图5)覆盖的方式与晶体振动片2接合。

作为晶体谐振器的封装体12中，第一密封构件3的一个主面311上安装有ic芯片5。作为电子部件元件的ic芯片5是与晶体谐振器一起构成振荡电路的单芯片集成电路元件。晶体振荡器101由作为晶体谐振器的封装体12、及在其上安装的ic芯片5构成。

晶体振荡器101中，第一密封构件3及第二密封构件4分别与晶体振动片2的两个主面(一个主面211、另一个主面212)接合，而形成封装体12的内部空间13，在该内部空间13中，包括第一激励电极221和第二激励电极222的振动部22(参照图4、图5)被气密密封。本实施方式所涉及的晶体振荡器101例如采用1.0×0.8mm的封装体尺寸，从而实现了小型化和低矮化。

下面，参照图1～图7，对上述晶体振荡器101的各构成部分进行说明。在此，对晶体振动片2、第一密封构件3、及第二密封构件4各自的单体结构进行说明。

晶体振动片2是由石英晶体构成的压电基片，如图4、图5所示，其两个主面211、212被加工(镜面加工)成平坦平滑面。本实施方式中，作为晶体振动片2，采用实现厚度剪切振动的at切石英晶体片。图4、图5所示的晶体振动片2中，晶体振动片2的两个主面211、212在xz′平面上。该xz′平面中，晶体振动片2的短边方向为x轴方向；晶体振动片2的长边方向为z′轴方向。另外，at切是指，人工石英晶体的三个晶轴，即电轴(x轴)、机械轴(y轴)、及光轴(z轴)中，以相对z轴绕x轴转动35°15′的倾斜角度进行切割的加工手法。at切石英晶体片中，x轴与石英晶体的晶轴一致。y′轴及z′轴与相对石英晶体的晶轴的y轴及z轴分别倾斜了35°15′的轴一致。y′轴方向及z′轴方向相当于将at切石英晶体片切割时的切割方向。

晶体振动片2的两个主面211、212上形成有一对激励电极(第一激励电极221、第二激励电极222)。晶体振动片2具有被形成为近似矩形的振动部22、包围着该振动部22的外周的外框部23、及将振动部22与外框部23连结的连结部24，振动部22、连结部24、及外框部23被构成为一体。本实施方式中，连结部24只被设置在振动部22与外框部23之间的一个部位，未设置连结部24的部位成为空隙22b。另外，虽未图示，但振动部22和连结部24被构成为比外框部23更薄。如此，由于外框部23与连结部24厚度不同，所以外框部23的固有振动频率与连结部24的压电振动频率不同，因而，外框部23不容易与连结部24的压电振动产生共振。

连结部24只从位于振动部22的+x方向及-z′方向的一个角部22a朝着-z′方向延伸(突出)到外框部23。如此，振动部22的外周端部中，由于在压电振动的位移较小的角部22a设置有连结部24，所以与将连结部24设置在角部22a以外的部分(边的中间部分)的情况相比，能防止压电振动经由连结部24而泄露到外框部23，从而能使振动部22高效地进行压电振动。

第一激励电极221设置在振动部22的一个主面侧，第二激励电极222设置在振动部22的另一个主面侧。第一激励电极221、第二激励电极222分别与引出电极(第一引出电极223、第二引出电极224)连接。从第一激励电极221引出的第一引出电极223从连结部24经过而与外框部23上形成的连接用接合图案116相连接。从第二激励电极222引出的第二引出电极224从连结部24经过而与外框部23上形成的连接用接合图案124相连接。第一激励电极221及第一引出电极223由在一个主面211上进行物理气相沉积而形成的基底pvd膜、和在该基底pvd膜上进行物理气相沉积而叠层形成的电极pvd膜构成。第二激励电极222及第二引出电极224由在另一个主面212上进行物理气相沉积而形成的基底pvd膜、和在该基底pvd膜上进行物理气相沉积而叠层形成的电极pvd膜构成。

在晶体振动片2的两个主面211、212上，分别设置有用于将晶体振动片2与第一密封构件3及第二密封构件4接合的振动侧密封部。振动侧密封部由晶体振动片2的一个主面211上形成的振动侧第一接合图案251、和晶体振动片2的另一个主面212上形成的振动侧第二接合图案252构成。振动侧第一接合图案251和振动侧第二接合图案252被设置在上述外框部23，俯视呈环形。第一激励电极221和第二激励电极222未与振动侧第一接合图案251和振动侧第二接合图案252电连接。

振动侧第一接合图案251由在一个主面211上进行物理气相沉积而形成的基底pvd膜、和在该基底pvd膜上进行物理气相沉积而叠层形成的电极pvd膜构成。振动侧第二接合图案252由在另一个主面212上进行物理气相沉积而形成的基底pvd膜、和在该基底pvd膜上进行物理气相沉积而叠层形成的电极pvd膜构成。即，振动侧第一接合图案251与振动侧第二接合图案252结构相同，均由多个层在两个主面211、212上叠层而构成，从其最下层侧起依次蒸镀形成有ti(钛)层和au(金)层。如此，振动侧第一接合图案251和振动侧第二接合图案252中，基底pvd膜由单一材料(ti)构成，电极pvd膜由单一材料(au)构成，电极pvd膜比基底pvd膜更厚。另外，晶体振动片2的一个主面211上形成的第一激励电极221与振动侧第一接合图案251厚度相同，第一激励电极221的表面和振动侧第一接合图案251的表面由同一金属构成。同样，晶体振动片2的另一个主面212上形成的第二激励电极222与振动侧第二接合图案252厚度相同，第二激励电极222的表面和振动侧第二接合图案252的表面由同一金属构成。另外，振动侧第一接合图案251和振动侧第二接合图案252为非sn(锡)图案。

在此，通过对第一激励电极221、第一引出电极223、及振动侧第一接合图案251采用相同结构，可以通过同一工序将它们一并形成。同样，通过对第二激励电极222、第二引出电极224、及振动侧第二接合图案252采用相同结构，可以通过同一工序将它们一并形成。详细而言，可通过用真空蒸镀或溅射、离子镀、分子束外延(mbe)、激光烧蚀等pvd法(例如，光刻等加工中的图案化用的膜形成法)形成基底pvd膜或电极pvd膜，而一并进行膜形成，如此，能减少制造工序，有利于降低成本。

晶体振动片2的一个主面211中，如图4所示，除了第一激励电极221、第一引出电极223、及振动侧第一接合图案251以外，还形成有九个连接用接合图案111～119。连接用接合图案111～114被设置在晶体振动片2的外框部23的、晶体振动片2的四个角落(角部)的区域。连接用接合图案111～114被设置为与振动侧第一接合图案251相隔规定间隔。

连接用接合图案115、116被设置在晶体振动片2的外框部23的、晶体振动片2的振动部22的一z’方向侧。另外，连接用接合图案115、116沿着x轴方向排列，连接用接合图案115被配置在-x方向侧，连接用接合图案116被配置在+x方向侧。连接用接合图案116如上述所述那样与第一引出电极223相连接。

相对于连接用接合图案115、116，连接用接合图案117被设置在z’轴方向的相反侧(晶体振动片2的振动部22的+z’方向侧)，与连接用接合图案115、116之间夹着晶体振动片2的振动部22。连接用接合图案117在晶体振动片2的外框部23沿x轴方向延伸。

连接用接合图案118、119被设置在晶体振动片2的外框部23的、振动部22的x轴方向的两侧。即，连接用接合图案118、119被设置在沿靠晶体振动片2的长边边缘的长边边缘近傍区域，沿z’轴方向延伸。连接用接合图案118被设置在晶体振动片2的一个主面211上形成的连接用接合图案111与连接用接合图案113之间。连接用接合图案119被设置在连接用接合图案112与连接用接合图案114之间。

在晶体振动片2的另一个主面212上，如图5所示，除了第二激励电极222、第二引出电极224、及振动侧第二接合图案252以外，还形成有八个连接用接合图案120～127。连接用接合图案120～123被设置在晶体振动片2的外框部23的、晶体振动片2的四个角落(角部)的区域。连接用接合图案120～123被设置为，与振动侧第二接合图案252相隔规定间隔。

连接用接合图案124、125被设置在晶体振动片2的外框部23的、晶体振动片2的振动部22的z’轴方向的两侧，连接用接合图案124被配置在-z’方向侧；连接用接合图案125被配置在+z’方向侧。连接用接合图案124、125沿x轴方向延伸。另外，连接用接合图案124如上所述那样与第二引出电极224相连接。

连接用接合图案126、127被设置在晶体振动片2的外框部23的、振动部22的x轴方向的两侧。即，连接用接合图案126、127被设置在沿靠晶体振动片2的长边边缘的长边边缘近傍区域，沿z’轴方向延伸。连接用接合图案126被设置在晶体振动片2的一个主面211上形成的连接用接合图案120与连接用接合图案122之间。连接用接合图案127被设置在连接用接合图案121与连接用接合图案123之间。

连接用接合图案111～127与振动侧第一接合图案251、振动侧第二接合图案252结构相同，可以通过形成振动侧第一接合图案251、振动侧第二接合图案252的工序来形成连接用接合图案111～127。具体而言，连接用接合图案111～127由在晶体振动片2的两个主面211、212上进行物理气相沉积而形成的基底pvd膜、和在该基底pvd膜上进行物理气相沉积而叠层形成的电极pvd膜构成。

另外，如图4、图5所示，晶体振动片2上形成有将一个主面211与另一个主面212之间贯通的两个通孔(第一通孔151、第二通孔152)。第一通孔151被形成在连接用接合图案112与连接用接合图案121重叠的区域，将连接用接合图案112与连接用接合图案121导通。第二通孔152被形成在连接用接合图案115与连接用接合图案124重叠的区域，将连接用接合图案115与连接用接合图案124导通。

第一通孔151及第二通孔152中，沿着该第一通孔151及第二通孔152各自的内壁面形成有用于将一个主面211上形成的电极与另一个主面212上形成的电极导通的贯通电极151a、152a。并且，第一通孔151及第二通孔152各自的中央部分成为将一个主面211与另一个主面212之间贯通的中空状态的贯通部分151b、152b。

晶体振荡器101中，第一通孔151及连接用接合图案111～114、118～123、126、127被设置为，比振动侧第一接合图案251及振动侧第二接合图案252更位于外周侧。第二通孔152及连接用接合图案115～117、124、125被设置为，比振动侧第一接合图案251及振动侧第二接合图案252更位于内周侧。连接用接合图案111～127未与振动侧第一接合图案251及振动侧第二接合图案252电连接。

第一密封构件3采用弯曲刚度(截面二阶矩×杨氏模数)在1000[n·mm²]以下的材料。具体而言，如图2、图3所示，第一密封构件3是由一枚玻璃晶片构成的长方体基板，该第一密封构件3的另一个主面312(与晶体振动片2接合的面)被加工(镜面加工)成平坦平滑面。

该第一密封构件3的另一个主面312上形成有密封侧第一接合图案321，作为用于与晶体振动片2接合的密封侧第一密封部。密封侧第一接合图案321被形成为俯视呈环形。该密封侧第一接合图案321由在第一密封构件3上进行物理气相沉积而形成的基底pvd膜、和在该基底pvd膜上进行物理气相沉积而叠层形成的电极pvd膜构成。另外，本实施方式中，基底pvd膜采用ti，电极pvd膜采用au。另外，密封侧第一接合图案321是非sn图案。

如图2所示，在第一密封构件3的一个主面311(安装ic芯片5的面)上，形成有包括安装作为振荡电路元件的ic芯片5的安装垫在内的六个电极图案(四个电极图案371及两个电极图案372)。四个电极图案371是用于将晶体振荡器101引线键合安装于电路基板(未图示)的电极图案，在一方的端部(中央侧)有安装ic芯片5的安装垫；在另一方的端部(外周侧)有引线键合垫。两个电极图案372是用于将ic芯片5与第一激励电极221及第二激励电极222连接的电极图案，一方的端部(中央侧)有安装ic芯片5的安装垫。通过fcb(flipchipbonding，倒装焊接)法，用金属凸点(例如金凸点等)38(参照图1)将ic芯片5接合在电极图案371、372上。

另外，在本发明的压电振动器件是未安装ic芯片的晶体谐振器的情况下，该晶体谐振器与作为另设的芯片安装在电路基板上的ic芯片连接而发挥振荡器的功能。在此情况下，第一密封构件3的一个主面311中，只形成用于与晶体谐振器的第一激励电极221及第二激励电极222连接的电极图案，该电极图案与ic芯片连接。

在第一密封构件3的另一个主面312上，如图3所示，除了密封侧第一接合图案321以外，还形成有九个连接用接合图案128～136及布线图案33。连接用接合图案128～131被设置在第一密封构件3的四个角落(角部)的区域。连接用接合图案128～131被设置为，与密封侧第一接合图案321相隔规定间隔。

连接用接合图案132、133被设置在第一密封构件3的a2方向侧。另外，连接用接合图案132、133沿b轴方向排列，连接用接合图案132被配置在b1方向侧，连接用接合图案133被配置在b2方向侧。另外，图3中的a1方向及a2方向与图4中的+z’方向及-z’方向分别一致，b1方向及b2方向与-x方向及+x方向分别一致。

连接用接合图案134被设置在第一密封构件3的a1方向侧，沿着b轴方向延伸。另外，在连接用接合图案132与连接用接合图案134之间，布线图案33与连接用接合图案132、134形成为一体。即，布线图案33的a2方向侧连接着连接用接合图案132，a1方向侧连接着连接用接合图案134。

连接用接合图案135、136被设置在第一密封构件3的b轴方向的两侧。连接用接合图案135、136被设置在沿靠第一密封构件3的长边边缘的长边边缘近傍区域，沿a轴方向延伸。连接用接合图案135被设置在第一密封构件3的另一个主面312上形成的连接用接合图案128与连接用接合图案130之间。连接用接合图案136被设置在连接用接合图案129与连接用接合图案131之间。

连接用接合图案128～136与密封侧第一接合图案321结构相同，可以通过形成密封侧第一接合图案321的工序来形成连接用接合图案128～136。具体而言，连接用接合图案128～136由在第一密封构件3的另一个主面312上进行物理气相沉积而形成的基底pvd膜、和在该基底pvd膜上进行物理气相沉积而叠层形成的电极pvd膜构成。

另外，如图2、图3所示，第一密封构件3上形成有将一个主面311与另一个主面312之间贯通的三个通孔(第三～第五通孔153～155)。第三通孔153被形成在电极图案371中的一个(图2中右下)与连接用接合图案129重叠的区域，将电极图案371与连接用接合图案129导通。第四通孔154被形成在电极图案372的一方(图2中右侧)与连接用接合图案134重叠的区域，将电极图案372与连接用接合图案134导通。第五通孔155被形成在电极图案372的另一方(图2中左侧)与连接用接合图案133重叠的区域，将电极图案372与连接用接合图案133导通。

第三～第五通孔153～155中，如图3所示，沿着该第三～第五通孔153～155各自的内壁面分别形成有用于将一个主面311上形成的电极与另一个主面312上形成的电极导通的贯通电极153a～155a。并且，第三～第五通孔153～155各自的中央部分成为将一个主面311与另一个主面312之间贯通的中空状态的贯通部分153b～155b。

晶体振荡器101中，第三通孔153及连接用接合图案128～131、135、136被设置为，比密封侧第一接合图案321更位于外周侧。第四通孔154、第五通孔155、连接用接合图案132～134、及布线图案33被设置为，比密封侧第一接合图案321更位于内周侧。连接用接合图案128～136未与密封侧第一接合图案321电连接。另外，布线图案33也未与密封侧第一接合图案321电连接。

第二密封构件4采用弯曲刚度(截面二阶矩×杨氏模数)在1000[n·mm²]以下的材料。具体而言，如图6、7所示，第二密封构件4是由一枚玻璃晶片构成的长方体基板，该第二密封构件4的一个主面411(与晶体振动片2接合的面)被加工(镜面加工)成平坦平滑面。

该第二密封构件4的一个主面411上形成有密封侧第二接合图案421，作为与晶体振动片2接合用的密封侧第二密封部。密封侧第二接合图案421被形成为俯视呈环形。该密封侧第二接合图案421由在第二密封构件4上进行物理气相沉积而形成的基底pvd膜、和在该基底pvd膜上进行物理气相沉积而叠层形成的电极pvd膜构成。另外，本实施方式中，基底pvd膜采用ti，电极pvd膜采用au。另外，密封侧第二接合图案421为非sn图案。

在第二密封构件4的一个主面411上，如图6所示，除了密封侧第二接合图案421以外，还形成有八个连接用接合图案137～144。连接用接合图案137～140被设置在第二密封构件4的四个角落(角部)的区域。连接用接合图案137～140被设置为，与密封侧第二接合图案421相隔规定间隔。

连接用接合图案141、142被设置在第二密封构件4的a轴方向的两侧，沿b轴方向延伸。在此，连接用接合图案141被配置在a1方向侧，连接用接合图案142被配置在a2方向侧。另外，图6中的a1方向及a2方向分别与图4中的+z’方向及-z’方向一致，b1方向及b2方向分别与-x方向及+x方向一致。

连接用接合图案143、144被设置在第二密封构件4的b轴方向的两侧。连接用接合图案143、144被设置在沿靠第二密封构件4的长边边缘的长边边缘近傍区域，沿a轴方向延伸。连接用接合图案143被设置在第二密封构件4的一个主面411上形成的连接用接合图案137与连接用接合图案139之间。连接用接合图案144被设置在连接用接合图案138与连接用接合图案140之间。

连接用接合图案137～144与密封侧第二接合图案421结构相同，可以通过形成密封侧第二接合图案421的工序来形成连接用接合图案137～144。具体而言，连接用接合图案137～144由在第二密封构件4的一个主面411上进行物理气相沉积而形成的基底pvd膜、和在该基底pvd膜上进行物理气相沉积而叠层形成的电极pvd膜构成。

第二密封构件4的另一个主面412(不与晶体振动片2相向而对的外侧的主面)上设置有一个屏蔽电极431。屏蔽电极431由在另一个主面412上进行物理气相沉积而形成的基底pvd膜、和在该基底pvd膜上进行物理气相沉积而叠层形成的电极pvd膜构成。

如图6、图7所示，第二密封构件4上形成有将一个主面411与另一个主面412之间贯通的一个通孔(第六通孔156)。第六通孔156被形成在连接用接合图案138与屏蔽电极431重叠的区域，将连接用接合图案138与屏蔽电极431导通。

第六通孔156中，如图6所示，沿着该第六通孔156的内壁面形成有将一个主面411上形成的电极与另一个主面412上形成的电极导通的贯通电极156a。并且，第六通孔156的中央部分成为将一个主面411与另一个主面412之间贯通的中空状态的贯通部分156b。

晶体振荡器101中，第六通孔156及连接用接合图案137～140、143、144被设置为，比密封侧第二接合图案421更位于外周侧。连接用接合图案141、142被设置为，比密封侧第二接合图案421更位于内周侧。连接用接合图案137～144未与密封侧第二接合图案421电连接。

包括晶体振动片2、第一密封构件3、及第二密封构件4的晶体振荡器101中，晶体振动片2与第一密封构件3在使振动侧第一接合图案251与密封侧第一接合图案321相叠合的状态下扩散接合，晶体振动片2与第二密封构件4在使振动侧第二接合图案252与密封侧第二接合图案421相叠合的状态下扩散接合，从而制成三明治结构的封装体12。由此，能不另外使用粘合剂等接合专用材料而将封装体12的内部空间13，即，振动部22的容置空间气密密封。

并且，如图1及图8所示，振动侧第一接合图案251和密封侧第一接合图案321本身成为扩散接合后生成的接合构件15a，振动侧第二接合图案252和密封侧第二接合图案421本身成为扩散接合后生成的接合构件15b。

此时，上述连接用接合图案彼此也在相叠合的状态下扩散接合。具体而言，晶体振动片2的四个角落上的连接用接合图案111～114与第一密封构件3的四个角落上的连接用接合图案128～131扩散接合。晶体振动片2的长边边缘近傍区域的连接用接合图案118、119与第一密封构件3的长边边缘近傍区域的连接用接合图案135、136扩散接合。晶体振动片2的连接用接合图案115与第一密封构件3的连接用接合图案132扩散接合。晶体振动片2的连接用接合图案116与第一密封构件3的连接用接合图案133扩散接合。晶体振动片2的连接用接合图案117与第一密封构件3的连接用接合图案134扩散接合。

并且，连接用接合图案111～114和连接用接合图案128～131本身成为扩散接合后生成的接合构件16a～16d。连接用接合图案118、119和连接用接合图案135、136本身成为扩散接合后生成的接合构件16e、16f。连接用接合图案115和连接用接合图案132本身成为扩散接合后生成的接合构件16g。连接用接合图案116和连接用接合图案133本身成为扩散接合后生成的接合构件16h。连接用接合图案117和连接用接合图案134本身成为扩散接合后生成的接合构件16i。这些接合构件16a～16i除了具有将晶体振动片2与第一密封构件3接合的作用之外，还有将通孔的贯通电极导通的作用，另外，还有在晶体振动片2与第一密封构件3接合时防止第一密封构件3发生变形(弯曲)的作用。

同样，晶体振动片2的四个角落上的连接用接合图案120～123与第二密封构件4的四个角落上的连接用接合图案137～140扩散接合。晶体振动片2的长边边缘近傍区域的连接用接合图案126、127与第二密封构件4的长边边缘近傍区域的连接用接合图案143、144扩散接合。晶体振动片2的连接用接合图案124与第二密封构件4的连接用接合图案142扩散接合。晶体振动片2的连接用接合图案125与第二密封构件4的连接用接合图案141扩散接合。

并且，连接用接合图案120～123和连接用接合图案137～140本身成为扩散接合后生成的接合构件17a～17d。连接用接合图案126、127和连接用接合图案143、144本身成为扩散接合后生成的接合构件17e，17f。连接用接合图案124和连接用接合图案142本身成为扩散接合后生成的接合构件17g。连接用接合图案125和连接用接合图案141本身成为扩散接合后生成的接合构件17h。这些接合构件17a～17h除了有将晶体振动片2与第二密封构件4接合的作用之外，还有将通孔的贯通电极导通的作用，另外，还有在晶体振动片2与第二密封构件4接合时防止第二密封构件4发生变形(弯曲)的作用。

晶体振荡器101中，第一激励电极221经由第一电气路径与ic芯片5连接，第二激励电极222经由第二电气路径与ic芯片5连接。第一电气路径由第一引出电极223、接合构件16h、贯通电极155a、及电极图案372构成。第二电气路径由第二引出电极224、接合构件17g、贯通电极152a、接合构件16g、布线图案33、接合构件16i、贯通电极154a、及电极图案372构成。

第二密封构件4的另一个主面412上形成的屏蔽电极431用于防止晶体振荡器101内部的激励电极、内部布线与电路基板中存在的信号布线等之间发生电容耦合。若封装体内部的激励电极、内部布线与位于封装体外侧的信号布线等之间发生电容耦合，则受该信号布线中的电位变化的影响，有可能出现频率或其它的特性变动。例如，在晶体振荡器101上安装的电路基板是多层印刷电路板的情况下，与第一激励电极221及第二激励电极222重叠的区域中有可能存在信号布线。三明治结构的压电振动器件中，由于封装体较薄，所以容易发生电容耦合，晶体振荡器101内部的第一激励电极221及第二激励电极222与电路基板内的信号布线之间的电容耦合不容忽视，因而需要设置屏蔽电极431来防止这样的电容耦合发生。

屏蔽电极431上需要施加在晶体振荡器101工作期间不会变动的固定电位。作为这样的固定电位，较佳为采用gnd(接地)电位。因此，屏蔽电极431经由第三电气路径与第一密封构件3的一个主面311上形成的电极图案371中的一个电连接。即，与屏蔽电极431连接的电极图案371是用于向ic芯片5提供gnd电位的布线。由此，屏蔽电极431上一直施加有gnd电位。第三电气路径由贯通电极153a、接合构件16b、贯通电极151a、接合构件17b、及贯通电极15、6a构成。

具有上述结构的晶体振荡器101中，在第一密封构件3的外表面(一个主面311)安装有ic芯片5，并且，与ic芯片安装面为同一面的面上形成有引线键合用的安装垫(电极图案371)。通过这样设置引线键合用的安装垫，能实现非表面安装型的引线键合安装的晶体振荡器101。并且，通过引线键合安装，能利用sip安装容易地将晶体振荡器101内置于封装体。

另外，引线键合安装面需要有提拉导线用的高度。另一方面，ic芯片安装面中ic芯片5的厚度会使高度增加。因此，使ic芯片安装面与引线键合垫的安装面为同一个面，能避免晶体振荡器101中的器件高度增加。

另外，由于在第一密封构件3的外表面设置引线键合用的安装垫，所以不在第二密封构件4的外表面(另一个主面412)形成安装端子等，而将其作为与电路基板粘接的粘接面。并且，在电路基板(例如多层印刷电路板)中存在与第一激励电极221及第二激励电极222相向而对的信号布线的情况下，可以通过在第二密封构件4的外表面设置屏蔽电极431来防止激励电极与信号布线之间发生电容耦合。由于三明治结构的晶体振荡器101为薄型结构，所以第一激励电极221及第二激励电极222容易与其它布线之间发生电容耦合，这样的屏蔽对策较为有效。

另外，三明治结构的晶体振荡器101中，第一激励电极221及第二激励电极222有可能与第一密封构件3上形成的电极图案之间发生电容耦合。为了防止这样的电容耦合引起晶体振荡器101的特性变动，较佳为，将引线键合用的安装垫配置为，俯视时不与第一激励电极221及第二激励电极222重叠(或使重叠区域尽可能小)。同样，较佳为，将ic芯片5的安装垫配置为，俯视时不与第一激励电极221及第二激励电极222重叠(或使重叠区域尽可能小)。另外，较佳为，也将第一密封构件3中的其它布线(电极图案371、372)、晶体振动片2中的其它布线(第一引出电极223、第二引出电极224、及布线图案33等)配置为，俯视时不与其它电极、布线重叠。

另外，晶体振荡器101中，较佳为，将设置在电极图案371的外周侧端部的引线键合用的安装垫配置在俯视时与晶体振动片2的外框部23重叠的区域。在此情况下，引线键合工序中，由于安装垫被配置为避开晶体振荡器101的内部空间而与外框部23相向而对，所以能避免引线键合时的按压力造成晶体振荡器101变形的情况发生。

另外，图7所示的屏蔽电极431被形成在第二密封构件4的另一个主面412的几乎整个面上，但本发明不局限于此，也可以相应于晶体振荡器101内部的电极及布线的形状将屏蔽电极431图案化。图9示出相应于第一激励电极221、第二激励电极222、第一引出电极223、第二引出电极224、布线图案33、及接合构件16g～16i、17g、17h的形状将屏蔽电极431图案化的例子。

通过这样相应于需要屏蔽的激励电极及布线的形状将屏蔽电极431图案化，能将屏蔽电极431的形成面积抑制在最小限度，从而能使因屏蔽电极431而产生的寄生电容减小。寄生电容减小，则能防止激励电极的频率可变量降低的情况发生，使晶体振荡器101的频率调节更容易。

另外，晶体振荡器101中，第一密封构件3上安装有ic芯片5，如图10所示，ic芯片5的周围由密封树脂6成型固定。在此情况下，为了防止密封树脂6流到引线键合用的安装垫上，可以形成沟槽39。沟槽39可被形成为，如图11所示那样将ic芯片5的周围整体包围；也可被形成为，如图12所示那样将电极图案371中的引线键合用的安装垫单独包围。

另外，作为屏蔽电极，除了采用第二密封构件4的另一个主面412上形成的屏蔽电极431以外，还可如图13所示那样，采用第一密封构件3的一个主面311上形成的屏蔽电极373。屏蔽电极373用于防止ic芯片5引起的电位变动，被配置为覆盖ic芯片5的安装区域中不存在电极图案371、372的区域。另外，屏蔽电极373与电极图案371中的一个，具体而言是向ic芯片5提供gnd电位用的电极图案371连接。由此，屏蔽电极373上一直施加有gnd电位。

本实施方式所涉及的晶体振荡器101适用于将多个芯片封入一个封装体内的sip模块。图14是表示使用了晶体振荡器101的sip模块500的概要结构的截面图。

图14所示的sip模块500中，多个芯片被安装在同一个电路基板501上，晶体振荡器101作为其中一个芯片被安装在该电路基板501上。另外，在图14的例中，除了晶体振荡器101以外，sip模块500中还安装有lsi芯片102、103。lsi芯片102、103例如是处理器或内存芯片。当然，sip模块500中安装的芯片的个数不受特别限定。另外，电路基板501也可以是多层布线基板。

sip模块500中，较佳为，对所安装的多个芯片全部采用同一种安装方法。通过将芯片的安装方法统一，能防止向电路基板501安装芯片的安装工序烦杂化。sip中，通过引线键合将所要内置的各种器件安装于电路基板的情况较多。由于晶体振荡器101具有引线键合安装端子，所以适合于在sip中使用。

sip模块500中，晶体振荡器101及lsi芯片102、103被安装为，芯片背面通过粘合剂等粘接在电路基板501上，芯片顶面的引线键合安装端子与电路基板501的布线之间通过导线连接。并且，电路基板501中的芯片安装面整体被密封树脂502密封。即，晶体振荡器101及lsi芯片102、103被封入一个封装体内。

另外，sip模块500中，若安装在电路基板501上的不是晶体振荡器101而是晶体谐振器，则与该晶体谐振器一起构成振荡器的ic芯片可作为与晶体谐振器独立的另外的芯片安装在电路基板501上。并且，由于晶体谐振器和ic芯片分别通过引线键合而安装在电路基板501上，所以晶体谐振器与ic芯片连接而发挥振荡器的功能。

上述实施方式中，第一密封构件3及第二密封构件4采用了玻璃，但不局限于此，也可以采用石英晶体。另外，压电振动板采用了at切石英晶体片，但不局限于此，也可以采用at切石英晶体片以外的。压电振动板也可以是其它材料，只要是压电材料即可，例如可以是铌酸锂、钽酸锂等。

另外，通过用石英晶体构成第一密封构件3和第二密封构件4，晶体振动片2、第一密封构件3、及第二密封构件4的热膨胀系数相同，能抑制由晶体振动片2、第一密封构件3、及第二密封构件4间的热膨胀差引起的封装体12的变形，从而能提高将晶体振动片2的振动部22气密密封的内部空间13的气密性。另外，因封装体12的变形而产生的扭曲有可能经由连结部24传递到第一激励电极221及第二激励电极222，而成为频率变动的主要原因，但通过对晶体振动片2、第一密封构件3、及第二密封构件4全部使用石英晶体，能抑制这样的频率变动。

另外，上述实施方式中，第一密封构件3与晶体振动片2间的接合、及晶体振动片2与第二密封构件4间的接合是通过au-au的扩散接合而实现的，但不局限于此，也可以采用钎焊材料进行接合。

以上公开的实施方式只不过是对各方面的示例，不能将其作为进行限定性解释的根据。即，本发明的技术范围由权利要求书的记载来界定而非仅通过上述实施方式来解释。另外，与权利要求书同等意义及范围内的所有变更均包括在本发明的范围之内。

<附图标记说明>

101晶体振荡器(压电振动器件)

102、103lsi芯片

2晶体振动片(压电振动板)

3第一密封构件

4第二密封构件

5ic芯片

12封装体

13内部空间

111～144连接用接合图案

151～156第一～第六通孔

22振动部

23外框部(框体)

24连结部

221第一激励电极

222第二激励电极

371、372电极图案

431屏蔽电极

500sip模块

501电路基板