本发明涉及信号处理领域，尤其涉及一种新型tiadc自校准系统。
背景技术
高速adc(analogtodigitalconverter，数模转换器)是性能信号处理系统的关键部件。在大带宽通信系统、仪器仪表、雷达等复杂系统中均有应用。其性能主要有采样速率和采样有效位数两个指标。
目前国际市场上针对5g商业应用有ti公司和adi公司的adc能够达到6gsps和12bit的有效位，它们均采用了tiadc(time-interleavedanalogtodigitalconverter分时交替模数转换器)技术。而国产adc在单通道性能上能达到12bit/1gsps的设计水平，因此，在此基础上运用tiadc技术让国产adc能达到5g商用水平就显得尤为重要。
tiadc技术一直处于发展之中，其基本原理是分时多通道采集，其技术难点在于校准各通道之间的时间失配。国际上的文献和专利提供了诸多校准算法结构，但是并没有最好的通用结构出现，每个结构都有自己的优缺点。比如全滤波结构校准，其消耗资源大，运算延时长，不利于商用芯片设计。而基于求导滤波的泰勒展开式校准算法，也引入了求导滤波器结构，一方面消耗硬件资源和增加计算延时，另一方面对于不同频带的输入信号求导结果的误差不同，从而导致校准性能随着输入信号的变化而波动。本专利提供了一种新型的校准结构，能够克服以上算法的缺陷。
技术实现要素：
为了运算简便且实现更好的鲁棒性，本申请提供了一种新型tiadc自校准系统。
本申请采用的技术方案是：一种新型tiadc自校准系统，包括：采样模块、检测模块和校准模块；
采样模块设置基准通道、被校准通道和与被校准通道对应的辅助采样通道；
检测模块用于检测基准通道和被校准通道之间的时间失配误差值；
校准模块用于当采样时间失配时，通过对被校准通道和辅助采样通道的采样值、以及检测模块的时间失配误差值进行计算，对被校准模块的采样值进行校准。
对于m通道tiadc(m>＝2)，为除基准通道外的m-1个被校准通道对应增加m-1个辅助采样通道。
辅助采样通道的采样值adc2_ref与被校准通道的采样值adc2作差，该输出信号再与调节寄存器delayset经除法器做除法后输出v2，v2与检测模块输出的检测值△t经乘法器做乘法后输出v3，采样值adc2与v3经减法器做减法后得到被校准后的采样值，基准通道的采样值与被校准后的采样值作为检测模块的输入，并共同输出到后级系统。
所述调节寄存器delayset＝t_ref-t_real，其中，t_ref为辅助采样通道的采样时刻，t_real为实际情况下有时间失配时被校准通道的采样时刻。
时间失配误差值△t＝t_real-t_ideal，其中，t_real为实际情况下有时间失配时被校准通道的采样时刻。
校准模块的具体计算公式为：
adc2_cal＝adc2-△y_cal
△y_cal＝rate*△t
rate＝(adc2_ref-adc2)÷delayset
因此，adc2_cal＝adc2-(adc2_ref-adc2)÷delayset*△t
其中，adc2_cal为校准后的采样值，△y_cal为校准值，rate为采样时刻的近似斜率。
对三个通道的采样时刻进行设置，将同源采样时钟clk分为两路，一路直接提供给基准通道作为采样时钟，一路经过delayts延时后作为被校准通道的采样时钟和辅助采样通道的采样时钟源，辅助采样通道的采样时钟源再经过delaytr之后作为辅助采样通道的采样时钟。
clk的时钟频率为fs/m(fs为采样频率，m表示m通道tiadc)，delayts等于ts(ts为tiadc采样时钟周期，ts＝1/fs)，delaytr是在delayts/10附近的可调延时，其调节寄存器是delayset。
对被采样通道的采样数据先进行校准，再将校准后的数据与基准通道的数据输入检测模块，实现tiadc循环校准。
本发明取得的有益效果是：本方案由于使用了辅助通道以及采样时间的精确设计具有以下的优点：
1、不需要数字滤波器设计，运算简化，节省资源。
2、跟随信号变化斜率，比求导方式更精确。
3、模拟和数字电路在数据流向上实现分离，校准在数字域进行，鲁棒性更好。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1是本发明提供的一种新型tiadc自校准系统图；
图2是本发明提供的双通道tiadc结构示意图；
图3是本发明实施例提供的adc1、adc2和adc2_ref三个通道的采样图。
具体实施方式
下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例
本发明提供一种新型tiadc自校准系统，如图1所示，tiadc自校准系统包括采样模块、校准模块和检测模块。
其中，采样模块中设置基准通道、被校准通道和与被校准通道对应的辅助采样通道；检测模块用于检测基准通道和被校准通道之间的时间失配误差值△t，检测模块的操作同现有技术中的检测功能相同，在此不再赘述；校准模块包括运算单元，用于当采样时间失配时，通过对被校准通道和辅助采样通道的采样值、以及检测模块的时间失配误差值进行计算，对被校准模块的采样值进行校准，使得校准后的值更加接近理想值。
如图2所示，以双通道tiadc结构为例来说明，在此需要说明的是，对于m通道tiadc(m>＝2)，采用与本实例相同的方法为除基准通道外的m-1个被校准通道对应增加m-1个辅助采样通道：
输入信号vin进入tiadc结构后，同时分为三路进入通道adc1、adc2和adc2_ref，其中，adc1为基准通道，adc2为被校准通道，adc2_ref为adc2的辅助采样通道，用于提供校准参考数据；
对三个通道的采样时刻进行设置，将同源采样时钟clk分为两路，一路直接提供给adc1作为采样时钟，一路经过delayts延时后作为adc2的采样时钟和adc2_ref的采样时钟源，adc2_ref的采样时钟源再经过delaytr之后作为adc2_ref的采样时钟；
辅助采样通道的采样值adc2_ref与被校准通道的采样值adc2作差，该输出信号再与调节寄存器delayset经除法器做除法后输出v2，v2与检测模块输出的检测值△t经乘法器做乘法后输出v3，采样值adc2与v3经减法器做减法后得到被校准后的采样值，基准通道的采样值与被校准后的采样值作为检测模块的输入，并共同输出到后级系统。其中clk的时钟频率为fs/m(fs为采样频率，m表示m通道tiadc，例如，对于两通道tiadc，则m＝2，对于n通道tiadc，则m＝n)，delayts等于ts(ts为tiadc采样时钟周期，ts＝1/fs)，delaytr是在delayts/10附近的可调延时，其调节寄存器是delayset。
三个通道经过采样后的数据被变换到了数字域，并在数字域进行校正。在数字域adc1和adc2通道的采样数据同时进入检测模块，并计算时间失配误差值△t。为了让tiadc能够实现循环校准，对adc2的输出数据先进行了校准，再将校准后的数据同adc1通道的数据输入检测模块。
adc2和adc2_ref两个通道的输出经过校准模块的电路校准处理。该校准原理近似于一阶泰勒展开式，但是由于是直接求信号的斜率，比一阶求导近似更加精确，因此更能保证校准性能。该模块包含两个乘法运算和两个加法运算，其处理公式为：adc2_cal＝adc2-(adc2_ref-adc2)*delayset*△t。
adc1、adc2和adc2_ref三个通道的采样图如图3所示：
t_ideal表示adc2通道的理想采样时刻，t_real表示实际情况下有时间失配时adc2通道的采样时刻，t_ref表示参考通道adc2_ref的采样时刻；
delaytr＝t_ref-t_real，同时，△t＝t_real-t_ideal；因此，本段信号的近似斜率可用
本发明的关键技术点是：
1、对被校准通道增加了辅助通道。
2、辅助通道的采样时刻相对被校准通道有一可调的小延时。
3、利用辅助通道和被校准通道的采样值求得被采样信号的近似斜率，以进行校准。
本专利技术不仅适用于两通道，且适用于多通道的tiadc方案。
根据所述公开的实施例，可以使得本领域技术人员能够实现或者使用本发明。对于本领域技术人员来说，这些实施例的各种修改是显而易见的，并且这里定义的总体原理也可以在不脱离本发明的范围和主旨的基础上应用于其他实施例。以上所述的实施例仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。