一种连续时间复数带通sigma-delta模数转换器和蓝牙射频收发机的制作方法

本申请涉及蓝牙技术领域，尤其涉及一种连续时间复数带通sigma-delta模数转换器和蓝牙射频收发机。

背景技术：

因为高速低功耗等优点，连续时间复数带通sigma-deltaadc(analog-to-digitalconverter，模数转换器)在蓝牙射频收发机中得到了广泛的应用。在连续时间复数带通sigma-deltaadc中，经常使用线性度较好的rc(电阻电容)有源积分器来做环路滤波器，且需要交叉耦合(cross-couple)电阻做中心频率的搬移来实现复数带通功能，这些电阻在版图上占了adc相当大的面积。采用现有技术中的方案，在设计更低功耗的连续时间复数带通sigma-deltaadc时，需要用到更大的电阻，因此占用的adc版图面积也更大，不利于缩小芯片体积。

技术实现要素：

本申请实施例中提供了一种连续时间复数带通sigma-delta模数转换器和蓝牙射频收发机，用于解决现有技术中的连续时间复数带通sigma-delta模数转换器中电阻占用版图面积较大，不利于缩小芯片体积的技术问题。

根据本申请实施例的第一个方面，提供了一种连续时间复数带通sigma-delta模数转换器，包括：第一电路，第一电路包括依次连接的第一rc有源积分器和第二rc有源积分器；第二电路，第二电路包括依次连接的第三rc有源积分器和第四rc有源积分器；分压电路，分压电路包括：正输入端和负输入端；第一电阻和第二电阻，依次串联在正输入端和负输入端之间；第三电阻，一端连接至第一电阻和第二电阻之间，另一端作为输出端；分压电路连接在下述的任意一个或多个之间：第一rc有源积分器和第二rc有源积分器之间、第三rc有源积分器和第四rc有源积分器之间、第一rc有源积分器和第三rc有源积分器之间、或者第二rc有源积分器和第四rc有源积分器之间。

根据本申请实施例的第二个方面，提供了一种蓝牙射频收发机，包括：如本申请实施例第一个方面中的连续时间复数带通sigma-delta模数转换器；第一可编程增益放大器pga，连接至模数转换器的第一rc有源积分器；第二pga，连接至模数转换器中的第三rc有源积分器。

采用本申请实施例中提供的连续时间复数带通sigma-delta模数转换器和蓝牙射频收发机，通过全差分运放的共模反馈电阻分压，减小连续时间复数带通sigma-deltaadc中各积分器输入电阻和/或iq交叉电阻的阻值；可以在保持原有功耗和量化噪声性能的水平上，显著得减小连续时间复数带通sigma-deltaadc中需要用到的电阻值，从而减小adc的面积，进一步缩小芯片体积。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有技术中的分压电路的原理图；

图2示出了本申请实施例一中的分压电路的原理图；

图3示出了根据本申请实施例二的连续时间复数带通sigma-delta模数转换器的电路连接示意图；

图4示出了根据本申请实施例三的蓝牙射频收发机的电路连接示意图。

具体实施方式

在实现本申请的过程中，发明人发现，在连续时间复数带通sigma-deltaadc中，经常使用线性度较好的rc(电阻电容)有源积分器来做环路滤波器，且需要交叉耦合(cross-couple)电阻做中心频率的搬移来实现复数带通功能。这些电阻在版图上占了adc相当大的面积。采用现有技术中的方案，在设计更低功耗的连续时间复数带通sigma-deltaadc时，需要用到更大的电阻，因此占用的adc版图面积也更大，不利于缩小芯片体积。

为了解决上述技术问题，本申请实施例中提供了一种连续时间复数带通sigma-delta模数转换器和蓝牙射频收发机，该连续时间复数带通sigma-delta模数转换器包括：第一电路，第一电路包括依次连接的第一rc有源积分器和第二rc有源积分器；第二电路，第二电路包括依次连接的第三rc有源积分器和第四rc有源积分器；分压电路，分压电路包括：正输入端和负输入端；第一电阻和第二电阻，依次串联在正输入端和负输入端之间；第三电阻，一端连接至第一电阻和第二电阻之间，另一端作为输出端；分压电路连接在下述的任意一个或多个之间：第一rc有源积分器和第二rc有源积分器之间、第三rc有源积分器和第四rc有源积分器之间、第一rc有源积分器和第三rc有源积分器之间、或者第二rc有源积分器和第四rc有源积分器之间。

采用本申请实施例中的方案，通过全差分运放的共模反馈电阻分压，减小连续时间复数带通sigma-deltaadc中各积分器输入电阻和/或iq交叉电阻的阻值。可以在保持原有功耗和量化噪声性能的水平上，显著得减小连续时间复数带通sigma-deltaadc中需要用到的电阻值，从而减小整体adc的面积，进一步缩小芯片体积。

为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

图1示出了现有技术中的分压电路的原理图；图2示出了本申请实施例一中的分压电路的原理图。

如图1所示，在现有技术中的分压电路中，包括串联在输入电压v1的正输入端和负输入端之间的两个单边的共模反馈电阻r2和r3，以及与r2和r3并联的分压电阻r1，r1的一端接输入电压的正输入端，另一端连接输出电压v2，即，作为输出端。

当在电压源v1到电压源v2之间，需要一个大小为i1的电流(全差分运放的输出电流)时，电阻r1的阻值可以如下表示：r1＝(v1-v2)/i1，如果i1较小，则r1需要较大的阻值。

如图2所示，本申请实施例一中的分压电路包括串联在输入电压v1的正输入端和负输入端之间的两个单边共模反馈电阻r2和r3；分压电阻r4一端接在r2和r3之间，另一端连接输出电压v2，即，作为输出端。

下面将对r4与r1的大小关系进行推导以说明本申请实施例的技术效果。

为了使图2达到与图1等效的结果，即，要求通过r4的电流i4等于图1中的电流i1。记r2和r3中间节点电压为v3，运用叠加定理，可以先设v2＝0。则流过r1的电流i1＝v1/r1，流过r4的电流i4＝v3/r4，这两个流进v2节点的电流相等。根据(v1-v3)/r2＝v3/r3+v3/r4和i1＝i4，即可推导得r4＝(r1-r2)/(1+r2/r3)。

或者运用叠加定理，再设v1＝0。则图1中左图和右图中流进v1节点的电流为v2/r1和v3/r2，这两个电流值相等。再根据(v2-v3)/r4＝v3/r2+v3/r3，也可推导得r4＝(r1-r2)/(1+r2/r3)。

因此，当满足r4＝(r1-r2)/(1+r2/r3)时，图1和图2的两种连接方法即可完全等效。

可以看到，当采用本申请实施例一中的分压电路时，分压电阻被至少减小了1+r2/r3倍。因此，当适当选取r2/r3的值后，这个电阻能被显著减小。

在具体实施时，r2和r3的绝对值与共模反馈环路参数设计相关，r2/r3的比例，可以根据实际情况选取。

在本申请实施例中的分压电路应用在交叉电阻时，受共模环路稳定性限制，r2/r3可以选取得比较小，比如2或者4。在本申请实施例中的分压电路应用在其他场景时，r2/r3可以选取的较大。在adc这种同时具有交叉电阻和int的输入电阻的场景中，可以通过拆分r2，即，从r2中再引出一个输出来同时实现这两点。

在本申请实施例中，还提供了一种连续时间复数带通sigma-delta模数转换器，包括：第一电路，第一电路包括依次连接的第一rc有源积分器和第二rc有源积分器；第二电路，第二电路包括依次连接的第三rc有源积分器和第四rc有源积分器；分压电路，分压电路包括：正输入端和负输入端；第一电阻和第二电阻，依次串联在正输入端和负输入端之间；第三电阻，一端连接至第一电阻和第二电阻之间，另一端作为输出端；分压电路连接在下述的任意一个或多个之间：第一rc有源积分器和第二rc有源积分器之间、第三rc有源积分器和第四rc有源积分器之间、第一rc有源积分器和第三rc有源积分器之间、或者第二rc有源积分器和第四rc有源积分器之间。

采用本申请实施例中的连续时间复数带通sigma-delta模数转换器，通过全差分运放的共模反馈电阻分压，减小连续时间复数带通sigma-deltaadc中各积分器输入电阻和/或iq交叉电阻的阻值。可以在保持原有功耗和量化噪声性能的水平上，显著得减小连续时间复数带通sigma-deltaadc中需要用到的电阻值，从而减小整体adc的面积。

图3示出了根据本申请实施例二的连续时间复数带通sigma-delta模数转换器的电路连接示意图。

如图3所示，根据本申请实施例二的连续时间复数带通sigma-delta模数转换器adc部分主要由第一电路i路和第二电路q路组成；i路包括rc有源积分器int1、rc有源积分器int2、量化器(quantizer)和dac(反馈数模转换器)。q路与i路的电路结构及参数相同，也包括rc有源积分器int1、rc有源积分器int2、量化器(quantizer)和dac(反馈数模转换器)。i路和q路由iq交叉(cross-couple)电阻相连。

i路的rc有源积分器int1的负输出端和正输出端之间依次串联四个共模反馈电阻r5_i、r6_i、r7_i、r8_i；电阻rin3_i的一端连接在r5_i和r6_i之间，另一端连接至i路的rc有源积分器int2的正输入端vinn_i_2；电阻rin4_i的一端连接在r7_i和r8_i之间，另一端连接至int2的负输入端vinp_i_2；其中，电阻r5_i和r8_i的阻值相等；r6_i和r7_i的阻值相等。

在具体实施时，电阻rin3_i的一端连接在r5_i和r6_i之间，另一端也可以连接至i路的int2的负输入端vinp_i_2；此时，rin4_i的一端连接在r7_i和r8_i之间，另一端连接至int2的正输入端vinn_i_2。

由于采用了共模反馈电阻分压技术，减小了int2的输入电阻rin3_i和rin4_i的阻值。

同理，q路的rc有源积分器int1的负输出端和正输出端之间依次串联四个电阻r5_q、r6_q、r7_q、r8_q；电阻rin3_q的一端连接在r5_q和r6_q之间，另一端连接至q路的rc有源积分器int2的正输入端vinn_q_2；电阻rin4_q的一端连接在r7_q和r8_q之间，另一端连接至第四rc有源积分器的负输入端vinp_q_2；其中，电阻r5_q和r8_q的阻值相等；r6_q和r7_q的阻值相等。

在具体实施时，电阻rin3_q的一端连接在r5_q和r6_q之间，另一端也可以连接至q路的int2的负输入端vinp_q_2；此时，rin4_q的一端连接在r7_q和r8_q之间，另一端连接至int2的正输入端vinn_q_2。

由于采用了共模反馈电阻分压技术，减小了int2的输入电阻rin3_q和rin4_q的阻值。

在具体实施时，也可以采用共模反馈电阻分压来减少交叉电阻的阻值。

具体地，r5_i与r6_i之间和r7_i与r8_i之间的输出信号可以分别表示为voutn_i_1和voutp_i_1。r5_q与r6_q之间和r7_q与r8_q之间的输出信号分别可以表示为voutn_q_1和voutp_q_1。i路中int1的正输入端可以表示为vinp_i_1；int1的负输入端可以表示为vinn_i_1。q路中int1的正输入端可以表示为vinp_q_1；int1的负输入端可以表示为vinn_q_1。

具体地，电阻rk1连接在voutp_i_1和vinp_q_1之间；电阻rk2连接在voutn_i_1和vinn_q_1之间；电阻rk3连接在voutp_q_1和vinn_i_1之间；电阻rk4的连接在voutn_q_1和vinp_i_1之间。

由于采用了共模反馈电阻分压技术，交叉电阻rk1、rk2、rk3、rk4均被减小。

i路的int2的负输出端voutp_i_3和正输出端voutn_i_3之间依次串联四个共模反馈电阻r9_i、r10_i、r11_i、r12_i；q路的int2的负输出端voutp_q_3和正输出端voutn_q_3之间依次串联四个共模反馈电阻电阻r9_q、r10_q、r11_q、r12_q。

r9_i与r10_i之间和r11_i与r12_i之间的输出信号可以分别表示为voutp_i_2和voutn_i_2。r9_q与r10_q之间和r11_q与r12_q之间的输出信号分别可以表示为voutp_q_2和voutn_q_2。i路中int2的正输入端可以表示为vinn_i_2；int2的负输入端可以表示为vinp_i_2。q路中int2的正输入端可以表示为vinn_q_2；int2的负输入端可以表示为vinp_q_2。

具体地，电阻rk5连接在voutp_i_2和vinp_q_2之间；电阻rk6连接在voutn_i_2和vinn_q_2之间；电阻rk7连接在voutp_q_2和vinn_i_2之间；电阻rk8的一端连接在vinp_i_2和voutn_q_2之间。

由于采用了共模反馈电阻分压技术，交叉电阻rk5、rk6、rk7、rk8均被减小。

图3中的adc还包括i路的量化器和反馈数模转换器dac，q路的量化器和反馈数模转换器dac。i路的量化器连接至i路的int2的负输出端voutp_i_3和正输出端voutn_i_3；i路的dac连接至i路的量化器的两个输出端qoutp_i和qoutn_i；以及int1和int2的四个输入端vinp_i_1、vinp_i_2、vinn_i_1、vinn_i_2。q路的量化器连接至q路的int2的负输出端voutp_q_3和正输出端voutn_q_3；q路的dac连接至q路的量化器的两个输出端qoutp_q和qoutn_q；以及int1和int2的四个输入端vinp_q_1、vinp_q_2、vinn_q_1、vinn_q_2。

应当理解，图3中的adc仅为使本领域技术人员易于实施例的目的而示出，并不用于限制本申请。在具体实施时，可以仅在i路的int1和int2之间、q路的int1和int2之间、i路的int1和q路的int1之间、或者i路的int2和q路的int2之间中的一个或任意多个中采用共模反馈电阻分压技术，均可以达到减少分压电阻阻值，并减小adc的面积，进而缩小芯片体积的目的。

基于同一发明构思，本申请实施例中还提供了一种蓝牙射频收发机。由于该蓝牙射频收发机解决问题的原理与本申请实施例所提供的连续时间复数带通sigma-delta模数转换器相似，因此该蓝牙射频收发机的实施可以参见连续时间复数带通sigma-delta模数转换器的实施，重复之处不再赘述。

图4示出了根据本申请实施例三的蓝牙射频收发机的电路连接示意图。如图4所示，根据本申请实施例的蓝牙射频收发机包括：如前述的连续时间复数带通sigma-delta模数转换器；以及i路可编程增益放大器pga和q路的pga。i路的pga可以通过共模反馈电阻分压技术连接至i路的int1；q路的pga也可以通过共模反馈电阻分压技术连接至q路的int1。

具体地，i路的pga的两个输出端之间依次串联四个电阻r1_i、r2_i、r3_i、r4_i；电阻rin1_i的一端连接在r1_i和r2_i之间，另一端连接至i路的int1的正输入端vinp_i_1；电阻rin2_i的一端连接在r3_i和r4_i之间，另一端连接至i路的int1的负输入端vinn_i_1；其中，电阻r1_i和r4_i的阻值相等；r2_i和r3_i的阻值相等。

在具体实施时，q路的pga的两个输出端之间依次串联四个电阻r1_q、r2_q、r3_q、r4_q；电阻rin1_q的一端连接在r1_q和r2_q之间，另一端连接至q路的int1的正输入端vinp_q_1；电阻rin2_q的一端连接在r3_q和r4_q之间，另一端连接至q路的int1的负输入端vinn_q_1；其中，电阻r1_q和r4_q的阻值相等；r2_q和r3_q的阻值相等。

通过采用共模反馈电阻分压技术，减小了输入电阻rin1_i和rin2_i的阻值。同理，q路中的rin1_q和rin2_q也被减小。

应当理解，图4中的蓝牙射频收发机仅为使本领域技术人员易于实施例的目的而示出，并不用于限制本申请。在具体实施时，可以仅在adc中的i路的int1和int2之间、q路的int1和int2之间、i路的int1和q路的int1之间、或者i路的int2和q路的int2之间、i路的pga和i路的int1之间、或者q路的pga和q路的int1中的一个或任意多个中采用共模反馈电阻分压技术，均可以达到减少分压电阻阻值，并减小adc的面积，进而缩小芯片体积的目的。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。