信号时序配置方法、装置、计算机设备及存储介质与流程

本发明涉及接口电路，更具体地说是指信号时序配置方法、装置、计算机设备及存储介质。

背景技术：

接口的工作是按照一定时序的信号执行的，以芯片中nandflash控制器电路与nandphy电路接口时序为例，nandphy接口命令发送阶段的信号时序要求，如图1所示，为了达成这个要求，通常会在电路中设置五个计数器counter0～counter4，并且预先设定好各个计数器计满的阈值，将该接口的若干个接口信号依次设为cebar、cle、ale、webar、rebar、sdr_cycle、rddate_en、wrdata、wrdata_valid以及wrdqs_en，在t0时刻将cebar接口信号拉低，cle接口信号拉高，输出wrdata接口信号，wrdata_valid接口信号拉高，wrdqs_en接口信号拉低，启动计数器counter0，当计数器counter0计数到预先设定好的阈值，此时恰好是t1时刻，将接口信号webar拉低，同时启动计数器counter1，当计数器counter1计数到预先设定好的阈值，此时恰好是t2时刻，将webar接口信号拉高，同时启动计数器counter2，以此类推，实现图1既定的信号时序。

但是，目前的接口信号时序的布置是有一定局限性的，缺乏灵活性，例如在t0时刻，硬件固定将cebar接口信号拉低，cle接口信号拉高，wrdata_valid接口信号拉高，wrdqs_en接口信号拉低，但是若nandphy协议升级，这些接口信号需要在不同时刻变化，则硬件电路无法实现，又例如，计数器counter0实现了t0时刻到t1时刻的计数，但是若nandphy协议升级，t0时刻到t1时刻的间隔δt1变得很大，硬件电路的计时器counter0位宽不够，则无法实现这样的时序要求。

因此，有必要设计一种新的方法，实现接口信号时序的灵活和可配置性。

技术实现要素：

本发明的目的在于克服现有技术的缺陷，提供信号时序配置方法、装置、计算机设备及存储介质。

为实现上述目的，本发明采用以下技术方案：信号时序配置方法，包括：

定义一组指令；

将指令依次存储于内存地址内；

使用时，根据接口电路状态从指定的内存地址内依次获取指令；

根据指令驱动接口电路执行对应的操作。

其进一步技术方案为：所述定义一组指令，包括：

定义接口电路中每个状态的所有操作指令；

定义等待指令；

定义操作结束指令。

其进一步技术方案为：所述定义接口电路中每个状态的所有操作指令，包括：

从接口电路协议文档中获取接口电路中每个状态的每个时钟周期所有接口信号的期望值；

将接口电路每个状态按照同一状态同一时钟周期内的所有期望值依次组成一串数值，以得到接口电路中每个状态的所有操作指令。

其进一步技术方案为：所述将指令依次存储于内存地址内，包括：

将接口电路中所有状态的指令依照时钟周期排序；

将排序后的指令依次存储于对应的内存地址内。

其进一步技术方案为：所述使用时，根据接口电路状态从指定的内存地址内依次获取指令，包括：

使用时，获取接口电路当前的状态；

从接口电路当前的状态依次获取所对应的内存地址内的指令。

其进一步技术方案为：所述根据指令驱动接口电路执行对应的操作，包括：

按照从内存地址内所获取的指令，依次设定接口电路的每个接口信号；

判断当前的指令是否为操作结束指令；

若是，则切换接口电路状态，并返回所述使用时，根据接口电路状态从指定的内存地址内依次获取指令；

若否，则返回按照从内存地址内所获取的指令，依次设定接口电路的每个接口信号。

其进一步技术方案为：所述定义一组指令之前，还包括：

设置与前级电路连接的接口信号。

本发明还提供了信号时序配置装置，包括：

指令定义单元，用于定义一组指令；

存储单元，用于将指令依次存储于内存地址内；

获取单元，用于使用时，根据接口电路状态从指定的内存地址内依次获取指令；

执行单元，用于根据指令驱动接口电路执行对应的操作。

本发明还提供了一种计算机设备，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现上述的方法。

本发明还提供了一种存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时可实现上述的方法。

本发明与现有技术相比的有益效果是：本发明通过定义指令，将接口信号的电平状态形成一串数值，以指令的形式根据不同的状态存储于内存地址内，使用时，根据不同的状态，从对应的内存地址内依次取出指令，驱动接口信号按照指令的数值进行高低电平输出，当取出的为操作结束指令时，停止从内存地址内取指令，并切换接口电路的状态，以进行下一状态的指令的读取，可通过修改存储于内存地址内的指令的数值，以改变接口电路的接口信号时序，实现接口信号时序的灵活和可配置性。

下面结合附图和具体实施例对本发明作进一步描述。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术的nandphy接口命令发送阶段的信号时序示意图；

图2为本发明实施例提供的信号时序配置方法的流程示意图；

图3为本发明实施例提供的信号时序配置方法的接口信号示意图；

图4为本发明实施例提供的信号时序配置方法的数据写入状态的信号时序对比示意图；

图5为本发明实施例提供的信号时序配置方法的数据写入状态的信号时序示意图；

图6为本发明实施例提供的指令的定义与存储示意图；

图7为本发明实施例提供的信号时序与指令对应关系示意图；

图8为本发明实施例提供的信号时序配置方法的接口状态跳转示意图；

图9为本发明实施例提供的信号时序配置方法的命令发送状态的信号时序示意图；

图10为本发明实施例提供的信号时序配置方法的地址发送状态的信号时序示意图；

图11为本发明另一实施例提供的信号时序配置方法的流程示意图；

图12为本发明实施例提供的信号时序配置装置的示意性框图；

图13为本发明实施例提供的计算机设备的示意性框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

本发明实施例提供的信号时序配置方法的示意性流程图。该信号时序配置方法应用于服务器中。该服务器可以为分布式服务平台中的一台服务器，用户可对该服务器内存内存储的指令进行修改和重新设定，以使得接口电路的接口信号根据指令进行改变。

需要说明的是，图2中仅仅示意出一台服务器，在实际操作过程中，可以是多台服务器同时进行操作

图2是本发明实施例提供的信号时序配置方法的流程示意图。如图2所示，该方法包括以下步骤s110至s140。

s110、定义一组指令。

在本实施例中，上述的指令是指存储在内存内的一串数值，内存的位宽为11个比特，存储位宽为11个比特的指令，每个地址存储一条指令。

具体地，假定这组接口信号有n个，则内存位宽即为(n+1)，(n+1)个比特的位宽中低n个比特的每一个比特恰好存储一个接口信号的期望值。

内存深度对应的是时间轴，接口电路在被触发启动后，第1个时钟周期取出内存的address0该地址中的(n+1)个比特的数值，将低n个比特的数值输出到接口，第2个时钟周期取出内存address1该地址中的(n+1)个比特的数值，将低n个比特数值输出到接口电路的接口信号中，以此类推，这样就输出了既定的信号序列。

具体地，该步骤可以由研发工程师根据接口协议文档人工定义指令，也可以自动定义指令。

在一实施例中，上述的步骤s110可包括步骤s111～s113。

s111、定义接口电路中每个状态的所有操作指令。

操作指令是指用于驱动接口电路中接口信号按照其数值进行电平切换的指令；该操作指令将其低10位的数值bit9～bit0输出到对应的接口信号上，而bit9～bit0表征了接口信号cebar～wrdqs_en的期望值，当该操作指令输出时，接口信号按照操作指定的数值对应切换自身的电平。具体地，操作指令的格式为最高位为0，剩余为按照所有信号接口的实际电平的高低而定，高电平则为1，低电平则为0。

在一实施例中，上述的步骤s111可包括步骤s1111～s1112。

s1111、获取接口电路中每个状态的每个时钟周期所有接口信号的期望值。

如图7所示，每个操作指令对应的数值均是不同的，因此，需要先获取接口电路中每个状态的每个时钟周期所有接口信号的期望值，由该期望值组成的数值，作为操作指令。

s1112、将接口电路每个状态按照同一状态同一时钟周期内的所有期望值依次组成一串数值，以得到接口电路中每个状态的所有操作指令。

具体地按照同一状态同一时钟周期内的所有期望值依照每个接口信号的顺序组成一串数值，针对接口电路中每个状态的期望值切换的时钟周期都按照上述的方式获取数值，以形成接口电路中每个状态的所有操作指令。

举个例子，t0时刻所有期望值所组成的数值为0_0001110001；t1时刻所有期望值所组成的数值为0_0001100001。

s112、定义等待指令。

在本实施例中，等待指定是指当前接口电路的每个接口信号保持上一电平不变，直至有新的指令进入；该等待指令是等待低10位的数值bit9～bit0指定的时钟周期数，期间接口信号值不变，等待指令的格式为最高位为1，剩余的不全为0。

s113、定义操作结束指令。

在本实施例中，该操作结束指令指的是操作结束且接口电路切换至下一状态的指令，具体地，操作结束指令的格式为最高位为1，剩余为全0。接口电路若从内存地址内取到操作结束指令，则停止继续读取内存地址内的指令，触发接口电路结束本状态，进入下一个状态，接口信号保持不变。

接口电路将从指定入口地址(例如addr(m+0))开始依次取指令执行，每个时钟周期取一条指令执行(等待指令除外)，连续的操作指令和等待指令就能构成所有cebar～wrdqs_en接口信号的时序要求。等待指令的等待时间可以根据实际情况制定，暨依据实际情况设定取到等待指令后等待多少个时钟周期的时间再次取指令。

接口信号的变化由操作指令控制，接口信号的保持由等待指令实现，且上述的指令定义如图6所示，从9比特到0比特依次代表cebar、cle、ale、webar、rebar、sdr_cycle、rddate_en、wrdata、wrdata_valid以及wrdqs_en。

s120、将指令依次存储于内存地址内。

在本实施例中，将指令依次按照图6所述的顺序存储到内存地址内，在接口电路开始工作时，从指定的内存地址内取出对应的指令，便可实现接口信号的设定，若需要按照实际情况修改接口信号的电平时，只需要修改存储在内存地址内的指令便可；使得接口信号时序的灵活和可配置性高，以便于接口电路可以从内存地址内获取指令。

在一实施例中，上述的步骤s120可包括步骤s121～s122。

s121、将接口电路中所有状态的指令依照时钟周期排序；

s122、将排序后的指令依次存储于对应的内存地址内。

在本实施例中，指令都事先构造好，在芯片冷启动执行初始化流程时，在固件指导下将指令存储到指定的内存地址，如图5所示，第一条指令是操作指令(0_0001110001)存入内存的addr(m+0)地址，后面的指令依次往后存储。初始化完毕后，内存里面就存储好了所有需要的指令，如图6所示。

s130、使用时，根据接口电路状态从指定的内存地址内依次获取指令。

在实际使用时，按照接口电路的每个状态从指定的内存地址内获取其对应的指令，具体地，若接口协议比较复杂，有多组不同时序，则设计多个状态机状态，每个状态机启动后，接口电路从对应的内存入口地址取指令，发出信号时序，取到操作结束指令则停止取指令，并触发状态机跳转到下一个状态，从而接口电路又从新状态对应的内存入口地址取指令，发出新的信号时序，以此实现更为复杂的多时序接口。

在一实施例中，上述的步骤s130可包括有步骤s131～s132。

s131、使用时，获取接口电路当前的状态；

如图10所示，nandphy接口协议中的工作过程包括有八个阶段，这八个阶段可以总结为三种时序状态，是命令发送状态、地址发送状态、数据写入状态；每个状态所对应的信号时序图均不同，因此需要针对着不同的状态从内存内不同地址取指令。

s132、从接口电路当前的状态依次获取所对应的内存地址内的指令。

如图5、图9、图10所示，分别展示了数据写入状态、命令发送状态、地址发送状态三个状态的信号时序。举个例子，针对图5而言再结合图7，当接口电路启动，执行数据写入状态时，从内存的addr(m+0)地址依次取出指令，第一个时钟周期取出第一条操作指令(0_0001110001)，按照指令将cebar～wrdqs_en接口信号设定为指令要求的值，即0001110001；下一个时钟周期取出等待指令(1_0000000010)，按照指令要求等待2个时钟周期；再下一个时钟周期取出操作指令(0_0001100001)，按照指令将cebar～wrdqs_en接口信号设定为指令要求的值，即0001100001；依次类推，输出指定的信号序列；直到遇到操作结束指令(1_0000000000)则停止取指令，并触发状态机将接口电路的状态切换为下一状态，以进行下一状态的指令的读取。

当接口电路启动工作流程时，电路状态机从idle状态跳转到cmd_phase状态，在该状态下电路从内存的addr0取值执行，发出既定的命令发送状态的接口时序，遇到操作结束指令则停止，并触发cmd_phase状态结束；然后电路状态机跳转到addr_phase状态，在该状态下电路从内存的addr(n+0)取值执行，发出既定的地址发送状态的接口时序，遇到操作结束指令则停止，并触发addr_phase状态结束；接口电路状态机跳转到下一个addr_phase状态，以此类推。综上，通过一个状态机，结合每个状态对应的指令序列，就可以构造出复杂的信号序列。因此，只需要调整操作指令的值，就可以指定各个接口信号的电平；调整等待指令的值，就可以控制信号之间的间隔时间，一个等待指令不够可以连续设置多条等待指令，直到满足时间间隔要求为止。综上所述，通过三类指令就可以构造出所需要的任意信号时序。

s140、根据指令驱动接口电路执行对应的操作。

在本实施例中，指令的数值代表着接口电路中所有的接口信号的电平状态。

在一实施例中，上述的步骤s140可包括步骤s141～s143。

s141、按照从内存地址内所获取的指令，依次设定接口电路的每个接口信号；

s142、判断当前的指令是否为操作结束指令；

s143、若是，则切换接口电路状态，并返回步骤s130；

若否，则返回步骤s141。

接口电路被触发后自动将预先存储在内存中的一连串的每个信号的期望值依次输出到电路接口。由于内存中的数值是可配置的，因此就实现了接口信号时序灵活可配置。

假定这组接口信号有n个，则内存位宽即为(n+1)，(n+1)个比特位宽中低n个比特的每一个比特恰好存储一个接口信号的期望值；内存深度对应的是时间轴，接口电路在被触发启动后，第1个时钟周期取出内存address0中的(n+1)个比特数值，将低n个比特数值输出到接口，第2个时钟周期取出内存address1中的(n+1)个比特数值，将低n个比特数值输出到接口，以此类推，这样就输出了既定的信号序列。

若接口信号的状态会保持不变，持续一定时间，针对这种情况，定义一个等待指令，当内存中(n+1)比特位宽数据中的最高位为1时，则低n个比特为等待的时钟周期数目(不能等于0)，接口电路从内存中取出这样的指令后，发现最高比特为1，则不会将低n个比特的数值输出到接口，而是让接口信号保持以前的值，等待指定的时钟周期，然后才到下一个内存地址取新的指令。若内存中(n+1)比特位宽数据中最高位为1，剩余为全0，则定义为操作结束指令，结束这一组操作，硬件电路取到结束指令，则不会继续取下一个内存地址的数值；若接口协议比较复杂，有多组不同时序，则设计多个状态机状态，每个状态机启动后，接口电路从对应的内存入口地址取值，发出信号时序，取到结束指令则停止取值，并触发主状态机跳转到下一个状态，从而硬件电路又从新状态对应的内存入口地址取值，发出新的信号时序，以此实现更为复杂的多时序接口。接口信号的时序是可以灵活配置的，一旦接口协议升级，无需修改电路，只要利用软件修改存储在内存中的数值即可，节省了硬件开发成本，缩短了产品上市时间，同一款硬件，升级软件后即可支持新的协议。为接口信号提供最大的灵活性，每个信号的时序变化可以单独控制，在不改变电路的情况下依靠修改数值实现灵活可调的效果。

上述的信号时序配置方法，通过定义指令，将接口信号的电平状态形成一串数值，以指令的形式根据不同的状态存储于内存地址内，使用时，根据不同的状态，从对应的内存地址内依次取出指令，驱动接口信号按照指令的数值进行高低电平输出，当取出的为操作结束指令时，停止从内存地址内取指令，并切换接口电路的状态，以进行下一状态的指令的读取，可通过修改存储于内存地址内的指令的数值，以改变接口电路的接口信号时序，实现接口信号时序的灵活和可配置性。

图11是本发明另一实施例提供的一种信号时序配置方法的流程示意图。如图11所示，本实施例的信号时序配置方法包括步骤s210-s250。其中步骤s220-s250与上述实施例中的步骤s110-s140类似，在此不再赘述。下面详细说明本实施例中所增加的步骤s210。

s210、设置与前级电路连接的接口信号。

具体地，研发工程师在设计电路时设置与前级电路连接的接口信号。如图3所示，wrdata信号是总线类型并且其值并非固定值，而是由前一级电路模块通过wrdata_pre接口信号提供，每次都不一样。因此，需要引入一个接口信号wrdata_pop_internal，以解决wrdata总线信号问题。鉴于wrdata的特殊性，引入wrdata_pop_internal接口信号。该信号并非输出到接口，而是连接前一级电路模块，当它为1时，接口电路将前级电路模块给出的wrdata_pre锁存到wrdata输出，同时前级电路模块将输出下一个wrdata_pre。如下图4所示，该信号总是提前于wrdata_valid信号一个时钟节拍。

图12是本发明实施例提供的一种信号时序配置装置300的示意性框图。如图12所示，对应于以上信号时序配置方法，本发明还提供一种信号时序配置装置300。该信号时序配置装置300包括用于执行上述信号时序配置方法的单元，该装置可以被配置于服务器或者芯片中。

具体地，请参阅图12，该信号时序配置装置300包括：

指令定义单元301，用于定义一组指令；

存储单元302，用于将指令依次存储于内存地址内；

获取单元303，用于使用时，根据接口电路状态从指定的内存地址内依次获取指令；

执行单元304，用于根据指令驱动接口电路执行对应的操作。

在一实施例中，所述指令定义单元301包括：

操作指令定义子单元，用于定义接口电路中每个状态的所有操作指令；

等待指令定义子单元，用于定义等待指令；

操作结束指令定义子单元，用于定义操作结束指令。

在一实施例中，所述操作指令定义子单元包括：

期望值获取子单元，用于获取接口电路中每个状态的每个时钟周期所有接口信号的期望值；

数值组成子单元，用于将接口电路每个状态按照同一状态同一时钟周期内的所有期望值依次组成一串数值，以得到接口电路中每个状态的所有操作指令。

在一实施例中，上述的存储单元302包括：

排序子单元，用于将接口电路中所有状态的指令依照时钟周期排序；

存储子单元，用于将排序后的指令依次存储于对应的内存地址内。

在一实施例中，所述获取单元303包括：

状态获取子单元，用于使用时，获取接口电路当前的状态；

指令调取子单元，用于从接口电路当前的状态依次获取所对应的内存地址内的指令。

在一实施例中，所述执行单元304包括：

信号设定子单元，用于按照从内存地址内所获取的指令，依次设定接口电路的每个接口信号；

判断子单元，用于判断当前的指令是否为操作结束指令；

状态切换子单元，用于若是，则切换接口电路状态。

在一实施例中，本装置还包括：

设置单元，用于设置与前级电路连接的接口信号。

需要说明的是，所属领域的技术人员可以清楚地了解到，上述信号时序配置装置300和各单元的具体实现过程，可以参考前述方法实施例中的相应描述，为了描述的方便和简洁，在此不再赘述。

上述信号时序配置装置300可以实现为一种计算机程序的形式，该计算机程序可以在如图13所示的计算机设备上运行。

请参阅图13，图13是本申请实施例提供的一种计算机设备的示意性框图。该计算机设备500是服务器，服务器可以是独立的服务器，也可以是多个服务器组成的服务器集群。

参阅图13，该计算机设备500包括通过系统总线501连接的处理器502、存储器和网络接口505，其中，存储器可以包括非易失性存储介质503和内存储器504。

该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令，该程序指令被执行时，可使得处理器502执行一种信号时序配置方法。

该处理器502用于提供计算和控制能力，以支撑整个计算机设备500的运行。

该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境，该计算机程序5032被处理器502执行时，可使得处理器502执行一种信号时序配置方法。

该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解，图13中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备500的限定，具体的计算机设备500可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

其中，所述处理器502用于运行存储在存储器中的计算机程序5032，以实现如下步骤：

定义一组指令；

将指令依次存储于内存地址内；

使用时，根据接口电路状态从指定的内存地址内依次获取指令；

根据指令驱动接口电路执行对应的操作。

在一实施例中，处理器502在实现所述定义一组指令步骤时，具体实现如下步骤：

定义接口电路中每个状态的所有操作指令；

定义等待指令；

定义操作结束指令。

在一实施例中，处理器502在实现所述定义接口电路中每个状态的所有操作指令步骤时，具体实现如下步骤：

获取接口电路中每个状态的每个时钟周期所有接口信号的期望值；

将接口电路每个状态按照同一状态同一时钟周期内的所有期望值依次组成一串数值，以得到接口电路中每个状态的所有操作指令。

在一实施例中，处理器502在实现所述将指令依次存储于内存地址内步骤时，具体实现如下步骤：

将接口电路中所有状态的指令依照时钟周期排序；

将排序后的指令依次存储于对应的内存地址内。

在一实施例中，处理器502在实现所述使用时，根据接口电路状态从指定的内存地址内依次获取指令步骤时，具体实现如下步骤：

使用时，获取接口电路当前的状态；

从接口电路当前的状态依次获取所对应的内存地址内的指令。

在一实施例中，处理器502在实现所述根据指令驱动接口电路执行对应的操作步骤时，具体实现如下步骤：

按照从内存地址内所获取的指令，依次设定接口电路的每个接口信号；

判断当前的指令是否为操作结束指令；

若是，则切换接口电路状态，并根据新的接口电路状态从指定的新内存地址内依次获取指令；

若否，则返回按照从内存地址内所获取的指令，依次设定接口电路的每个接口信号。

在一实施例中，处理器502在实现所述定义一组指令之前步骤之前，还实现如下步骤：

设置与前级电路连接的接口信号。

应当理解，在本申请实施例中，处理器502可以是中央处理单元(centralprocessingunit，cpu)，该处理器502还可以是其他通用处理器、数字信号处理器(digitalsignalprocessor，dsp)、专用集成电路(applicationspecificintegratedcircuit，asic)、现成可编程门阵列(field-programmablegatearray，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令，计算机程序可存储于一存储介质中，该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行，以实现上述方法的实施例的流程步骤。

因此，本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存储介质存储有计算机程序，其中该计算机程序被处理器执行时使处理器执行如下步骤：

定义一组指令；

将指令依次存储于内存地址内；

使用时，根据接口电路状态从指定的内存地址内依次获取指令；

根据指令驱动接口电路执行对应的操作。

在一实施例中，所述处理器在执行所述计算机程序而实现所述定义一组指令步骤时，具体实现如下步骤：

定义接口电路中每个状态的所有操作指令；

定义等待指令；

定义操作结束指令。

在一实施例中，所述处理器在执行所述计算机程序而实现所述定义接口电路中每个状态的所有操作指令步骤时，具体实现如下步骤：

获取接口电路中每个状态的每个时钟周期所有接口信号的期望值；

将接口电路每个状态按照同一状态同一时钟周期内的所有期望值依次组成一串数值，以得到接口电路中每个状态的所有操作指令。

在一实施例中，所述处理器在执行所述计算机程序而实现所述将指令依次存储于内存地址内步骤时，具体实现如下步骤：

将接口电路中所有状态的指令依照时钟周期排序；

将排序后的指令依次存储于对应的内存地址内。

在一实施例中，所述处理器在执行所述计算机程序而实现所述使用时，根据接口电路状态从指定的内存地址内依次获取指令步骤时，具体实现如下步骤：

使用时，获取接口电路当前的状态；

从接口电路当前的状态依次获取所对应的内存地址内的指令。

在一实施例中，所述处理器在执行所述计算机程序而实现所述根据指令驱动接口电路执行对应的操作步骤时，具体实现如下步骤：

按照从内存地址内所获取的指令，依次设定接口电路的每个接口信号；

判断当前的指令是否为操作结束指令；

若是，则切换接口电路状态，并返回所述使用时，根据接口电路状态从指定的内存地址内依次获取指令；

若否，则返回按照从内存地址内所获取的指令，依次设定接口电路的每个接口信号。

在一实施例中，所述处理器在执行所述计算机程序而实现所述定义一组指令步骤之前，还实现如下步骤：

设置与前级电路连接的接口信号。

所述存储介质可以是u盘、移动硬盘、只读存储器(read-onlymemory，rom)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。

该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，终端，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。