一种上电复位电路、芯片及智能门锁的制作方法

本实用新型涉及电路技术领域，特别是涉及一种上电复位电路、芯片及智能门锁。

背景技术：

上电复位电路(Power-On-Reset circuit，POR)，广泛应用于如微控制系统等的各种系统中。在系统上电的过程中，电源电压在未达到正常工作电压的时候，电路的逻辑门会发生非正常的逻辑翻转，从而造成整个电路逻辑的混乱，导致系统不能完成正常的启动工作，因此可以通过POR电路来确保整个电路上电过程的正常启动。

现有技术的上电复位电路通常如图1所示，通过检测上电边沿和阈值电压的方法来完成上电输出复位信号RSTB。

然而，由于现有技术的上电复位电路设计问题，导致在复位结束后，NMOS的栅极仍然施加有电压，使得NMOS保持导通，电阻R和NMOS管组成的支路存在电流，从而导致了功耗浪费。

技术实现要素：

本实用新型提供一种上电复位电路、芯片及智能门锁，以解决上电复位电路中功耗较大的问题。

第一方面，本实用新型提供一种上电复位电路，所述上电复位电路包括：

电压检测电路、施密特反相电路、第一反相电路；所述电压检测电路、所述施密特反相电路、所述第一反相电路与电源VDD连接，以接收所述电源VDD提供的上电电压；

所述电压检测电路的输出端与所述施密特反相电路的输入端连接，用于在检测到所述上电电压时，为所述施密特反相电路提供输入电压；

所述施密特反相电路的输出端与所述电压检测电路的输入端连接，用于在所述输入电压达到所述施密特反相电路的阈值翻转电压后，将所述施密特反相电路的输出端的电压进行翻转，并通过翻转后的电压断开所述电压检测电路的电流回路；

所述第一反相电路的输入端，与所述施密特反相电路的输出端连接，用于将所述施密特反相电路输出的电压进行翻转后传输至所述第一反相电路的输出端；

所述第一反相电路的输出端为复位信号端。

优选地，所述电压检测电路包括：

电压偏置单元、复位阻断单元、一级充电单元、二级充电单元；

所述电压偏置单元的第一端、所述一级充电单元的第一端、所述二级充电单元的第一端均与所述电源VDD连接，以接收所述电源VDD提供的上电电压；

所述一级充电单元的第二端与所述电压偏置单元的第二端连接，以接收所述电压偏置单元提供的第一偏置电压；

所述一级充电单元的第三端与所述二级充电单元的第二端连接，以作为所述电压检测电路的输出端，用于在所述施密特反相电路的输出端的电压翻转前，由所述一级充电单元通过所述电压检测电路的输出端为所述施密特反相电路提供充电电压，在所述施密特反相电路的输出端的电平翻转后，由所述二级充电单元通过所述电压检测电路的输出端为所述施密特反相电路提供充电电压；

所述复位阻断单元的第一端与所述电压偏置单元的第三端连接，以接收所述电压偏置单元提供的第二偏置电压；

所述复位阻断单元的第二端与所述二级充电单元的第三端均与所述施密特反相电路的输出端连接，所述复位阻断单元的第三端与接地线VSS连接，用于在所述施密特反相电路的输出端的电平翻转后，阻断所述电压检测电路中的电流回路，且通过所述二级充电单元为所述施密特反相电路提供充电电压。

优选地，所述电压偏置单元包括：PMOS晶体管PM6、NMOS晶体管NM5；所述复位阻断单元包括：NMOS晶体管NM4；所述一级充电单元包括：PMOS晶体管PM5；所述二级充电单元包括PMOS晶体管PM4；其中，

所述PM4的源极、所述PM5的源极和所述PM6的源极分别连接所述电源VDD；

所述PM4的漏极与所述PM5的漏极连接，以作为所述电压检测电路的输出端；

所述PM4的栅极与所述NM4的栅极连接，以作为所述电压检测电路的输入端；

所述PM5的栅极、所述PM6的漏极、所述PM6的栅极、所述NM5的源极及所述NM5的栅极连接；

所述NM5的漏极与所述NM4的源极连接；

所述NM4的漏极与接地线VSS连接。

优选地，所述施密特反相电路包括：

PMOS晶体管PM1、PM2、PM3；NMOS晶体管NM1、NM2、NM3；其中，

所述PM1的栅极、所述PM2的栅极、所述NM1的栅极和所述NM2的栅极连接，以作为所述施密特反相电路的输入端；

所述PM1的源极和所述NM3的源极均与所述VDD连接；

所述PM1的漏极、所述PM2的源极、及所述PM3的源极连接；

所述PM2的漏极、所述NM2的源极、所述PM3的栅极、及所述NM3的栅极连接，以作为所述施密特反相电路的输出端；

所述NM2的漏极、所述NM1的源极、及所述NM3的漏极连接；

所述NM1的漏极和所述PM3的漏极均与接地线VSS连接。

优选地，所述第一反相电路包括：

PMOS晶体管PM7、NMOS晶体管NM6；其中，

所述PM7的源极与所述VDD连接；

所述PM7的栅极、所述NM6的栅极与所述施密特反相电路的输出端连接，以作为所述第一反相电路的输入端；

所述PM7的漏极与所述NM6的源极连接，以作为所述第一反相电路的输出端；

所述NM6的漏极与接地线VSS连接。

优选地，还包括：第一斜偏反相电路和第二斜偏反相电路；

所述第一反相电路的输出端连接所述第一斜偏反相电路的输入端；

所述第一斜偏反相电路的输出端连接所述第二斜偏反相电路的输入端；

所述第二斜偏反相电路的输出端替换所述第一反相电路的输出端作为复位信号端。

优选地，所述第一斜偏反相电路包括：

PMOS晶体管PM8、多个NMOS晶体管NM7N；

所述PM8的栅极，与所述多个NMOS晶体管NM7N的栅极连接，以作为所述第一斜偏反相电路的输入端；

所述多个NMOS晶体管NM7N中的其中一个NM71的源极，与所述PM8的漏极连接，以作为所述第一斜偏反相电路的输出端；

所述PM8的源极与所述VDD连接；

所述多个NMOS晶体管NM7N中的其中一个NM7n的漏极，与接地线VSS连接；

所述多个NMOS晶体管NM7N中每一个NMOS晶体管首尾相连组成串联电路。

优选地，所述第二斜偏反相电路包括：

NMOS晶体管NM8、多个PMOS晶体管PM9N；

所述NM8的栅极，与所述多个PMOS晶体管PM9N的栅极连接，以作为所述第二斜偏反相电路的输入端；

所述多个PMOS晶体管PM9N中的其中一个PM91的漏极，与所述NM8的源极连接，以作为所述第二斜偏反相电路的输出端；

所述多个PMOS晶体管PM9N中的其中一个PM9n的源极，与所述VDD连接；

所述NM8的漏极与接地线VSS连接；

所述多个PMOS晶体管PM9N中每一个PMOS晶体管首尾相连组成串联电路。

优选地，还包括：至少一个第二反相电路；

所述至少一个第二反相电路与所述第二斜偏反相电路级联连接；

所述至少一个第二反相电路中其中一个第二反相电路的输入端，与所述第二斜偏反相电路的输出端连接，作为第一级反相电路；

所述至少一个第二反相电路中，最后一个级联的第二反相电路的输出端替换所述第二斜偏反相电路的输出端作为复位信号端。

第二方面，本实用新型提供一种芯片，所述芯片包括任一所述的上电复位电路。

第三方面，本实用新型提供一种智能门锁，所述智能门锁包括所述的芯片。

相对于现有技术，本实用新型具备如下优点：

本实用新型实施例提供的上电复位电路中，引入反馈的概念，将电压检测电路的输出作为施密特反相电路的输入，将施密特反相电路的输出作为电压检测电路的输入，即将施密特反相电路输出端连接至电压检测电路输入端的连线作为反馈线；通过施密特反相电路对电路中高低电平的翻转，不仅使得第一反相电路的输出端的电平由低电平翻转到高电平，可以实现上电复位，且通过反馈线将电压检测电路的电流回路阻断，使得复位结束后电压检测电路中不存在支路电流，有效减少了功耗。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的一种上电复位电路的电路图；

图2是本实用新型实施例提供的一种上电复位电路的电路图；

图3是本实用新型实施例提供的一种上电复位电路的具体电路图；

图4是本实用新型实施例提供的又一种上电复位电路的具体电路图；

图5是本实用新型实施例提供的一种上电复位电路的波形图；

图6是本实用新型实施例提供的另一种上电复位电路的具体电路图；

图7是本实用新型实施例提供的另一种上电复位电路的波形图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

本实用新型实施例提供了一种上电复位电路。图2示出了本实用新型实施例提供的一种上电复位电路的电路图。

如图2所示，该上电复位电路可以包括：电压检测电路100、施密特反相电路200、第一反相电路500，其中，所述电压检测电路100、所述施密特反相电路200和所述第一反相电路500均与电源VDD连接，以接收所述电源VDD提供的上电电压；所述电压检测电路100的输出端与所述施密特反相电路200的输入端连接，用于在检测到所述上电电压时，为所述施密特反相电路200提供输入电压；所述施密特反相电路200的输出端与所述电压检测电路100的输入端连接，用于在所述输入电压达到所述施密特反相电路200的阈值翻转电压后，将所述施密特反相电路200的输出端的电压进行翻转，并通过翻转后的电压断开所述电压检测电路100的电流回路；所述第一反相电路500的输入端，与所述施密特反相电路200的输出端连接，用于将所述施密特反相电路200输出的电压进行翻转后传输至所述第一反相电路500的输出端；所述第一反相电路500的输出端为复位信号端。

图2的上电复位电路的工作过程为：当对上电复位电路上电时，电源VDD的上电电压V会从0开始升高，随着上电电压V的升高，电压检测电路100的输出端的电压和施密特反相电路200的输出端的电压也会微弱的上升，当电压检测电路100的输出端的电压(即施密特反相电路200的输入端的电压)升高到施密特反相电路200的工作阈值电压时，施密特反相电路200输出端的电压翻转为0，即电压检测电路100的输入端的电压为0，因此，可以使得电压检测电路100的电路断开，没有电流通过，从而将低了上电复位电路中的功耗。

可以理解，本实用新型实施例中，通过第一反相电路500将施密特反相电路200的输出端的电压由低电平翻转为高电平，则在第一反相电路500的输出端的信号会存在低电平到高电平的翻转，将第一反相电路500的输出端作为复位信号端，因此，本实用新型实施例所示方案可以用于对低电平到高电平跳变后正常工作的模块的上电复位过程中。

优选地，如图3所示，示出了本实用新型实施例的一种上电复位电路的具体电路图。

所述电压检测电路包括：电压偏置单元110、复位阻断单元120、一级充电单元130、二级充电单元140。

所述电压偏置单元110的第一端、所述一级充电单元130的第一端、所述二级充电单元140的第一端均与所述电源VDD连接，以接收所述电源VDD提供的上电电压；所述一级充电单元130的第二端与所述电压偏置单元110的第二端连接，以接收所述电压偏置单元110提供的第一偏置电压；所述一级充电单元130的第三端与所述二级充电单元140的第二端连接，以作为所述电压检测电路100的输出端，用于在所述施密特反相电路200的输出端的电压翻转前，由所述一级充电单元110通过所述电压检测电路100的输出端为所述施密特反相电路200提供充电电压，在所述施密特反相电路200的输出端的电平翻转后，由所述二级充电单元120通过所述电压检测电路100的输出端为所述施密特反相电路200提供充电电压；所述复位阻断单元120的第一端与所述电压偏置单元110的第三端连接，以接收所述电压偏置单元110提供的第二偏置电压；所述复位阻断单元120的第二端与所述二级充电单元140的第三端均与所述施密特反相电路200的输出端连接，以作为电压检测单元100的输入端；所述复位阻断单元120的第三端与接地线VSS连接，用于在所述施密特反相电路200的输出端的电平翻转后，阻断所述电压检测电路100中的电流回路，且通过所述二级充电单元140为所述施密特反相电路200提供充电电压。

所述施密特反相电路200包括：第一P型场效应管单元210、第二P型场效应管单元220、第三P型场效应管单元230；第一N型场效应管单元240、第二N型场效应管单元250、第三N型场效应管单元260。

所述第一P型场效应管单元210的第一端、所述第二P型场效应管单元220的第一端、所述第一N型场效应管单元240的第一端和所述第二N型场效应管单元250的第一端连接，以作为所述施密特反相电路200的输入端；所述第一P型场效应管单元210的第二端和所述第三N型场效应管单元260的第一端均与所述VDD连接；所述第一P型场效应管单元210的第三端、所述第二P型场效应管单元220的第二端、及所述第三P型场效应管单元230的第一端连接；所述第二P型场效应管单元220的第三端、所述第二N型场效应管单元250的第二端、所述第三P型场效应管单元230的第二端、及所述第三N型场效应管单元260的第二端连接，以作为所述施密特反相电路200的输出端；所述第二N型场效应管单元250的第三端、所述第一N型场效应管单元240的第二端、及所述第三N型场效应管单元260的第三端连接；所述第一N型场效应管单元240的第三端和所述第三P型场效应管单元230的第三端均与接地线VSS连接。

所述第一反相电路包括：第七P型场效应管单元310、第六N型场效应管单元320；所述第七P型场效应管单元310的第一端与所述VDD连接；所述第七P型场效应管单元310的第二端、所述第六N型场效应管单元320的第一端与所述施密特反相电路200的输出端连接，以作为所述第一反相电路500的输入端；所述第七P型场效应管单元310的第三端与所述第六N型场效应管单元320的第二端连接，以作为所述第一反相电路500的输出端；所述第六N型场效应管单元的第三端与接地线VSS连接。

具体应用中，本实用新型的场效应管单元(包括P型场效应管单元和N型场效应管单元)，均可以是单个的MOS晶体管，使得电路的搭建简单，成本低廉；本实用新型的场效应管单元，也可以是多个MOS晶体管搭建而成，具有源端、栅端和漏端，例如，使用多个MOS管并联的结构，多个MOS管并联的情况下，每个MOS管的源端、栅端、漏端分别连接，以通过并联的方式，为电路提供更大的电流。

当通过多个MOS晶体管搭建场效应管单元时，如第一P型场效应管单元210可以通过多个PMOS晶体管并联实现，该第一P型场效应管单元210的第一端为多个PMOS晶体管的栅端相连接的端口，第二端为多个PMOS晶体管的源端相连接的端口，第三端为多个PMOS晶体管的漏端相连接的端口；同理，第二P型场效应管单元220可以通过多个PMOS晶体管并联实现，该第二P型场效应管单元220的第一端为多个PMOS晶体管的栅端相连接的端口，第二端为多个PMOS晶体管的源端相连接的端口，第三端为多个PMOS晶体管的漏端相连接的端口；第一N型场效应管单元240可以通过多个NMOS晶体管并联实现，该第一N型场效应管单元240的第一端为多个NMOS晶体管的栅端相连接的端口，第二端为多个NMOS晶体管的源端相连接的端口，第三端为多个NMOS晶体管的漏端相连接的端口；第二N型场效应管单元250可以通过多个NMOS晶体管并联实现，该第二N型场效应管单元250的第一端为多个NMOS晶体管的栅端相连接的端口，第二端为多个NMOS晶体管的源端相连接的端口，第三端为多个NMOS晶体管的漏端相连接的端口；第三N型场效应管单元260可以通过多个NMOS晶体管并联实现，该第三N型场效应管单元260的第一端为多个NMOS晶体管的源端相连接的端口，第二端为多个NMOS晶体管的栅端相连接的端口，第三端为多个NMOS晶体管的漏端相连接的端口；第三P型场效应管单元230可以通过多个PMOS晶体管并联实现，该第三P型场效应管单元230的第一端为多个PMOS晶体管的源端相连接的端口，第二端为多个PMOS晶体管的栅端相连接的端口，第三端为多个PMOS晶体管的漏端相连接的端口。第七P型场效应管单元310可以通过多个PMOS晶体管并联实现，该第七P型场效应管单元230的第一端为多个PMOS晶体管的源端相连接的端口，第二端为多个PMOS晶体管的栅端相连接的端口，第三端为多个PMOS晶体管的漏端相连接的端口；第六N型场效应管单元320可以通过多个NMOS晶体管并联实现，该第六N型场效应管单元320的第一端为多个NMOS晶体管的栅端相连接的端口，第二端为多个NMOS晶体管的源端相连接的端口，第三端为多个NMOS晶体管的漏端相连接的端口。

本实用新型实施例中，一级充电单元130和二级充电单元140都可以为P型场效应管单元；复位阻断单元120可以为N型场效应管单元；电压偏置单元110可以是有多个MOS晶体管搭建成二极管连接方式，为一级充电单元130和复位阻断单元120提供不同的偏置电压(包含第一偏置电压和第二偏置电压)，使得一级充电单元130可以根据第一偏置电压、复位阻断单元120可以根据第二偏置电压处于开通或关断状态；电压偏置单元110还可以是两个串联的电阻R1和R2，R1的一端连接VDD，另一端连接R2的一端和一级充电单元130的第二端，R2的另一端和复位阻断单元120的第一端连接，为一级充电单元130和复位阻断单元120提供不同的偏置电压，使得一级充电单元130和复位阻断单元120可以根据偏置电压的不同处于开通或关断状态；本实用新型实施例对此不作具体限定。

图3的上电复位电路的工作过程为：当对上电复位电路上电时，电源VDD300的上电电压V会从0开始升高，上电初期电路内各节点电位为零，随着上电电压V的升高，一级充电单元130、二级充电单元140、第一P型场效应管单元210和第二P型场效应管单元220会有亚阈值微小电流通过，位于施密特反相电路200的输入端和输出端都开始由零电位逐步上升，施密特反相电路200的输出端的电压作为反馈点电压送到电压检测电路100。电压偏置单元110提供第一偏置电压给一级充电单元130。在施密特反相电路200的输出端的电压没有达到施密特反相电路200的检测阈值电压(检测阈值电压即施密特反相器的工作阈值电压，超过该工作阈值电压，施密特反相器工作，将输入端的电压翻转后通过施密特反相器的输出端输出)时，复位阻断单元120没有开启，电压检测电路100处于截止状态，第一偏置电压随上电电压V的上升而上升，该阶段由于一级充电单元130的第二端和上电电压V之间的压差较小使得施密特反相电路200的输入端电压上升缓慢。当施密特反相电路200的输出端电压上升到大于复位阻断单元120的导通阈值电压，复位阻断单元120导通，一级充电单元130偏置电压下降对施密特反相电路200的输入端的充电增大；当施密特反相电路200的输入端电压上升到超过施密特反相电路200的检测阈值电压，施密特反相电路200工作，将施密特反相电路200的输出端的电压值翻转为0，使得电压检测模块100处于断开状态，没有额外的电流消耗，只存在晶体管的漏电消耗；且施密特反相电路200的输出端的电压值翻转为0，使得二级充电单元140导通，通过二级充电单元140的充电电流大增，使得施密特反相电路200的输出端加速上升，保证了施密特反相电路200的施密特反相电路200的输出端处于低电平状态。

在施密特反相电路200的输出端进入下降阶段，并与逐渐上升的VDD之间电压差大于第七P型场效应管单元310阈值电压后第七P型场效应管单元310导通，第一反相电路500的输出端充电为高电平，将第一反相电路500的输出端作为复位信号端，则可以适用于对低电平到高电平跳变后可以正常工作的模块的上电复位中，可以降低上电复位电路中的功耗，且第一反相电路500的设置，使得上电复位电路中，复位信号端的电压要高于第一反相电路500工作阈值电压，从而保证复位信号端的电压不会过低，确保可以作为复位信号进行使用。

优选地，在本实用新型实施例中，如图4所示，所述施密特反相电路200包括：PMOS晶体管PM1、PM2、PM3；NMOS晶体管NM1、NM2、NM3；其中，第一P型场效应管单元210包括PM1，第二P型场效应管单元220包括PM2，第三P型场效应管单元230包括PM3，第一N型场效应管单元240包括NM2，第二N型场效应管单元250包括NM1，第三N型场效应管单元260包括NM3；所述PM1的栅极、所述PM2的栅极、所述NM1的栅极和所述NM2的栅极连接，以作为所述施密特反相电路的输入端；所述PM1的源极和所述NM3的源极均与所述VDD连接；所述PM1的漏极、所述PM2的源极、及所述PM3的源极连接；所述PM2的漏极、所述NM2的源极、所述PM3的栅极、及所述NM3的栅极连接，以作为所述施密特反相电路的输出端；所述NM2的漏极、所述NM1的源极、及所述NM3的漏极连接；所述NM1的漏极和所述PM3的漏极均与接地线VSS连接。

所述电压检测电路100中，所述电压偏置单元包括：PMOS晶体管PM6、NMOS晶体管NM5；所述复位阻断单元包括：NMOS晶体管NM4；所述一级充电单元包括：PMOS晶体管PM5；所述二级充电单元包括PMOS晶体管PM4；其中，所述PM4的源极、所述PM5的源极和所述PM6的源极分别连接所述电源VDD；所述PM4的漏极与所述PM5的漏极连接，以作为所述电压检测电路的输出端；所述PM4的栅极与所述NM4的栅极连接，以作为所述电压检测电路的输入端；所述PM5的栅极、所述PM6的漏极、所述PM6的栅极、所述NM5的源极及所述NM5的栅极连接；所述NM5的漏极与所述NM4的源极连接；所述NM4的漏极与接地线VSS连接。

所述第一反相电路包括：PMOS晶体管PM7、NMOS晶体管NM6；所述PM7的源极与所述VDD连接；所述PM7的栅极、所述NM6的栅极与所述施密特反相电路200的输出端连接，以作为所述第一反相电路的输入端；所述PM7的漏极与所述NM6的源极连接，以作为所述第一反相电路的输出端；所述NM6的漏极，与接地线VSS400连接。

图4的上电复位电路的工作过程为：当对上电复位电路上电时，电源VDD300的上电电压V会从0开始升高，上电初期电路内各节点电位为零，随着上电电压V的升高，PM4、PM5、PM1和PM2会有亚阈值微小电流通过，位于施密特反相电路200的输入端INT1和输出端INT2都开始由零电位逐步上升，INT2的电压作为反馈点电压送到电压检测电路100。PM6、NM4、NM5组成偏置检测电路，PM6、NM5两个晶体管采用二极管连接方式并建立偏置电压给PM5。在INT2(施密特反相电路200的输出端)的电压没有达到施密特反相电路200的检测阈值电压，即NM4没有开启时，电压检测电路100处于截止状态，偏置电压(PM5的栅极输入电压)随上电电压V的上升而上升，该阶段由于PM5的栅极和上电电压V之间的压差较小使得INT1上升缓慢。当施密特反相电路200的INT2上升到大于NM4的导通阈值电压，NM4导通，PM5偏置电压下降对INT1(施密特反相电路200的输入端)的充电增大，当INT1上升到超过施密特反相电路200的检测阈值电压，施密特反相电路200工作，将NT2的电压值翻转为0，使得电压检测模块100处于断开状态，没有额外的电流消耗，只存在晶体管的漏电消耗；且INT2的电压值翻转为0，使得PM4导通，通过PM4的充电电流大增，使得INT1加速上升，保证了施密特反相电路200的输出端INT2处于低电平状态，在输出端INT2进入下降阶段，并与逐渐上升的VDD之间电压差大于PM7阈值电压后PM7导通，第一反相电路500的输出端(PM7的漏极)充电为高电平，将第一反相电路500的输出端作为复位信号端START，则可以适用于对低电平到高电平跳变后可以正常工作的模块的上电复位中，可以降低上电复位电路中的功耗，且第一反相电路500的设置，使得上电复位电路中，复位信号端START的电压要高于第一反相电路500工作阈值电压，从而保证复位信号端START的电压不会过低，确保可以作为复位信号进行使用。

本实用新型实施例提供的上电复位电路中，引入反馈的概念，将电压检测电路的输出作为施密特反相电路的输入，将施密特反相电路的输出作为电压检测电路的输入，即将施密特反相电路输出端连接至电压检测电路输入端的连线作为反馈线；通过施密特反相电路对电路中高低电平的翻转，不仅使得第一反相电路的输出端的电平由低电平翻转到高电平，可以实现上电复位，且通过反馈线将电压检测电路的电流回路阻断，使得复位结束后电压检测电路中不存在支路电流，有效减少了功耗。

对图4的上电复位电路进行仿真后，波形图形如图5所示，各曲线代表了各端电压值在上电过程中的变化情况，具体分别是电源VDD300的电压变化曲线，施密特反相电路200的输入端INT1的电压变化曲线，施密特反相电路200的输出端INT2的电压变化曲线，上电复位电路的复位信号端START的电压变化曲线。

本实用新型实施例提供的上电复位电路中，由于引入反馈的概念，将电压检测电路的输出作为施密特反相电路的输入，将施密特反相电路的输出作为电压检测电路的输入，通过电压检测电路中偏置电压的输入，以及施密特反相电路对电路中高低电平的翻转，不仅实现了上电复位，且本实用新型实施例没有引入无源器件电容C或电阻R，复位结束后电压检测电路中不存在支路电流，有效减少了功耗。

优选地，如图6所示，示出了本实用新型实施例的一种上电复位电路的具体电路图。

如图6所示，在图4的基础上，可以增加第一斜偏反相电路600和第二斜偏反相电路700；所述第一反相电路500的输出端INT3连接所述第一斜偏反相电路600的输入端；所述第一斜偏反相电路600的输出端连接所述第二斜偏反相电路700的输入端；所述第二斜偏反相电路700的输出端替换所述第一反相电路500的输出端作为复位信号端。

本实用新型实施例中，第一斜偏反相电路600和第二斜偏反相电路700用于延时输出复位信号，考虑到芯片上不同模块对复位时间的需求不同，可能存在一些模块，完成上电后需要额外的建立时间才可以正常工作，而芯片系统需要在这些模块功能正常后完成整体的复位，所以需要增加上电后的延时，可以理解，如果在快速上电时，很快输出复位信号，会导致对这些模块的复位错误，因此，增加两级斜偏反相电路，可以延时输出复位信号，保证芯片中各模块的复位。

可以理解，在实际应用中，如果对延时时间需求较长，可以在图3的基础上，增加多对第一斜偏反相电路600和第二斜偏反相电路700，均采用上一级的输入作为下一级的输出的级联方式连接，以实现更大的延时，本实用新型实施例对第一斜偏反相电路600和第二斜偏反相电路700的数量不做具体限制。

作为本实用新型的一种具体电路，如图6所示，所述第一斜偏反相电路600包括：PMOS晶体管PM8、多个NMOS晶体管NM7N；所述PM8的栅极，与所述多个NMOS晶体管NM7N的栅极连接，以作为所述第一斜偏反相电路600的输入端；所述多个NMOS晶体管NM7N中的其中一个NM71的源极，与所述PM8的漏极连接，以作为所述第一斜偏反相电路的输出端；所述PM8的源极，与所述VDD连接；所述多个NMOS晶体管NM7N中的其中一个NM7n的漏极，与接地线VSS400连接；所述多个NMOS晶体管NM7N串联后，再与所述PM8串联连接。

所述第二斜偏反相电路700包括：NMOS晶体管NM8、多个PMOS晶体管PM9N；所述NM8的栅极，与所述多个PMOS晶体管PM9N的栅极连接，以作为所述第二斜偏反相电路700的输入端；所述多个PMOS晶体管PM9N中的其中一个PM91的漏极，与所述NM8的源极连接，以作为所述第二斜偏反相电路的输出端；所述多个PMOS晶体管PM9N中的其中一个PM9n的源极，与所述VDD300连接；所述NM8的漏极，与接地线VSS400连接；所述多个PMOS晶体管PM9N串联后，再与所述NM8串联连接。

本实用新型中，N可以为自然数，NM7n表示第一斜偏反相电路600中串联的第N个NM7，PM9n表示第二斜偏反相电路700中串联的第N个PM9。第一斜偏反相电路600构成放电慢偏斜反相电路，在第一斜偏反相电路600中，串联的NM7N的个数(N)越大，上电复位电路的放电越慢，延时就越大；第二斜偏反相电路700构成充电慢偏斜反相电路，串联的PM9N的个数越大，上电复位电路的充电越慢，延时也就越大。

具体应用中，NM7N的个数和PM9N的个数可以根据实际的应用场景确定，例如在要求延时较短的应用场景，设定NM7N的个数和PM9N的个数较小，在要求延时较长的应用场景，设定NM7N的个数和PM9N的个数较大，本实用新型实施例对此不作具体限定。一对第一斜偏反相电路600和第二斜偏反相电路700的组合延时可达到10微秒量级，而现有技术中，通常这种量级的延时需要几十个普通的反相电路来生成。

具体应用中，还可以将本实用新型实施例中NM7N、PM9N等晶体管选择为增益(宽长比)较小的型号，实际应用中，可以选择晶体管为长度L较大的尺寸设计，一方面可以减小完成复位后的漏电，另一方面可以进一步增加延时，可以理解的是，N选择较大值可以提供更高的阈值电压。本发明实施例中减少上电复位电路中各晶体管的漏电消耗，可以进一步减少上电复位电路的功耗。

作为本实用新型实施例的另一种优选实施方式，上电复位电路中还可以增加至少一个第二反相电路，所述至少一个第二反相电路与所述第二斜偏反相电路级联连接；所述至少一个第二反相电路的其中一个第二反相电路的输入端，与所述第二斜偏反相电路的输出端连接，作为第一级反相电路；所述至少一个第二反相电路中，最后一个级联的第二反相电路的输出端替换所述第二斜偏反相电路的输出端作为复位信号端。

本实用新型实施例中，增加至少一个第二反相电路，使得上电复位电路中，复位信号端START的电压要高于多个第二反相电路工作阈值电压，可以进一步提高复位信号端START的电压，并带来一定的延时。具体应用中，各第二反相电路中可以包括一个PMOS晶体管和一个NMOS晶体管，各第二反相电路级联连接，即一个第二反相电路的输出端连接另一个第二反相电路的输入端，依次类推，每一个第二反相电路可以成为一级，作为第一级的第二反相电路中，PMOS晶体管的源极与电源VDD300连接，PMOS晶体管的栅极、NMOS晶体管的栅极与所述第二斜偏反相电路700的输出端连接，以作为该第二反相电路的输入端；PMOS晶体管的漏极，与NMOS晶体管的源极连接，以作为该第二反相电路的输出端；NMOS晶体管的漏极，与接地线VSS400连接；最后一级第二反相电路中的输出端替换所述第二斜偏反相电路700的输出端作为复位信号端START。

考虑到通常状态下，芯片系统中的各模块是通过将低电平向高电平跳变的上电复位后，才可以正常工作，因此可以设定多个第二反相电路为：偶数个数的第二反相电路，例如图6所示的一个第二反相电路800，包括PMOS晶体管PM10和NMOS晶体管NM9，及另一个第二反相电路900，包括PMOS晶体管PM11和NMOS晶体管NM10，第二反向电路900的输出端作为复位信号端START输出高电平，以适用于对低电平到高电平跳变后可以正常工作的模块的上电复位中。

如图6所示的完整的上电复位电路，当电压上电完成后，START输出为高电平，INT3和INT1为高，PM4、PM5不再充电没有电流；INT2为低，电压检测电路100断开无电流消耗，输出级各节点电位固定在高电位或零电位，没有中间电位无电流消耗，整个电路只有漏电消耗，如果上电复位电路中各晶体管的设计增益较小的型号，还可以进一步有效减小漏电，根据工艺的不同可达到皮安(pA)量级。本实用新型实施例的电路工作过程中，只有在最开始INT2上升到检测阈值电压后再下降为零的过程中有电流消耗，实现了静态零功耗设计。

对图6的上电复位电路进行仿真后，波形图形如图7所示，各曲线代表了各端电压值随着上电过程进行的变化情况，具体分别是电源VDD300的电压变化曲线，施密特反相电路200的输入端INT1的电压变化曲线，施密特反相电路200的输出端INT2的电压变化曲线，第一反相电路500的输出端INT3的电压变化曲线，上电复位电路的复位信号端START的电压变化曲线，可以看到，上电复位电路的复位信号端START的电压变化曲线相较于图5的波形曲线中，存在了一定的延时。

本实用新型还提供了一种芯片，包括上述的任意一种上电复位电路，该芯片可以为一种片上系统(System on Chip，SOC)芯片，一方面可以实现低功耗的上电复位，另一方面由于没有设置电容或电阻，相较于现有技术，可以缩小复位电路在芯片中所占的版图面积。

本实用新型还提供了一种智能门锁，包括上述包含上电复位电路的芯片，通过上述包含上电复位电路的芯片，可以有效降低该智能门锁的功耗，同时能够提供多种延时方案，满足不同应用场景的需求；此外，相较于现有技术，更小面积的芯片能够便于得到更小体积的智能门锁。

本实用新型还提供了一种智能水表，包括上述包含上电复位电路的芯片，通过上述包含上电复位电路的芯片，可以有效降低该智能水表的功耗，同时能够提供多种延时方案，满足不同应用场景的需求；此外，相较于现有技术，更小面积的芯片能够便于得到更小体积的智能水表。

除此之外，本实用新型实施例提供的包含上电复位电路的芯片还可以应用在工业测量器件中，如一种测量水表，包含本实用新型实施例所述的芯片；又如，一种超声波气表，包含本实用新型实施例所述的芯片；还如，一种超声波热表，包含本实用新型实施例所述的芯片。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种上电复位电路、芯片及智能门锁，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。