一种降辐射的核心板的制作方法

文档序号:16827722发布日期:2019-02-10 23:25
一种降辐射的核心板的制作方法
本实用新型属于核心板领域,具体涉及一种降辐射的核心板,所述核心板适用于家庭网关设备中,大幅度降低元器件产生的辐射,具有提高生活质量的优点。
背景技术
:随着社会不断进步,人工智能开始逐渐蔓延到生活中,甚至进入了家庭当中,智能家居的生活方式已然被大多数人所接受,智能家居给人们带来了生活上的便利以及提高了生活品质,改变了人们生活方式。当人们享受着智能家居带来的便利同时也被其所迫害,其中最为突出的是辐射问题,由于家庭内的面积是有限制的,而每个智能设备都会发出信号,换言之,有限的空间被密集的信号网所笼罩着,辐射值是偏高的,那么人们若长期处于这样的环境内,对于生活健康肯定具有不利影响的,因此,降低辐射成为关键点。而降低辐射关键点在于如何减少设备内核心板上的元器件所散发的辐射量,由于核心板是将MINIPC的核心功能打包封装的一块电子核心板,核心板集成了CPU,存储设备和引脚,通过引脚与配套底板连接在一起从而实现某个领域的系统芯片,核心板上元器件和走线是实现智能设备去完成相应功能的关键,每个智能设备散发的辐射也是由核心板上的元器件散发的,因此,如何降低核心板上元器件散发的辐射是首要解决的问题。技术实现要素:本实用新型的目的在于提供了一种降辐射的核心板,利用走线和屏蔽罩的结合,大幅度降低核心板上的模块产生的辐射量,从而提高其生活质量。本实用新型的目的在于提供了一种降辐射的核心板,覆盖上完整性较高的地平面,从而高效地降低辐射量。为达上述目的,本实用新型的主要技术解决手段是提供一种降辐射的核心板,所述核心板上设有4G模块,其特征在于,核心板上设有干扰源模块,所述干扰源模块可拆卸连接有屏蔽罩,核心板上还设有信号安置区域,所述信号安置区域内布置有高速信号模块,所述核心板为多层结构,所述高速信号模块连接有走线,所述走线布置在所述核心板的内层,所述干扰源模块、所述高速信号模块以及所述4G模块上均覆盖有地平面。在一些实例中,所述屏蔽罩的罩口边缘均设有至少四个第一插件,所述干扰源模块位于所述核心板上的四周设有相对应的插口,当所述第一插件插入相对应的所述插口时,则所述屏蔽罩罩住所述干扰源模块,当所述第一插件从所述插口中拔出,则所述屏蔽罩脱离所述干扰源模块,从而实现可拆卸式连接。在一些实例中,所述屏蔽罩的罩口设有至少两个延伸边,每个所述延伸边均设有至少一个通孔,所述干扰源模块位于所述核心板上的设有相对应的凸起插口,所述凸起插口穿过所述通孔,所述凸起插口可拆卸连接有第二插件,将所述屏蔽罩罩在所述干扰源模块外部。在一些实例中,所述屏蔽罩呈矩形,所述第一插件和第二插件均呈T形。在一些实例中,所述干扰源模块选自DDR模块、CPU模块和EMMC模块的一种或其组合。在一些实例中,所述核心板选自十层PCB板的叠层结构,所述走线在所述核心板内层的分层布置,所述核心板包括至少五个平面,所述走线布置在两个所述平面之间。在一些实例中,所述高速信号模块选自时钟模块、USB信号模块和SDIO信号模块的一种或其组合。附图说明图1是本实用新型一实施例的结构示意图,图2是图1实施例的屏蔽罩结构示意图,图3是图1实施例的屏蔽罩结构示意图,图4是图1实施例的走线布置图,图中:核心板1、地平面2、走线112、高速信号模块113、4G模块114、干扰源模块115、插口116、屏蔽罩117、凸起插口118、第二插件119、第一插件120、延伸边121。具体实施方式下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本实用新型保护的范围。如图1到图4所示,本实施例所描述的一种降辐射的核心板1的结构被展示,所述核心板1可选择为软板FPC、硬板PCB以及软硬结合板FPCE中的任意一种,本实用新型在这方面不受限制。核心板1上设有干扰源模块115,所述干扰源模块115设有屏蔽罩117,所述干扰源模块115指的是模块发出通信速率以及倍频极有可能处于600MHZ到800MHZ之间,而600MHZ到800MHZ的干扰源将会对4G模块114产生干扰,而这些干扰4G模块114的信号时,会产生较强的辐射,因此,对于属于干扰源模块115均在外部设有屏蔽罩117,主要用于减少对4G模块114的干扰,具体而言,所述干扰源模块115包括DDR模块、CPU模块和EMMC模块,DDR模块、CPU模块和EMMC模块分别可拆卸连接于屏蔽罩117,屏蔽罩117呈矩形,屏蔽罩117的罩口端边缘均设有至少四个第一插件120,本实施例实施为四个第一插件120,罩口四边边缘各布置一个第一插件120,所述DDR模块位于核心板1上的四周设有相对应的插口116,当第一插件120插入相对应的插口116时,则屏蔽罩117罩住DDR模块,当第一插件120从插口116中拔出,则屏蔽罩117脱离DDR模块,从而实现可拆卸式连接,相同地,CPU模块和EMMC模块也采用相同的方式实现,在一些实施例中,屏蔽罩117的罩口端设有至少两个延伸边121,本实施例实施为两个,每个延伸边121均设有至少一个通孔,所述DDR模块位于核心板1上的设有相对应的凸起插口118,凸起插口118穿过通孔,并利用第二插件119插入凸起插口118,第一插件120和第二插件119均呈T形,将屏蔽罩117罩在DDR模块外部,此外,所述干扰源模块115不仅限于DDR模块、CPU模块和EMMC模块,只要通信速率以及倍频极有可能处于600MHZ到800MHZ之间均属于所述干扰源模块115,本实施例主要举例这三个模块为例子,本实用新型在这方面不受限制。此外,核心板1上设有高速信号模块113,所谓的高速信号模块113指的是模块的上升沿很陡,上升沿指数字电平从低电平(数字"0")变为高电平(数字"1")的那一瞬间,现有技术中核心板1上的高速信号模块113总是零散分布,并且其走线112都处于核心板1的表层,存在两方面的问题:一方面是容易受到外界的影响,另一方面是影响外部自主运行,更为重要的是由于零散分布的原因,导致其走线112过长,并且走线112交叉混乱,即影响核心板1的使用寿命,并且走线112的过长导致散发的辐射量过高,因此,本实施例中,核心板1上设有信号安置区域,将高速信号模块113布置在信号安置区域,并且与高速信号模块113连接的走线112布置在核心板1的内层,本实施例的核心板1被实施为PCB采用十层板的叠层结构,内含至少五个平面,本实施例实施为五个平面,保证信号模块的走线112都处于完整参考平面,其中,特别是高速信号模块113,在两个平面间拉线,高速信号模块113的走线112主要分布在ART03和ART06层中,如表1所示,TOP为表层,Gnd02到Gnd09均为内层,Bottom为底层。层(Layer)EtchViaPinDrcAll内层(Planes)√√√√√表层(Top)Gnd02Art03√Vcc04Gnd05Art06√Vcc07Art08Gnd09底层(Bottom)ALL表1在一些情况下,走线112进行所述核心板1内层的分层布置,从而避免信号之间的交叉干扰,高速信号模块113包括时钟模块、USB信号模块和SDIO信号模块,但不仅限于这三种信号模块,本实用新型在这方面不受限制。值得一提的是,地平面2的完整性是降低网关辐射的因素之一,换言之,一块完整的地平面2能减少核心板1的EMI和串扰问题,EMI指的是电磁干扰,电磁干扰分为传导电磁干扰和辐射电磁干扰,辐射电磁干扰噪声以辐射电磁场的形式在空间传播,包括由于非良好接地或接地反射电位不为零引起的共模噪声,以及由于没有很好控制的大信号环路引起的差模噪声,现有技术的地平面2往往不完整,这里的不完整指的是覆盖不完整,换言之,即很多信号强烈的模块并没有被地平面2所覆盖,使得模块的没有良好的接地处理,使得辐射电磁场较大,为了解决以上问题,所述核心板1覆盖一层完整的地平面2,具体而言,干扰源模块115、高速信号模块113以及4G模块114上均覆盖有地平面2,干扰源模块115、高速信号模块113以及4G模块114上均与地平面2通信连接,提高其现有的地平面2的完整程度,使得信号强和可能成为干扰源的模块有良好的接地性,降低其辐射量。本实用新型不局限于上述最佳实施方式,任何人在本实用新型的启示下都可得出其他各种形式的产品,但不论在其形状或结构上作任何变化,凡是具有与本申请相同或相近似的技术方案,均落在本实用新型的保护范围之内。当前第1页1 2 3 
再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1