差动放大器、像素电路及固体摄像装置的制作方法

本发明涉及一种差动放大器、具备差动放大器的像素电路、以及具备像素电路的固体摄像装置。

背景技术：

固体摄像装置一般具备：多个光电二极管，其在基板上排列为一维状或二维状而形成；及像素电路，其输入并处理来自这些多个光电二极管各自的输出信号。另外，像素电路包含放大器及积分电容部。像素电路输入自光电二极管输出的信号并在积分电容部蓄积电荷，并自放大器的输出端子输出对应于该电荷蓄积量的电压值。

在像素电路中使用差动放大器(参照专利文献1)作为放大器。在此情况下，在差动放大器的第一输入端子输入基准电压，在第二输入端子输入来自光电二极管的信号。在差动放大器中，因为这些两个输入端子处于假想短路的关系，因而两个输入端子间的电位差大致为零。因此，能够以大致零的逆偏压驱动光电二极管，因而可抑制暗电流。由于该点，优选在像素电路中使用差动放大器。

固体摄像装置为了实现空间分辨率的提高及廉价化，被要求光电二极管的高集成化。即，要求形成于基板上的光电二极管的个数增加及像素的窄间距化(各光电二极管的窄面积化)。为了高集成化，固体摄像装置有设为使形成有多个光电二极管的第一基板、与形成有多个像素电路的第二基板相对配置的结构的情况。特别是在由化合物半导体构成的第一基板上形成有光电二极管，另一方面在由硅构成的第二基板上形成有像素电路的情况下，第一基板与第二基板设为彼此独立的基板。在此情况下，要求第一基板上的光电二极管的高集成化，同时也要求第二基板上的像素电路的高集成化。即，也要求第二基板上的像素电路的窄间距化(各像素电路布局的窄面积化)。

现有技术文献

专利文献

专利文献1：日本特开平6-216666号公报

技术实现要素：

发明所要解决的问题

本发明人在对包含差动放大器的像素电路的窄间距化进行研究的过程中，得出如下见解。即，差动放大器的输出范围的大小被差动放大器的电路结构制约。为了使输出范围增大，考虑如专利文献1所记载的那样在差动放大器的后段设置输出缓冲器等在电路上下功夫。但是，在此情况下，因为包含差动放大器的像素电路的电路规模变大，因而违背像素电路窄间距化的目的。

另外，为了像素电路的窄间距化，需要使用微细cmos工艺制作像素电路。但是，因为由微细cmos工艺制作的差动放大器通过低电源电压驱动，因而对应于此差动放大器的输出范围会变小。

本发明基于本发明人的上述见解而完成，其目的在于，提供一种可使像素电路窄间距化并可抑制输出范围降低的差动放大器、像素电路及固体摄像装置。

解决问题的技术手段

本发明的差动放大器，是具有第一输入端子、第二输入端子及输出端子的差动放大器，具备：(1)输入差动对，其包含第一导电类型的第一mos晶体管及第二mos晶体管，且第一mos晶体管及第二mos晶体管各自的源极连接于共同节点，第一mos晶体管的栅极连接于第一输入端子，第二mos晶体管的栅极连接于第二输入端子；(2)电流镜对，其包含第二导电类型的第三mos晶体管及第四mos晶体管，在第三mos晶体管及第四mos晶体管各自的源极输入第一基准电压，第三mos晶体管的漏极连接于第一mos晶体管的漏极，第四mos晶体管的漏极连接于第二mos晶体管的漏极及输出端子，第三mos晶体管及第四mos晶体管各自的栅极连接于第三mos晶体管的漏极；及(3)定电流源，其包含第一导电类型的第五mos晶体管，在第五mos晶体管的源极输入第二基准电压，第五mos晶体管的漏极连接于共同节点，在第五mos晶体管的栅极输入第三基准电压，(4)第一mos晶体管及第二mos晶体管各自的阈值电压大于第五mos晶体管的阈值电压。

另外，第一导电类型及第二导电类型中的一者是n型，另一者是p型。第一基准电压及第二基准电压中的一者是电源电位vdd，另一者是接地电位。第三基准电压是为了将第五mos晶体管作为定电流源使用而施加于第五mos晶体管的栅极的电位。

本发明的像素电路具备：上述结构的差动放大器；及积分电容部，其设置于差动放大器的第二输入端子与输出端子之间，对应于输入至第二输入端子的信号而蓄积电荷；自差动放大器的输出端子输出对应于积分电容部的电荷蓄积量的值的信号。

本发明的固体摄像装置具备上述结构的像素电路与光电二极管，像素电路将自光电二极管对应于受光而输出的信号输入至差动放大器的第二输入端子，且自差动放大器的输出端子输出对应于该受光量的值的输出信号。

本发明的像素电路具备：差动放大器，其具有第一输入端子、第二输入端子及输出端子；及积分电容部，其设置于差动放大器的第二输入端子与输出端子之间，对应于输入至第二输入端子的信号而蓄积电荷；且该像素电路将对应于积分电容部的电荷蓄积量的值的信号自差动放大器的输出端子输出，差动放大器具备：(1)输入差动对，其包含第一导电类型的第一mos晶体管及第二mos晶体管，且第一mos晶体管及第二mos晶体管各自的源极连接于共同节点，第一mos晶体管的栅极连接于第一输入端子，第二mos晶体管的栅极连接于第二输入端子；(2)电流镜对，其包含第二导电类型的第三mos晶体管及第四mos晶体管，在第三mos晶体管及第四mos晶体管各自的源极输入第一基准电压，第三mos晶体管的漏极连接于第一mos晶体管的漏极，第四mos晶体管的漏极连接于第二mos晶体管的漏极及输出端子，第三mos晶体管及第四mos晶体管各自的栅极连接于第三mos晶体管的漏极；及(3)定电流源，其包含第一导电类型的第五mos晶体管，在第五mos晶体管的源极输入第二基准电压，第五mos晶体管的漏极连接于共同节点，在第五mos晶体管的栅极输入第三基准电压；(4)第一mos晶体管及第二mos晶体管各自的阈值电压大于像素电路所包含的第五mos晶体管以外的第一导电类型的其他mos晶体管的阈值电压。

另外，第一导电类型及第二导电类型中的一者是n型，另一者是p型。第一基准电压及第二基准电压中的一者是电源电位vdd，另一者是接地电位。第三基准电压是为了将第五mos晶体管作为定电流源使用而施加于第五mos晶体管的栅极的电位。

本发明的固体摄像装置具备上述结构的像素电路及光电二极管，且像素电路将自光电二极管对应于受光而输出的信号输入至差动放大器的第二输入端子，且自差动放大器的输出端子输出对应于该受光量的值的输出信号。

发明的效果

根据本发明，可使像素电路窄间距化并可抑制差动放大器的输出范围的降低。

附图说明

图1是显示固体摄像装置1的结构的立体图。

图2是显示固体摄像装置1的结构的截面图。

图3是显示光电二极管11及ctia50的基本结构的电路图。

图4是显示像素电路21的详细结构的电路图。

图5是差动放大器51的电路图。

图6是显示模拟中所使用的电路结构的图。

图7是显示模拟结果的图表。

具体实施方式

以下，参照附图，详细地说明用于实施本发明的方式。另外，附图的说明中，对相同要素附加相同符号，省略重复的说明。本发明并不限定于这些例示。

图1是显示固体摄像装置1的结构的立体图。图2是显示固体摄像装置1的结构的截面图。固体摄像装置1具有在封装体30之上配置有第二基板20，并在该第二基板20之上配置有第一基板10的结构。在第一基板10，多个光电二极管11二维状地排列而形成。光电二极管11可由化合物半导体构成，也可由例如ingaas构成。在第二基板20，多个像素电路21二维状地排列而形成。像素电路21可由硅构成。

光电二极管11与像素电路21的ctia50(下述)一对一对应。即，ctia50设置于每个像素。第一基板10与第二基板20相对配置，对应的光电二极管11与像素电路21通过凸块41彼此电连接。经由该凸块41，各光电二极管11被赋予基准电压，并将对应于入射光量产生的电荷向像素电路21输出。形成于第二基板20上的电极22与形成于封装体30上的电极32通过接合线42彼此电连接。经由该接合线42，各像素电压21被赋予基准电压及控制信号，并输入来自光电二极管11的电荷并对每个像素输出经处理的结果。

图3是显示光电二极管11及ctia50的基本结构的电路图。ctia50具备差动放大器51、积分电容部52及重置用的开关53。差动放大器51具有非反相输入端子(第一输入端子)、反相输入端子(第二输入端子)及输出端子。积分电容部52及开关53相互并联连接，并设置于差动放大器51的反相输入端子与输出端子之间。光电二极管11的阳极电连接于差动放大器51的反相输入端子。在光电二极管11的阴极及差动放大器51的非反相输入端子输入inp电压。因为差动放大器51的反相输入端子与非反相输入端子处于假想短路的关系，因而这些两个输入端子间的电位差大致为零。因此，因为光电二极管11以大致零的逆偏压驱动，因而可抑制暗电流。

差动放大器51、积分电容部52及开关53构成电容反馈跨阻放大器(ctia:capacitivetrans-impedanceamplifier)。在开关53为接通状态时，积分电容部52放电，且自差动放大器51的输出端子输出的电压值成为初始值。在开关53为断开状态时，对应于自光电二极管11输出的信号而在积分电容部52蓄积电荷，且将对应于该蓄积的电荷量的电压值自差动放大器51的输出端子输出。另外，开关53可由mos晶体管构成。

图4是显示像素电路21的详细结构的电路图。该图所示的像素电路21除具备包含差动放大器51、积分电容部52及开关53的ctia50以外，也具备作为取样用的开关的pmos晶体管54、样品保持用的电容部55、构成源极随耦(sourcefollower)电路的nmos晶体管56、及作为输出选择用的开关的nmos晶体管57。另外，在该图中显示差动放大器51的电路结构，但对此在后面使用图5进行说明。

pmos晶体管54的源极连接于差动放大器51的输出端子。pmos晶体管54的漏极连接于电容部55的一端。电容部55的另一端设为基准电位(接地电位)。pmos晶体管54通过输入至栅极的样品(sample)信号，控制源极与漏极间的接通/断开动作。若pmos晶体管54自接通状态转为断开状态，则在其之前自差动放大器51的输出端子输出的电压值由电容部55保持。

nmos晶体管56与nmos晶体管57在基准电位输入端与影像(video)线之间串联连接。nmos晶体管56的漏极设为基准电位(电源电位vdd)。nmos晶体管56的源极与nmos晶体管57的漏极连接。nmos晶体管57的源极连接于影像线。nmos晶体管56将由电容部55保持的电压值输入至栅极，且在漏极与源极之间具有对应于该电压值的电阻值。nmos晶体管57通过输入至栅极的偏移(shift)信号，控制源极与漏极间的接通/断开动作。若nmos晶体管57为接通状态，则对应于通过电容部55保持的电压值的信号向影像线输出。

像素电路21针对每个像素而设置。多个像素电路21通过共同的影像线与信号处理电路连接。连接于共同的影像线的多个像素电路21各自的nmos晶体管57依序为接通状态。信号处理电路选择性地输入自连接于共同的影像线的多个像素电路21中nmos晶体管57为导通状态的任意的像素电路21输出的信号，并处理该输入的信号。

图5是差动放大器51的电路图。差动放大器51具有非反相输入端子(第一输入端子)61、反相输入端子(第二输入端子)62及输出端子63。且差动放大器51具备：输入差动对66，其包含nmos晶体管(第一mos晶体管)71及nmos晶体管(第二mos晶体管)72；电流镜对67，其包含pmos晶体管(第三mos晶体管)73及pmos晶体管(第四mos晶体管)74；以及定电流源68，其包含nmos晶体管(第五mos晶体管)75。

nmos晶体管71及nmos晶体管72具有彼此相同的结构。nmos晶体管71、72各自的源极连接于共同节点64。nmos晶体管71的栅极连接于非反相输入端子61。nmos晶体管72的栅极连接于反相输入端子62。

pmos晶体管73及pmos晶体管74具有彼此相同的结构。在pmos晶体管73、74各自的源极，输入第一基准电压(电源电位vdd)。pmos晶体管73的漏极连接于nmos晶体管71的漏极。pmos晶体管74的漏极连接于nmos晶体管72的漏极及输出端子63。pmos晶体管73、74各自的栅极连接于pmos晶体管73的漏极。

在nmos晶体管75的源极输入第二基准电压(接地电位)。nmos晶体管75的漏极连接于共同节点64。在nmos晶体管75的栅极输入第三基准电压(偏压vb1)。

在具有这样的电路结构的差动放大器51中，nmos晶体管71、72各自的阈值电压大于nmos晶体管75的阈值电压。

由此，即使通过采用微细cmos工艺而电源电压变低，也可抑制差动放大器51的输出范围的降低。另外，因为差动放大器51的电路规模(晶体管数)未变化，因而也适用于使包含该差动放大器51的像素电路21窄间距化上。

另外，在具有这样的电路结构的像素电路21中，nmos晶体管71、72各自的阈值电压大于像素电路21所包含的nmos晶体管75以外的其他nmos晶体管(具体而言，nmos晶体管(第六mos晶体管)56及nmos晶体管(第七mos晶体管)57)的阈值电压。

由此，即使通过采用微细cmos工艺而电源电压变低，也可抑制差动放大器51的输出范围的降低。另外，因为差动放大器51的电路规模(晶体管数)未改变，因而也适用于使包含该差动放大器51的像素电路21窄间距化上。

接着，对通过使nmos晶体管71、72各自的阈值电压大于其他nmos晶体管的阈值电压，而可抑制差动放大器51的输出范围降低的理由，在以下进行说明。

nmos晶体管的各种参数等如以下所述。将共同节点64的电压值设为p1。将非反相输入端子61的输入电压值设为inp。将阈值电压设为vth。将栅极宽度设为w。将栅极长度设为l。将漏极电流设为id。将载子移动度设为μ。将栅极下的绝缘层的每单位面积的电容值设为cox。将栅极的功函数设为φg。将半导体的功函数设为φs。将半导体的介电常数设为εs。将基本电荷设为q。将栅极下的信道区域的杂质浓度设为na。另外，将费米电势设为φp。在这些参数之间具有下述(1)式及(2)式的关系。

[数1]

[数2]

自差动放大器51的输出端子63输出的电压值被限制于自非反相输入端子61的输入电压值inp至共同节点64的电压值p1的范围。因此，若使nmos晶体管71、72各自的阈值电压vth增大，则因为可使共同节点64的电压值p1减小，因而可增大差动放大器51的输出范围。

为了增大阈值电压vth，提高信道区域的杂质浓度na即可。即，使欲增大阈值电压vth的nmos晶体管的栅极下的信道区域的杂质浓度na高于其他nmos晶体管即可。

或者，在欲增大阈值电压vth的nmos晶体管的栅极、与其他nmos晶体管的栅极之间，也可使导电类型或杂质浓度彼此不同。即，上述(2)式中的栅极的功函数φg与半导体的功函数φs的差(φg-φs)依赖于栅极的导电类型及杂质浓度。通过增大该差(φg-φs)，而可增大阈值电压vth。另外，通常使用多晶硅作为栅极的材料。

在nmos晶体管的情况下，通过将由多晶硅构成的栅极自n型设为p型，而可增大阈值电压vth。在nmos晶体管的栅极为n型的情况下，通过减小杂质浓度而可增大阈值电压vth。在nmos晶体管的栅极为p型的情况下，通过增大杂质浓度而可增大阈值电压vth。另一方面，在pmos晶体管的情况下，通过将由多晶硅构成的栅极自p型设为n型，而可增大阈值电压vth。在pmos晶体管的栅极为n型的情况下，通过增大杂质浓度而可增大阈值电压vth。在pmos晶体管的栅极为p型的情况下，通过减小杂质浓度而可增大阈值电压vth。

或者，也可减小欲增大阈值电压vth的nmos晶体管的栅极下的绝缘层的每单位面积的电容值cox。具体而言，为了增大阈值电压vth，也可使用相对介电常数较小的材料作为栅极下的绝缘层，也可增厚绝缘层。

另外，nmos晶体管75的阈值电压也可大于nmos晶体管56、57的阈值电压。nmos晶体管71、72、75各自的阈值电压也可为相同程度。流通于nmos晶体管75的电流i使用nmos晶体管75的栅极与源极间的电压vgs即偏压vb1等，以下述(3)式表示。自此式可知，若其他参数的值相同，则nmos晶体管75的阈值电压vth较大时，电流i减少。但是，若增大偏压vb1而差(vgs-vth)不改变，则可使电流i也不变。即，在增大nmos晶体管75的阈值电压vth的情况下，若也增大偏压vb1，则可抑制差动放大器51的输出范围的降低。另外，偏压vb1的大小也可通过电路设计任意地设定。用于增大nmos晶体管75的阈值电压的具体方法如上所述。

[数3]

接着，针对模拟结果进行说明。图6是显示模拟中所使用的电路的结构的图。该图所示的模拟电路在图3所示的电路中代替光电二极管11而使用定电流源11a。即，该定电流源11a模仿在时间上发生一定量电荷的光电二极管。

图7是显示模拟结果的图表。在模拟时设想两个实例(case)a、b。在实例a中，将nmos晶体管71、72、75、56、57各自的阈值电压设为0.65v。在实例b中，将nmos晶体管71、72各自的阈值电压设为1.00v，将nmos晶体管75、56、57各自的阈值电压设为0.65v。将非反相输入端子的输入电压值inp设为2.7v。将定电流源11a的输出电流值设为3na，将开关53的接通期间设为30μs。将积分电容部52的电容值设为30pf。

在nmos晶体管71、72的阈值电压与其他nmos晶体管的阈值电压相同的实例a中，自差动放大器51的输出端子输出的电压值为2.7v至1.75v。在nmos晶体管71、72的阈值电压大于其他nmos晶体管的阈值电压的实例b中，自差动放大器51的输出端子输出的电压值为2.7v至1.4v。确认了与实例a相比在实例b中输出范围变大。实例a与实例b间的输出范围的差与阈值电压的差相同为0.35v。

本发明并不限定于上述实施方式及构成例，可进行各种变形。例如，在上述实施方式中将第一导电类型设为n型，将第二导电类型设为p型进行说明，但相反地也可将第一导电类型设为p型，将第二导电类型设为n型。

另外，在上述实施方式中，对使用差动放大器作为固体摄像装置中的像素电路的一构成要素的情况进行了说明，但在其他电路中也可使用差动放大器。

上述实施方式的差动放大器构成为，是具有第一输入端子、第二输入端子及输出端子的差动放大器，具备：(1)输入差动对，其包含第一导电类型的第一mos晶体管及第二mos晶体管，且第一mos晶体管及第二mos晶体管各自的源极连接于共同节点，第一mos晶体管的栅极连接于第一输入端子，第二mos晶体管的栅极连接于第二输入端子；(2)电流镜对，其包含第二导电类型的第三mos晶体管及第四mos晶体管，且在第三mos晶体管及第四mos晶体管各自的源极输入第一基准电压，第三mos晶体管的漏极连接于第一mos晶体管的漏极，第四mos晶体管的漏极连接于第二mos晶体管的漏极及输出端子，第三mos晶体管及第四mos晶体管各自的栅极连接于第三mos晶体管的漏极；及(3)定电流源，其包含第一导电类型的第五mos晶体管，且在第五mos晶体管的源极输入第二基准电压，第五mos晶体管的漏极连接于共同节点，并在第五mos晶体管的栅极输入第三基准电压；且(4)第一mos晶体管及第二mos晶体管各自的阈值电压大于第五mos晶体管的阈值电压。

上述结构的差动放大器也可构成为第一mos晶体管及第二mos晶体管各自的栅极下的信道区域的杂质浓度高于第五mos晶体管的栅极下的信道区域的杂质浓度。

另外，上述结构的差动放大器也可构成为在第一mos晶体管及第二mos晶体管各自的栅极、与第五mos晶体管的栅极之间，导电类型或杂质浓度彼此不同。

上述实施方式的像素电路构成为具备：上述结构的差动放大器；及积分电容部，其设置于差动放大器的第二输入端子与输出端子之间，并对应于输入至第二输入端子的信号蓄积电荷；且自差动放大器的输出端子输出对应于积分电容部的电荷蓄积量的值的信号。

上述实施方式的固体摄像装置构成为具备上述结构的像素电路、及光电二极管，且像素电路将自光电二极管对应于受光而输出的信号输入至差动放大器的第二输入端子，并自差动放大器的输出端子输出对应于该受光量的值的输出信号。

上述结构的固体摄像装置也可构成为多个光电二极管形成于第一基板上，多个像素电路形成于第二基板上，且第一基板与第二基板相对配置。

上述实施方式的像素电路构成为具备：差动放大器，其具有第一输入端子、第二输入端子及输出端子；及积分电容部，其设置于差动放大器的第二输入端子与输出端子之间并对应于输入至第二输入端子的信号蓄积电荷；且该像素电路将对应于积分电容部的电荷蓄积量的值的信号自差动放大器的输出端子输出；且差动放大器具备：(1)输入差动对，其包含第一导电类型的第一mos晶体管及第二mos晶体管，且第一mos晶体管及第二mos晶体管各自的源极连接于共同节点，第一mos晶体管的栅极连接于第一输入端子，第二mos晶体管的栅极连接于第二输入端子；(2)电流镜对，其包含第二导电类型的第三mos晶体管及第四mos晶体管，且在第三mos晶体管及第四mos晶体管各自的源极输入第一基准电压，第三mos晶体管的漏极连接于第一mos晶体管的漏极，第四mos晶体管的漏极连接于第二mos晶体管的漏极及输出端子，第三mos晶体管及第四mos晶体管各自的栅极连接于第三mos晶体管的漏极；及(3)定电流源，其包含第一导电类型的第五mos晶体管，且在第五mos晶体管的源极输入第二基准电压，第五mos晶体管的漏极连接于共同节点，并在第五mos晶体管的栅极输入第三基准电压；且(4)第一mos晶体管及第二mos晶体管各自的阈值电压大于像素电路所包含的第五mos晶体管以外的第一导电类型的其他mos晶体管的阈值电压。

上述结构的像素电路也可构成为第一mos晶体管及第二mos晶体管各自的栅极下的信道区域的杂质浓度高于其他mos晶体管的栅极下的信道区域的杂质浓度。

另外，上述结构的像素电路也可构成为在第一mos晶体管及第二mos晶体管各自的栅极、与其他mos晶体管的栅极之间，导电类型或杂质浓度彼此不同。

上述结构的像素电路也可构成为第五mos晶体管的阈值电压大于其他mos晶体管的阈值电压。在此情况下，也可构成为第五mos晶体管的栅极下的信道区域的杂质浓度高于其他mos晶体管的栅极下的信道区域的杂质浓度。另外，也可构成为在第五mos晶体管的栅极、与其他mos晶体管的栅极之间，导电类型或杂质浓度彼此不同。

上述结构的像素电路也可构成为作为其他mos晶体管而具备：第一导电类型的第六mos晶体管，其具有被输入自差动放大器的输出端子输出的信号的栅极，且构成源极随耦电路；及第一导电类型的第七mos晶体管，其与第六mos晶体管串联连接。

上述实施方式的固体摄像装置构成为具备上述结构的像素电路、及光电二极管，且像素电路将自光电二极管对应于受光而输出的信号输入至差动放大器的第二输入端子，自差动放大器的输出端子输出对应于该受光量的值的输出信号。

上述固体摄像装置也可构成为多个光电二极管形成于第一基板上，多个像素电路形成于第二基板上，且第一基板与第二基板相对配置。

产业上的可利用性

本发明可作为可使像素电路窄间距化并可抑制输出范围降低的差动放大器、像素电路及固体摄像装置而使用。

符号的说明

1…固体摄像装置、10…第一基板、11…光电二极管、20…第二基板、21…像素电路、22…电极、30…封装体、32…电极、41…凸块、42…接合线、50…ctia、51…差动放大器、52…积分电容部、53…开关、54…pmos晶体管、55…电容部、56…nmos晶体管(第六mos晶体管)、57…nmos晶体管(第七mos晶体管)、61…非反相输入端子(第一输入端子)、62…反相输入端子(第二输入端子)、63…输出端子、64…共同节点、66…输入差动对、67…电流镜对、68…定电流源、71…nmos晶体管(第一mos晶体管)、72…nmos晶体管(第二mos晶体管)、73…pmos晶体管(第三mos晶体管)、74…pmos晶体管(第四mos晶体管)、75…nmos晶体管(第五mos晶体管)。