一种基于原模图外信息转移的纠错性能评估方法与流程

本申请涉及计算机领域，特别涉及一种基于原模图外信息转移的纠错性能评估方法、装置、设备及计算机可读存储介质。

背景技术：

在如今信息爆炸的时代，海量的信息需要存储起来。闪存是主流的数据存储介质之一，其具有存储密度高、读写速度快和低功耗等特点，这些优越性让它逐渐地替代其他半导体存储器，广泛地应用在电子消费产品、云服务存储和大型企业数据应用等领域中。按种类来分，使用最为广泛的是nand(与非)闪存和nor(或非)闪存。这两种闪存在密度、性能和工作特性等方面都有所不同。nor闪存的存储密度较nand闪存的要小，但nor闪存的擦除时间是nand闪存的350倍。与nor闪存相比，nand闪存有更高的存储密度和更快的写入速度，因此常应用于数据存储器中。

然而，nand闪存信道中存在随机电报噪声、数据保持噪声、单元间干扰等噪声，在因为几种噪声的存在，大大降低了nand闪存的数据存储的可靠性和擦写寿命，因此nand闪存需要应用纠错码来保证数据存储的可靠性。

ldpc(low-densityparity-check，低密度奇偶校验)码是一类具有稀疏校验矩阵的线性分组码，具有优秀的纠错性能，并且具有译码复杂度低、可并行译码以及译码错误的可检测性等特点。然而，传统的ldpc码大部分是属于非规则码，这些非规则码往往具有较高的编码复杂度，在硬件上实现较为困难，此外，对于传统的ldpc码，在码字构造过程中，度为1的变量节点的存在会导致迭代译码无法成功收敛。因此，有学者提出了原模图(protograph)ldpc码，原模图ldpc码是由少量变量节点和校验节点构成的tanner图通过“重复-交织”操作得到，这种构造方法构造出来的校验矩阵继承了原模图的码率、度分布以及计算复杂度。与传统的ldpc码相比，原模图的结构决定了原模图ldpc码的性能，因此，密度进化算法、外信息转移(extrinsicinformationtransfer，exit)算法和渐进重量分析都可以直接运用在原模图上，有利于码型的设计与分析。

在ldpc码的设计与分析中，密度进化算法和外信息转移算法是计算迭代译码门限值和预测低信噪比区域错误性能的有效工具。密度进化算法的基本思想是在迭代译码器中去追踪对数似然比的概率密度的进化从而获得迭代译码门限值。而外信息转移算法是从互信息的角度去分析译码器的收敛性，可以看成是密度进化算法的一种简化算法。外信息转移算法不仅能获得精确度高的迭代译码门限值，而且具有计算复杂度低、可视化和易编程等优点。

然而，传统的外信息转移算法不适用于原模图ldpc码，为了解决这个问题，又有学者提出了原模图外信息转移(protographextrinsicinformationtransfer，pexit)算法，该算法考虑了不同边连接的特性，它计算的是每一个变量节点和校验节点的互信息而不是度分布对的互信息。为了解决度为1的变量点存在的问题，pexit算法是计算每个变量点与对应的码字之间的后验互信息，当后验互信息达到1时译码器收敛成功。

目前，已有学者提出利用原模图外信息转移算法对基于加性高斯白噪声信道的原模图ldpc码进行评估的方案，然而，该方案不适用于nand闪存信道，原因如下：

第一，nand闪存中是通过预设的参考电压来检测闪存单元存储的电荷量，在这种量化方案下，nand闪存信道等效成了离散输入离散输出的离散无记忆信道。由于量化器的非线性的性质，使得nand闪存信道输出的似然信息的概率密度分布不再是对称高斯分布。

第二，基于加性高斯白噪声信道的原模图外信息转移算法是通过信噪比这一指标来度量原模图ldpc码性能的好坏，然而，在nand闪存信道中，存在着随机电报噪声、数据保持噪声以及单元间干扰等多种噪声干扰，因此在nand闪存中这些噪声并不能用信噪比来衡量。

综上，现有的基于加性高斯白噪声的原模图外信息转移算法不适用于nand闪存信道，因此利用该算法无法准确评估基于nand闪存信道的原模图ldpc码的纠错性能。

技术实现要素：

本申请的目的是提供一种基于原模图外信息转移的纠错性能评估方法、装置、设备及计算机可读存储介质，用以解决现有的原模图外信息转移算法不适用于nand闪存信道，导致无法准确评估原模图ldpc码的纠错性能的问题。

为解决上述技术问题，本申请提供了一种基于原模图外信息转移的纠错性能评估方法，包括：

获取nand闪存信道的单元间耦合强度因子；

确定与所述单元间耦合强度因子相对应的信道互信息，并根据所述信道互信息和目标关系式确定信道似然信息方差，其中，所述目标关系式为为所述信道似然信息方差，ich为所述信道互信息，j^-1(ich)为所述信道互信息的反函数，pj为目标变量节点的删除标志位；

判断所述信道似然信息方差是否满足原模图外信息转移的收敛条件；

若满足，则根据所述单元间耦合强度因子确定纠错性能评估结果。

可选的，所述确定与所述单元间耦合强度因子相对应的信道互信息，具体包括：

确定与所述单元间耦合强度因子相对应的信道似然信息序列；

对所述信道似然信息序列进行蒙特卡罗仿真，得到信道互信息。

可选的，所述信道似然信息序列的序列长度为预设长度。

可选的，所述判断所述信道似然信息方差是否满足原模图外信息转移的收敛条件，具体包括：

根据所述信道似然信息方差确定目标变量节点的后验互信息，并判断所述后验互信息是否等于预设阈值，若等于，则判定所述信道似然信息方差满足原模图外信息转移的收敛条件。

可选的，在所述判断所述后验互信息是否等于预设阈值之后，还包括：

若所述后验互信息不等于所述预设阈值，则判断当前迭代次数是否超过最大迭代次数；

若超过，则按照预设规则更新所述单元间耦合强度因子，并重置所述当前迭代次数；

若未超过，则重复根据所述信道似然信息方差确定所述目标变量节点的后验互信息的过程。

可选的，所述预设规则为将所述单元间耦合强度因子减去预设步长。

本申请还提供了一种基于原模图外信息转移的纠错性能评估装置，包括：

获取模块：用于获取nand闪存信道的单元间耦合强度因子；

方差确定模块：用于确定与所述单元间耦合强度因子相对应的信道互信息，并根据所述信道互信息和目标关系式确定信道似然信息方差，其中，所述目标关系式为为所述信道似然信息方差，ich为所述信道互信息，j^-1(ich)为所述信道互信息的反函数，pj为目标变量节点的删除标志位；

判断模块：用于判断所述信道似然信息方差是否满足原模图外信息转移的收敛条件；

评估结果确定模块：用于在所述信道似然信息方差满足原模图外信息转移的收敛条件时，根据所述单元间耦合强度因子确定纠错性能评估结果。

可选的，所述方差确定模块具体包括：

似然信息序列确定单元：用于确定与所述单元间耦合强度因子相对应的信道似然信息序列；

信道互信息确定单元：用于对所述信道似然信息序列进行蒙特卡罗仿真，得到信道互信息。

此外，本申请还提供了一种基于原模图外信息转移的纠错性能评估设备，包括：

存储器：用于存储计算机程序；

处理器：用于执行所述计算机程序以实现如上任意一项所述的一种基于原模图外信息转移的纠错性能评估方法的步骤。

最后，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时用于实现如上任意一项所述的一种基于原模图外信息转移的纠错性能评估的方法的步骤。

本申请所提供的一种基于原模图外信息转移的纠错性能评估方法，能够获取nand闪存信道的单元间耦合强度因子，确定与单元间耦合强度因子相对应的信道互信息，并根据信道互信息和目标关系式确定信道似然信息方差，最后判断信道似然信息方差是否满足原模图外信息转移的收敛条件，若满足，则根据单元间耦合强度因子确定纠错性能评估结果。可见，该方法针对nand闪存信道存在多种噪声干扰的问题，选取单元间耦合强度因子作为信道噪声衡量指标，此外该方法还针对nand闪存信道输出的似然信息不满足对称高斯分布的问题，利用目标关系式和信道互信息实现了确定似然信息方差，通过这种对原模图外信息转移的改进使得其适用于nand闪存信道，并确定纠错性能评估结果，最终实现了准确评估原模图ldpc码的纠错性能的目的。

此外，本申请还提供了一种基于原模图外信息转移的纠错性能评估装置、设备及计算机可读存储介质，其作用与上述方法相对应，这里不再赘述。

附图说明

为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请所提供的nand闪存信道中三种噪声的仿真实验结果示意图；

图2为本申请所提供的一种基于原模图外信息转移的纠错性能评估方法实施例一的实现流程图；

图3为本申请所提供的一种基于原模图外信息转移的纠错性能评估方法实施例二的实现流程图；

图4为本申请所提供的一种基于原模图外信息转移的纠错性能评估装置实施例的功能框图；

图5为本申请所提供的一种基于原模图外信息转移的纠错性能评估设备的结构示意图。

具体实施方式

本申请的核心是提供一种基于原模图外信息转移的纠错性能评估方法、装置、设备及计算机可读存储介质，通过对传统的原模图外信息转移方法进行改进使其适用于nand闪存信道，从而确定纠错性能评估结果，以实现对原模图ldpc码的纠错性能进行准确评估的目的。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

如背景技术所述，现有的基于加性高斯白噪声信道的原模图外信息转移算法要求信道输出的似然信息服从高斯正态分布，此外该算法是以信噪比为度量指标。然而nand闪存中由于量化器的非线性使得输出的似然信息不服从高斯分布，同时闪存中的噪声并不是以信噪比来衡量的，导致现有的原模图外信息转移算法不适用于对基于nand闪存的原模图ldpc码的纠错性能进行评估。为解决以上问题，本申请提供了一种基于原模图外信息转移的纠错性能评估方法、装置、设备及计算机可读存储介质。下面将会对本申请提供的实施例进行介绍，为了便于理解下文即将介绍的实施例，这里首先对相关背景及概念进行介绍，主要分为以下两个方面：

第一方面，如上所述，nand闪存信道的噪声并不能通过信噪比进行衡量，下面对nand闪存信道中涉及的几种噪声进行简要介绍，并通过仿真实验结果说明如何选取合适的参数作为nand闪存信道噪声的衡量指标。具体的，nand闪存信道中主要包括三种噪声，即随机电报噪声、数据保持噪声、以及单元间干扰，下面对三者进行介绍：

在nand闪存中，随机电报噪声是一个非固定的噪声成分，该噪声与闪存的擦除次数有关。随着擦除次数的增多会导致单元阈值电压的波动，这种阈值电压的波动就是所说的随机电报噪声；数据保持噪声也是一种非固定的噪声成分，与闪存的擦除时间有关，而且与数据保持的时间有关；在闪存中，一个单元的阈值电压的改变会对相邻的单元的阈值电压造成影响，这就是单元间干扰，随着制造工艺的发展，芯片的尺寸越来越小，单元间干扰越来越严重。

下面对上述三种噪声的仿真实验进行介绍，如图1所示，图1示意了nand闪存单元经过编程、随机电报噪声、单元间干扰和数据保持噪声干扰后的阈值电压的分布情况，由仿真结果可以知道，编程后闪存单元的阈值电压分布有一个是高斯分布其余皆为均匀分布；经过随机电报噪声后，阈值电压分布只是出现了轻微的畸变；经过单元间干扰后，阈值电压分布出现较为严重的畸变且出现了混叠；最后经过数据保持噪声干扰后，不同状态的阈值电压分布之间的混叠更加严重了。可见，单元间干扰是nand闪存信道中最严重的一种噪声，而且，单元间的耦合因子s越大，单元间干扰越大，阈值电压分布畸变和混叠更加严重。因此，本申请选取单元间强度耦合因子s作为nand闪存信道的噪声的衡量指标。

第二方面，如上所述，nand闪存中由于量化器的非线性使得输出的似然信息不服从高斯分布，因此，不能根据现有的基于加性高斯白噪声信道的原模图外信息转移算法中的公式去求得信道似然信息方差。为解决以上问题，本申请先对现有的原模图外信息转移算法的过程进行简要介绍：

现有的原模图外信息转移算法主要包括以下步骤：初始化，设置信噪比初始值和最大迭代次数；根据信噪比确定信道似然信息方差；然后进入迭代过程，具体的，根据信道似然信息方差计算出变量节点传递到校验节点的外部互信息，依据前面的计算结果计算出校验节点传递到变量节点的外部互信息，依据前面的计算结果计算出变量节点的后验互信息，最后判断后验互信息是否满足收敛条件，若满足，则结束迭代并输出当前的信噪比，否则，重复迭代过程直至达到最大迭代次数，在达到最大迭代次数时，更新信噪比的数值。最终得到一个满足上述收敛条件的信噪比数值，该信噪比数值即为迭代译码门限值。

可见，现有的原模图外信息转移算法只追踪互信息，但是对似然信息不敏感，所以可以把得到的信道的初始互信息对应的信道初始似然信息的分布看成是服从对称高斯分布的，则可以利用信道互信息的反函数得到信道的信道似然信息方差。下面对信道互信息的函数以及反函数进行介绍：

在加性高斯白噪声信道中，假设x表示的是一个等概分布的二进制随机变量(即p(x＝1)＝1/2，p(x＝-1)＝1/2)，y表示信道输出的似然信息，那么，y服从均值为μ方差为σ²＝2μ的对称高斯分布，令j(σ)代表x与y之间的互信息，则j(σ)为二进制输入高斯白噪声信道的信道容量，可以表示为：

其反函数为：

其中，η1＝1.09542，η2＝0.214217，η3＝2.33737，η4＝-0.706692，η5＝0.386013，η6＝1.75017。

下面对本申请提供的一种基于原模图外信息转移的纠错性能评估方法实施例一进行介绍，参见图2，实施例一包括：

步骤s101：获取nand闪存信道的单元间耦合强度因子。

如上所述，基于加性高斯白噪声信道的外信息转移算法以信噪比为度量指标，而nand闪存中的噪声并不是用信噪比来衡量的。在nand闪存中单元间干扰是最为严重的噪声，对闪存的性能影响最大，而且，单元间的耦合强度因子越大，单元间的耦合效应越强，相应的单元间干扰越严重，所以单元间的耦合强度因子对闪存信道的产生的影响类似于信噪比对加性高斯白噪声信道产生的影响。因此，本实施例选取单元间的耦合强度因子作为nand闪存信道的度量指标。

具体的，由于原模图外信息转移方法中包括迭代的过程，且在该迭代过程中需要对噪声的衡量指标的数值进行更新，即需要更新本实施例中的单元间耦合强度因子，因此，本实施例中获取的单元间耦合强度因子可以为计算过程中自动更新后的单元间耦合强度因子，也可以为初始化过程中设置的单元间耦合强度因子的初始值。对于初始化的单元间耦合强度因子的数值大小，本实施例不做具体限定，具体可以根据实际需求而自行设定。对于更新过程中单元间耦合强度因子的更新方式，可以为每次将单元间耦合强度因子减去预设步长，其中预设步长的具体数值根据实际需求自行设定即可，本实施例也不做具体限定。

步骤s102：确定与单元间耦合强度因子相对应的信道互信息，并根据信道互信息和目标关系式确定信道似然信息方差。

为方便后续描述，先对原模图进行介绍，原模图由多个变量节点、多个校验节点、以及连接这两类节点的边组成。假设现在有一个由m个校验节点和n个变量节点组成的原模图，为了便于介绍，先引入以下几个符号：ci代表校验节点，vj代表变量节点，其中i＝1,2,…m，j＝1,2,…,n，ich代表vj接收到的信道互信息，当vj为删余变量节点时，ich＝0。

如前面所提及的，nand闪存中量化器的非线性使得信道输出的似然信息不服从高斯分布，因此，不能根据现有的基于加性高斯白噪声信道的原模图外信息转移算法中的公式直接求得信道似然信息方差。因此，本实施例先求得信道互信息，再利用信道互信息的反函数得到信道的信道似然信息方差，上述目标关系式为根据信道互信息求得信道似然信息方差的公式，具体为：其中为所述信道似然信息方差，ich为所述信道互信息，j^-1(ich)为所述信道互信息的反函数，pj为目标变量节点的删除标志位。

具体的，根据单元间耦合强度因子确定信道互信息的过程具体分为两步，分别为：根据单元间耦合强度因子确定相应的信道似然序列，再根据信道似然序列确定信道互信息。作为一种具体的实现方式，可以通过对信道似然信息序列进行蒙特卡罗仿真来确定上述信道互信息。值得一提的是，为了保证信道互信息的准确性，信道似然信息序列的长度需要保证足够长，因此，可以提前设置信道似然信息序列的序列长度范围。

步骤s103：判断信道似然信息方差是否满足原模图外信息转移的收敛条件，若满足，则进入步骤s104。

具体的，根据信道似然信息方差确定变量节点的后验互信息，再判断后验互信息是否满足收敛条件，作为一种具体的实施方式，上述收敛条件为后验互信息等于1。其中，根据信道似然信息方差确定变量节点的后验互信息的过程包括以下步骤：根据信道似然信息方差确定变量节点传递到校验节点的外部互信息；再依据校验节点的外部互信息确定校验节点传递到变量节点的外部互信息；最后再依据变量节点的外部互信息确定变量节点的后验互信息。

值得一提的是，上述根据信道似然信息方差确定变量节点的后验互信息的过程实际为一个迭代过程，当判定变量节点的后验互信息不满足收敛条件时，需要重复该过程直至满足收敛条件或达到最大迭代次数。在达到最大迭代次数时，需要重置当前迭代次数并更新单元间耦合强度因子，再进入步骤s102。

步骤s104：根据单元间耦合强度因子确定纠错性能评估结果。

具体的，可以预先设置评估规则，在获得最终的单元间耦合强度因子之后，结合单元间耦合强度因子和预设评估规则来得出最终的纠错性能评估结果。

值得一提的是，对于nand闪存，根据闪存单元中可存储的状态可以将其分为三种类型，分别为：单层单元(single-level-cell，slc)型、多层单元(multi-level-cell，mlc)型和三层单元(three-level-cell，tlc)型。本实施例可以应用于mlc型nand闪存信道，也可以应用于三层单元tlc型nand闪存信道。此外，nand闪存的位线结构可以分为奇偶位线结构和全位线结构，其中，在奇偶位线结构中，对于同一条字线，偶位线上的单元先编程，奇位线上的单元后编程，因此偶位线上的闪存单元会受到5个相邻的闪存单元的干扰，而奇位线上的单元受到3个相邻的闪存单元的干扰；而在全位线结构中，同一条字线上的全部的闪存单元是同时编程的，所以全位线结构的一个单元受到3个相邻的单元的影响，由此可知，单元间干扰还与nand闪存位线的结构有关，其中全位线结构比奇偶位线结构引起的单元间干扰要少，因此，作为一种优选的实施方式，本实施例可应用于全位线结构的nand闪存信道。

综上，本实施例所提供一种基于原模图外信息转移的纠错性能评估方法，能够获取nand闪存信道的单元间耦合强度因子，确定与单元间耦合强度因子相对应的信道互信息，并根据信道互信息和目标关系式确定信道似然信息方差，最后判断信道似然信息方差是否满足原模图外信息转移的收敛条件，若满足，则根据单元间耦合强度因子确定纠错性能评估结果。可见，该方法针对nand闪存信道存在多种噪声干扰的问题，选取单元间耦合强度因子作为信道噪声衡量指标，此外该方法还针对nand闪存信道输出的似然信息不满足对称高斯分布的问题，利用目标关系式和信道互信息实现了确定似然信息方差，通过这种对原模图外信息转移的改进使得其适用于nand闪存信道，最终实现了准确评估原模图ldpc码的纠错性能的目的。

下面开始详细介绍本申请提供的一种基于原模图外信息转移的纠错性能评估方法实施例二，相较于实施例一，实施例二进行了更加详尽的描述。

下面参见图3，实施例二具体包括：

步骤s201：获取为nand闪存信道设置的参数。

具体的，设擦除状态下阈值电压分布的参数μe和σe分别为1.15和0.3，增量编程步进电压δvapp为0.3，判定电压分别为2.55、3.0、3.45。对于随机电报噪声，设λr等于0.025。对于单元间干扰，设置γxy、γy分别为0.006s和0.08s，其中指单元间的耦合强度因子，并采用全位线结构。对于数据保持噪声，设置参数ks＝0.38，x0＝1.4，km＝4×10^-6，kd＝4×10^-4。初始化迭代次数t＝0，最大迭代次数设置为t，初始化单元间的耦合强度因子s的初始值。

步骤s202：确定信道似然信息序列。

由于单元间耦合强度因子的改变会造成闪存阈值电压的变化，因此每给定一个单元间的耦合强度因子，都需要通过最大化信道输入输出的互信息来获取6个参考电压从而匹配当前阈值电压的状态。然后随机产生一个二进制信息比特序列，并利用原模图ldpc码编码器对信息比特序列进行编码得到编码比特序列c＝[c0,c1,...,cn-1]，编码序列c经过调制后形成调制符号序列x＝[x0,x1,...,xm-1，]其中m＝n/2，并将调制符号序列x送到nand闪存信道中，产生数据存储符号序列y＝[y1,y2,...,ym-1]，最后检测器利用6个参考电压对数据存储符号序列y进行检测并产生信道初始似然信息序列{lch}。

为了确保计算信道互信息的准确性，信道似然信息序列的长度要足够长，作为一种优选的实现方式，需要预想设置恰当的序列长度，具体的本实施例将序列长度设置为100000。

步骤s203：确定信道互信息。

具体的，实施例二基于由m个校验节点和n个变量节点组成的原模图实现，为方便后续理解，先对实施例二中涉及的原模图参数进行介绍：ci代表校验节点，vj代表变量节点，其中i＝1,2,…m，j＝1,2,…,n，ich代表vj接收到的信道互信息，当vj为删余变量节点时，ich＝0。

具体的，本实施例通过对信道初始似然信息序列{lch}进行蒙特卡罗仿真可以得到信道的初始互信息ich，其表达式为：

其中e代表的是期望，c指的是编码码字。

步骤s204：确定信道似然信息方差。

对于j＝1,2，…,n，变量节点vj的初始互信息ich对应的方差，即信道似然信息方差为：

其中为所述信道似然信息方差，ich为所述信道互信息，j^-1(ich)为所述信道互信息的反函数，pj为目标变量节点的删除标志位，具体的，当vj为删除变量节点时pj＝0，否则pj＝1。

步骤s205：判断当前迭代次数t是否小于最大迭代次数t，若是，进入步骤s207，否则，进入步骤s206。

步骤s206：按照s＝s-0.001更新s，重置当前迭代次数t，并进入步骤s202。

步骤s207：确定变量节点传递到校验节点的外部互信息。

对于j＝1,2，…,n和i＝1,2,...,m，如果bi,j≠0，则变量节点到校验节点的外部互信息iev(i,j)的表达式为：

其中，bi,j代表vj与ci相连的边，当bi,j＝0时iev(i,j)＝0；对于j＝1,2，…,n和i＝1,2,...,m，设iac(i,j)＝iev(i,j)；上式中，k表示与i不同的取值，比如i＝1时，k＝2,3…,n。iav(i,j)代表vj与ci相连的每条边传递给vj的似然信息与vj对应的码字之间的先验互信息；iev(i,j)表示vj传递给ci的似然信息与vj对应的码字之间的外部互信息；实际上，在每次迭代过程中，都满足iac(i,j)＝iev(i,j)且iav(i,j)＝iec(i,j)。

步骤s208：确定校验节点传递到变量节点的外部互信息。

对于j＝1,2，…,n和i＝1,2,...,m，如果bi,j≠0，则校验节点到变量节点的外部互信息iec(i,j)表达式为：

其中，当bi,j＝0时iec(i,j)＝0；对于j＝1,2，…,n和i＝1,2,...,m，设iav(i,j)＝iec(i,j)；k的含义与公式(5)中k的含义相同。iac(i,j)表示ci与vj相连的每条边传递给ci的似然信息与vj对应的码字之间的先验互信息；iec(i,j)表示ci传递给vj的似然信息与ci对应的码字之间的外部互信息。

步骤s209：确定变量节点的后验互信息。

对于j＝1,2,…,n，后验互信息表达式为：

其中，iapp表示vj的后验似然信息与vj对应的码字之间的后验互信息；k的含义与公式(5)中k的含义相同。如果对于任意的j＝1,2，…,n，都有iapp(j)＝1，则迭代结束。

步骤s210：判断后验互信息是否等于1，若是，则进入步骤s212，否则进入步骤s211。

步骤s211：按照t＝t+1更新t，并进入步骤s205。

步骤s212：输出当前的单元间耦合强度因子。

最终输出的结果就是能够使所有变量节点的后验互信息收敛到1的最大的单元间耦合强度因子，最大的单元间耦合强度因子即为迭代译码门限值，迭代译码门限值是评估纠错性能的重要参数。

步骤s213：根据单元间耦合强度因子确定纠错性能评估结果。

可见，本实施例提供的一种基于原模图外信息转移的纠错性能评估方法，在考虑阈值电压动态变化的情况下，利用蒙特卡洛仿真来获取信道的初始互信息，并选取了单元间耦合强度因子作为改进后的原模图外信息转移算法的度量指标。可见，该方法充分考虑了mlc型nand闪存的自身的特性，适用于mlc型nand闪存中，有利于原模图ldpc码在mlc型nand闪存信道下的理论分析和码型设计。

下面对本申请实施例提供的一种基于原模图外信息转移的纠错性能评估装置实施例进行介绍，下文描述的一种基于原模图外信息转移的纠错性能评估装置与上文描述的一种基于原模图外信息转移的纠错性能评估方法可相互对应参照。

如图4所示，该装置包括：

获取模块401：用于获取nand闪存信道的单元间耦合强度因子；

方差确定模块402：用于确定与所述单元间耦合强度因子相对应的信道互信息，并根据所述信道互信息和目标关系式确定信道似然信息方差，其中，所述目标关系式为为所述信道似然信息方差，ich为所述信道互信息，j^-1(ich)为所述信道互信息的反函数，pj为目标变量节点的删除标志位；

判断模块403：用于判断所述信道似然信息方差是否满足原模图外信息转移的收敛条件；

评估结果确定模块404：用于在所述信道似然信息方差满足原模图外信息转移的收敛条件时，根据所述单元间耦合强度因子确定纠错性能评估结果。

作为一种可选的实施方式，所述方差确定模块402具体包括：

似然信息序列确定单元：用于确定与所述单元间耦合强度因子相对应的信道似然信息序列；

信道互信息确定单元：用于对所述信道似然信息序列进行蒙特卡罗仿真，得到信道互信息。

本实施例的一种基于原模图外信息转移的纠错性能评估装置用于实现前述的一种基于原模图外信息转移的纠错性能评估方法，因此该装置中的具体实施方式可见前文中的一种基于原模图外信息转移的纠错性能评估方法的实施例部分，例如，获取模块401、方差确定模块402、判断模块403、评估结果确定模块404，分别用于实现上述一种基于原模图外信息转移的纠错性能评估方法中步骤s101，s102，s103，s104。所以，其具体实施方式可以参照相应的各个部分实施例的描述，在此不再展开介绍。

另外，由于本实施例的一种基于原模图外信息转移的纠错性能评估装置用于实现前述的一种基于原模图外信息转移的纠错性能评估方法，因此其作用与上述方法的作用相对应，这里不再赘述。

此外，本申请还提供了一种基于原模图外信息转移的纠错性能评估设备，如图5所示，该设备包括：

存储器501：用于存储计算机程序；

处理器502：用于执行所述计算机程序以实现如上任意一项所述的一种基于原模图外信息转移的纠错性能评估方法的步骤。

最后，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时用于实现如上任意一项所述的一种基于原模图外信息转移的纠错性能评估的方法的步骤。

本实施例的一种基于原模图外信息转移的纠错性能评估设备、计算机可读存储介质用于实现前述的一种基于原模图外信息转移的纠错性能评估方法，因此该设备、计算机可读存储介质的具体实施方式可见前文中的一种基于原模图外信息转移的纠错性能评估方法的实施例部分，且二者的作用与上述方法相对应，这里不再赘述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或技术领域内所公知的任意其它形式的存储介质中。

以上对本申请所提供的一种基于原模图外信息转移的纠错性能评估方法、装置、设备以及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。