电压控制振荡器、PLL电路和CDR装置的制作方法

本发明涉及电压控制振荡器、pll电路和cdr装置。

背景技术：

电压控制振荡器(vco：voltagecontrolledoscillator)能够输出具有与被输入的控制电压值对应的频率的振荡信号。电压控制振荡器在pll(phaselockedloop：锁相环)电路和cdr(clockdatarecovery：时钟数据复原)装置等中被用作一个重要的结构要素。作为电压控制振荡器，存在各种类型的电压控制振荡器。其中，lc-vco也包括电感器和电容值通过电压控制发生变化的电容器，根据由这些电感器和电容器产生的谐振现象，输出具有与被输入的控制电压值对应的频率的振荡信号。当与其他类型的电压控制振荡器进行比较时，lc-vco的抖动(jitter)较少。因此，在10gbps以上的频率的情况下，在存在各种类型的电压控制振荡器中，lc-vco的使用也是不可缺少的。

lc-vco包含电容值根据施加到两个端子之间的电压值而发生变化的电容元件，作为参与谐振现象的电容器。这样的电容元件称作varicapdiode(变容二极管)、varactordiode(变容二极管)或可变电容二极管(variablecapacitancediode)。在本说明书中，将这样的电容元件称作“可变电容元件”。例如，可变电容元件由具有向通过cmos工艺注入了低浓度n型杂质的n阱注入了高浓度p型杂质的p⁺区域的二极管构成。此外，例如，可变电容元件由具有向注入有低浓度p型杂质的p阱注入了高浓度n型杂质的2个n⁺区域的mos晶体管构成。

一般而言，可变电容元件不仅具有与被施加的电压值对应的电容值，也产生与该电压值对应的量的漏电流(leakcurrent)。由于可变电容元件的漏电流，在从lc-vco输出的振荡信号中产生抖动，lc-vco的性能有时会变差。当lc-vco的性能变差时，使用该lc-vco的pll电路或cdr装置的性能也变差。

在专利文献1中公开了旨在解决这样的问题的发明。该文献所公开的发明具有与lc-vco不同的复制(replica)电路。复制电路包含与lc-vco的可变电容元件相同的可变电容元件，并且，还包含差动放大器和电流镜(currentmirror)电路。而且，该发明的目的在于通过利用复制电路的可变电容元件的漏电流对lc-vco的可变电容元件的漏电流进行补偿，抑制lc-vco的性能恶化。

专利文献1：欧洲专利第1237283号说明书

技术实现要素：

但是，在专利文献1所公开的发明中，当在lc-vco的可变电容元件与复制电路的可变电容元件之间特性不同时，流过各个可变电容元件的漏电流不同，无法充分地进行补偿。因此，无法充分地抑制lc-vco的性能恶化，并且，无法充分地抑制使用该lc-vco的pll电路或cdr装置的性能恶化。此外，在专利文献1所公开的发明中，在半导体基板上进行集成的情况下，复制电路的可变电容元件的布局面积较大。

本发明正是为了解决上述问题而完成的，其目的在于提供一种能够抑制由于可变电容元件的漏电流引起的性能恶化并能够抑制布局面积的增加的电压控制振荡器。此外，本发明的目的在于提供一种能够抑制由于lc-vco的可变电容元件的漏电流引起的性能恶化的pll电路和cdr装置。

本发明的电压控制振荡器具有电感器、第1电容电路和第2电容电路，通过由这些电感器、第1电容电路和第2电容电路引起的谐振现象，输出具有与被输入的控制电压值对应的频率的振荡信号，其中，第1电容电路和第2电容电路分别具有：可变电容元件，其设置在节点(n1)与节点(n2)之间，并具有与两个节点之间的电压值对应的电容值；电容元件，其设置在节点(n2)与节点(n3)之间；检测电路，其对节点(n2)施加偏置电压值，并且检测流过可变电容元件的漏电流的量；以及补偿电路，其使根据检测电路的检测结果对漏电流进行补偿的电流在节点(n1)中流过。并且，在本发明的电压控制振荡器中，在第1电容电路与第2电容电路各自的节点(n3)之间设置有电感器，第1电容电路和第2电容电路各自的节点(n1)彼此电连接，被输入控制电压值。

优选的是，本发明的电压控制振荡器电压控制振荡器还包含第3电容电路，该第3电容电路与第1电容电路及第2电容电路各自的节点(n3)连接，并具有通过控制信号设定的电容值。

在本发明的电压控制振荡器中，优选的是，第1电容电路和第2电容电路各自的检测电路是公共的，还优选的是，第1电容电路和第2电容电路各自的补偿电路是公共的。

在本发明的电压控制振荡器中，优选的是，检测电路包含：(1)mos晶体管m1，该mos晶体管m1的源极与第1电位供给端连接；(2)电阻部，其设置在mos晶体管m1的漏极与节点n2之间；以及(3)差动放大器，其具有与mos晶体管m1的漏极连接的第1输入端子、被输入偏置电压值的第2输入端子和与mos晶体管m1的栅极连接的输出端子。此外，优选的是，补偿电路包含：(1)mos晶体管m2，该mos晶体管m2的源极与第1电位供给端连接，栅极与差动放大器的输出端子连接；(2)mos晶体管m3，其设置在第2电位供给端与mos晶体管m2的漏极之间；以及(3)mos晶体管m4，其设置在第2电位供给端与节点n1之间，与mos晶体管m3一起构成电流镜电路，流过与在mos晶体管m3中流过的电流相同量的电流。

另外，第1电位供给端和第2电位供给端中的一方是高电位供给端，另一方是低电位供给端。在第1电位供给端是高电位供给端且第2电位供给端是低电位供给端的情况下，源极与高电位供给端连接的mos晶体管m1、m2是pmos晶体管，源极与低电位供给端连接的mos晶体管m3、m4是nmos晶体管。相反，在第1电位供给端是低电位供给端且第2电位供给端是高电位供给端的情况下，源极与低电位供给端连接的mos晶体管m1、m2是nmos晶体管，源极与高电位供给端连接的mos晶体管m3、m4是pmos晶体管。

在本发明的电压控制振荡器中，优选的是，检测电路还包含第1电流源，该第1电流源设置在第2电位供给端与mos晶体管m1的漏极之间。此外，还优选的是，检测电路还包含第2电流源，该第2电流源设置在第2电位供给端与节点n2之间。

在本发明的电压控制振荡器中，优选的是，补偿电路还包含第3电流源，该第3电流源设置在第1电位供给端与节点n1之间。此外，还优选的是，补偿电路还包含第4电流源，该第4电流源设置在第2电位供给端与mos晶体管m3及mos晶体管m4各自的栅极之间。

在本发明的电压控制振荡器中，优选的是，检测电路包含：(1)mos晶体管m11，该mos晶体管m11的源极与第1电位供给端连接；(2)mos晶体管m21，该mos晶体管m21的源极与第2电位供给端连接；(3)电阻部，其设置在mos晶体管m11及mos晶体管m21各自的漏极与节点n2之间；以及(4)差动放大器，其具有与mos晶体管m11及mos晶体管m21各自的漏极连接的第1输入端子、被输入偏置电压值的第2输入端子和与mos晶体管m11及mos晶体管m21各自的栅极连接的输出端子。此外，优选的是，补偿电路包含：(1)mos晶体管m12，该mos晶体管m12的源极与第1电位供给端连接，栅极与差动放大器的输出端子连接；(2)mos晶体管m13，其设置在第2电位供给端与mos晶体管m12的漏极之间；(3)mos晶体管m14，其设置在第2电位供给端与节点n1之间，与mos晶体管m13一起构成电流镜电路，流过与流过mos晶体管m13的电流相同量的电流；(4)mos晶体管m22，该mos晶体管m22的源极与第2电位供给端连接，栅极与差动放大器的输出端子连接；(5)mos晶体管m23，其设置在第1电位供给端与mos晶体管m22的漏极之间；以及(6)mos晶体管m24，其设置在第1电位供给端与节点n1之间，与mos晶体管m23一起构成电流镜电路，流过与流过mos晶体管m23的电流相同量的电流。|

另外，第1电位供给端和第2电位供给端中的一方是高电位供给端，另一方是低电位供给端。在第1电位供给端是高电位供给端且第2电位供给端是低电位供给端的情况下，源极与高电位供给端连接的mos晶体管m11、m12、m23、m24是pmos晶体管，源极与低电位供给端连接的mos晶体管m21、m22、m13、m14是nmos晶体管。相反，在第1电位供给端是低电位供给端且第2电位供给端是高电位供给端的情况下，源极与低电位供给端连接的mos晶体管m11、m12、m23、m24是nmos晶体管，源极与高电位供给端连接的mos晶体管m21、m22、m13、m14是pmos晶体管。此外，差动放大器的第1输入端子和第2输入端子中的一方是反相输入端子，另一方是非反相输入端子。

在本发明的电压控制振荡器中，优选的是，检测电路包含具有与栅极电压对应的电阻值的mos晶体管m5，作为电阻部。

本发明的pll电路具有：(1)上述的本发明的电压控制振荡器，其输出具有与输入的控制电压值对应的频率的振荡信号；(2)相位比较器，其输入从电压控制振荡器输出的振荡信号或对该振荡信号进行分频后的信号作为反馈振荡信号，并且，还输入输入信号，检测这些反馈振荡信号与输入信号之间的相位差，输出表示该相位差的相位差信号；(3)电荷泵，其输入从相位比较器输出的相位差信号，并输出与该相位差信号表示的相位差对应的充放电电流；以及(4)环路滤波器，其输入从电荷泵输出的充放电电流，向电压控制振荡器输出根据该充放电量增减的控制电压值。

优选的是，本发明的pll电路具有多个电压控制振荡器作为电压控制振荡器，pll电路还具有选择部，该选择部选择并输出从多个电压控制振荡器中的任意一个电压控制振荡器输出的振荡信号。

在本发明的pll电路中，优选的是，多个电压控制振荡器中的、除了由选择部选择的电压控制振荡器以外的其他电压控制振荡器替代偏置电压值，而输入控制电压值。

本发明的cdr装置输入被嵌入有时钟的数字信号，根据该数字信号复原数据和时钟，输出该复原数据和复原时钟。本发明的cdr装置具有：(1)采样器，其在复原时钟指示的定时对数字信号的数据进行采样，将该采样的数据作为复原数据，与复原时钟同步地输出；以及(2)上述的本发明的pll电路，其将复原数据作为输入信号输入到相位比较器，从电压控制振荡器输出复原时钟作为振荡信号，并且，将复原时钟施加到采样器。

本发明的电容电路具有：可变电容元件，其设置在节点n1与节点n2之间，并具有与两个节点之间的电压值对应的电容值；电容元件，其设置在节点n2与节点n3之间；检测电路，其对节点n2施加偏置电压值，并且检测流过可变电容元件的漏电流的量；以及补偿电路，其使根据检测电路的检测结果对漏电流进行补偿的电流在节点n1中流过。

本发明的lc-vco能够抑制由于可变电容元件的漏电流引起的性能恶化，能够抑制布局面积的增加。

附图说明

图1是示出pll电路1的结构的图。

图2是示出电压控制振荡器40的电路例的图。

图3是用于说明电压控制振荡器40的特性的图。

图4是用于说明可变电容元件的特性的图。

图5是示出电压控制振荡器40a的结构的图。

图6是示出电压控制振荡器40b的结构的图。

图7是示出检测电路48和补偿电路49的第1电路例的图。

图8是示出检测电路48和补偿电路49的第2电路例的图。

图9是示出检测电路48和补偿电路49的第3电路例的图。

图10是示出检测电路48和补偿电路49的第4电路例的图。

图11是示出检测电路48和补偿电路49的第5电路例的图。

图12是示出检测电路48和补偿电路49的第6电路例的图。

图13是示出检测电路48和补偿电路49的第7电路例的图。

图14是示出检测电路48和补偿电路49的第8电路例的图。

图15是示出检测电路48和补偿电路49的第9电路例的图。

图16是示出检测电路48和补偿电路49的第10电路例的图。

图17是示出检测电路48和补偿电路49的第11电路例的图。

图18是示出检测电路48和补偿电路49的第12电路例的图。

图19是示出检测电路48和补偿电路49的第13电路例的图。

图20是示出检测电路48和补偿电路49的第14电路例的图。

图21是示出检测电路48和补偿电路49的第15电路例的图。

图22是示出采用了第1电路例(图7)的电压控制振荡器40b(图6)的结构的图。

图23是示出可变电容元件中的两个端子之间的施加电压值与漏电流量之间的关系的图。

图24是示出pll电路中的控制电压值vc和振荡信号clkout的频率各自的时间变化的图。

图25是示出pll电路1a的结构的图。

图26是示出施加了电压控制振荡器401、402各自的可变电容元件c1的电容值的环路滤波器30的电容元件33的电容值与控制电压值vc之间的关系的曲线图。

图27是示出cdr装置2的结构的图。

标号说明

1、1a：pll电路；2：cdr装置；10：相位比较器；20：电荷泵；30：环路滤波器；31：电阻器；32：电容元件；33：电容元件；40、40a、40b：电压控制振荡器；41、41a、41b：第1电容电路；42、42a、42b：第2电容电路；43：第3电容电路；44、45：电感器；46、47：nmos晶体管；48：检测电路；49：补偿电路；50、51：分频器；60、61：选择部；70：采样器；80：频率同步检测部；c1：可变电容元件；c2：电容元件。

具体实施方式

以下，参考附图详细说明用于实施本发明的方式。另外，在附图的说明中，对相同要素标注相同的标号，并省略重复说明。本发明不限于这些例示，而通过权利要求来表示，是指包含与权利要求同等的意思和范围内的所有变更。

图1是示出pll电路1的结构的图。pll电路1具有相位比较器10、电荷泵20、环路滤波器(loopfilter)30、电压控制振荡器40和分频器50。环路滤波器30包含电阻器31、电容元件32和电容元件33。

相位比较器10输入从分频器50输出的反馈振荡信号，并且，还输入输入信号。输入信号也可以是频率恒定的基准振荡信号，还可以是各比特的期间恒定的数字信号。相位比较器10检测这些反馈振荡信号与输入信号之间的相位差，向电荷泵20输出表示该相位差的相位差信号。相位差信号表示反馈振荡信号和输入信号中的哪个信号的相位提前。

电荷泵20输入从相位比较器10输出的相位差信号，向环路滤波器30输出与该相位差信号表示的相位差对应的充放电电流。从电荷泵20向环路滤波器30输出的充放电电流的极性根据基准振荡信号和输入信号中的哪个信号的相位提前而不同。环路滤波器30输入从电荷泵20输出的充放电电流，向电压控制振荡器40输出与该充放电量对应地增减的控制电压值vc。

环路滤波器30包含：电阻器31，其将从电荷泵20输出的充放电电流输入到第1端；电容元件32，其设置在电阻器31的第2端与接地电位端之间；以及电容元件33，其设置在电阻器31的第1端与接地电位端之间。电荷泵20的输出端及电压控制振荡器40的输入端与环路滤波器30的电阻器31的第1端连接。

电压控制振荡器40输入从环路滤波器30输出的控制电压值vc，输出具有与该控制电压值vc对应的频率的振荡信号clkout。分频器50输入从电压控制振荡器40输出的振荡信号，对该振荡信号进行n分频而生成反馈振荡信号，向相位比较器10输出该反馈振荡信号。

相位比较器10、电荷泵20、环路滤波器30、电压控制振荡器40和分频器50构成环路。在该环路中，从电荷泵20向环路滤波器30输入充放电电流以使输入到相位比较器10的反馈振荡信号与输入信号之间的相位差变小。而且，在该环路的动作稳定的状态下，从电压控制振荡器40输出的振荡信号具有将输入信号的频率放大n倍后的频率。另外，也可以不设置分频器50，该情况下，从电压控制振荡器40输出的振荡信号具有与基准振荡信号的频率相同的频率，设为分频比n＝1。

图2是示出电压控制振荡器40的电路例的图。该图所示的电压控制振荡器40是lc-vco。电压控制振荡器40包含第1电容电路41、第2电容电路42、第3电容电路43、电感器44、电感器45、nmos晶体管46和nmos晶体管47。

第1电容电路41和第2电容电路42具有相同的结构。第1电容电路41和第2电容电路42分别包含可变电容元件c1、电容元件c2和电阻器r。可变电容元件c1设置在节点n1与节点n2之间。可变电容元件c1的电容值取决于节点n1与节点n2之间的电压值。电容元件c2设置在节点n2与节点n3之间。电容元件c2的电容值也可以是恒定的，而不取决于节点n2与节点n3之间的电压值。电阻器r的一端与节点n2连接，向电阻器r的另一端被输入任意的偏置电压值vbias。电阻器r的电阻值较高，对第1电容电路41及第2电容电路42各自的节点n2施加任意的偏置电压值vbias。

第3电容电路43与第1电容电路41及第2电容电路42各自的节点n3连接。第3电容电路43包含：多个电容元件，它们与第1电容电路41的节点n3连接；以及开关，其与这些多个电容元件分别对应地串联连接。此外，第3电容电路43包含：多个电容元件，它们与第2电容电路42的节点n3连接；以及开关，其与这些多个电容元件分别对应地串联连接。第3电容电路43利用从外部施加的控制信号来设定各开关的接通/断开的状态，并具有与这些的设定对应的电容值。

电感器44和电感器45具有相同的特性。电感器44设置在电源电位供给端与第1电容电路41的节点n3之间。电感器45设置在电源电位供给端与第2电容电路42的节点n3之间。

nmos晶体管46和nmos晶体管47具有相同的特性。nmos晶体管46的漏极与第1电容电路41的节点n3连接。nmos晶体管46的源极与接地电位供给端连接。nmos晶体管46的栅极与nmos晶体管47的漏极连接。nmos晶体管47的漏极与第2电容电路42的节点n3连接。nmos晶体管47的源极与接地电位供给端连接。nmos晶体管47的栅极与nmos晶体管46的漏极连接。

第1电容电路41和第2电容电路42各自的节点n1是公共的，向该节点n1输入控制电压值vc。从第1电容电路41和第2电容电路42各自的节点n3(或者，与该节点n3连接的节点)输出振荡信号clkout。

图3是说明电压控制振荡器40的特性的图。在该图中，横轴是输入到电压控制振荡器40的控制电压值vc。纵轴是从电压控制振荡器40输出的振荡信号clkout的频率fosc。在该图中示出9根表示控制电压值vc与振荡信号clkout的频率之间的关系(fv特性)的线。通过根据控制信号来设定第3电容电路43的电容值，能够选择该9个fv特性中的任意一个fv特性。而且，从电压控制振荡器40输出该选择出的fv特性中的与控制电压值vc对应的频率的振荡信号clkout。另外，无需从多个fv特性中选择一个，如果fv特性也可以固定，则也可以不设置第3电容电路43。

但是，电压控制振荡器40的第1电容电路41和第2电容电路42各自包含的可变电容元件c1产生与施加到节点n1与节点n2之间的电压值对应的量的漏电流。pll电路1的性能根据该漏电流的量的不同而恶化。

例如，可变电容元件由通过cmos细微工艺在p阱中具有2个n⁺区域的mos晶体管构成。在将该mos晶体管的源极和漏极彼此电连接而成为一个端子、使栅极成为另一个端子时，该mos晶体管的接合电容值与施加到这些2个端子之间的电压值对应。此外，在这些2个端子之间产生与施加电压值对应的量的漏电流。该mos晶体管中的漏电流称作栅漏。近年来，工艺进行细微化且栅极氧化膜变薄，由此，栅漏变得显著。

图4是说明可变电容元件的特性的图。曲线图的横轴表示两个端子之间的施加电压值vapply，纵轴表示电容值c/漏电流量ileak。该图表示两个端子之间的施加电压值vapply与电容值c之间的关系和两个端子之间的施加电压值vapply与漏电流量ileak之间的关系。如该图所示，当施加电压值vapply超过0而变大时，漏电流量ileak急剧地变大。另外，漏电流量ileak也根据温度发生较大变化。通常，温度越高，漏电流量ileak越大。漏电流量例如是几na～几十μa。

当在电压控制振荡器40的第1电容电路41和第2电容电路42分别包含的可变电容元件c1中产生漏电流时，该电流在从偏置电压值vbias的输入端经过电阻器r和可变电容元件c1朝向控制电压值vc的输入端的方向或者与该方向相反的方向上流过。电流流过的方向根据可变电容元件c1的方向和偏置电压值vbias而不同。

无论该电流流过的方向如何，环路滤波器30的电容元件32、33的积蓄电荷量根据该电流而发生变动，从环路滤波器30输出的控制电压值vc发生变动。当输入到电压控制振荡器40的控制电压值vc发生变动时，从电压控制振荡器40输出的振荡信号clkout的频率也发生变动，输入到相位比较器10的反馈振荡信号的频率也发生变动。

在相位比较器10中，检测输入信号与反馈振荡信号之间的相位差。从电荷泵20向环路滤波器30输入充放电电流，以使该相位差变小。该充放电电流例如为10μa左右以上。控制电压值vc复原为原来的值，由此，从电压控制振荡器40输出的振荡信号clkout的频率也复原。

但是，按照输入信号的每个周期进行pll电路1中的反馈，因此，当输入信号的周期(或每1比特的时间)较长时，1个周期之间的振荡信号clkout的频率的变动幅度变大，振荡信号clkout的抖动变大。此外，当可变电容元件c1的漏电流量比从电荷泵20施加到环路滤波器30的充放电电流量大时，无法通过反馈使控制电压值vc复原为原来的值，不作为pll电路进行动作。

作为可变电容元件，例如存在以下的两个元件。其中一个是，栅极氧化膜薄，以低电压(1.0v)进行动作，电容变化量大，漏电流量比较大。另一个是，栅极氧化膜厚，以高电压(3.3v)进行动作，电容变化量小，漏电流量比较小。在使用后者的高电压动作的可变电容元件的情况下，存在使控制电压的范围增加以增加电容可变范围的方法，但是，需要使用使电荷泵和环路滤波器等周边电路也以高电压进行动作的可变电容元件，在半导体基板上进行集成化的情况下，布局面积变大。此外，作为对策，还考虑在不使控制电压的范围增加的情况下增大可变电容元件的尺寸，该情况下，布局面积也变大。

专利文献1所公开的发明通过设置包含与lc-vco的可变电容元件相同的可变电容元件的复制电路，通过利用该复制电路的可变电容元件的漏电流对lc-vco的可变电容元件的漏电流进行补偿，从而实现了抑制lc-vco的性能恶化。但是，该情况下，布局面积也变大。此外，当在lc-vco的可变电容元件与复制电路的可变电容元件之间特性不同时，流过各个可变电容元件的漏电流不同，无法充分地进行补偿。因此，无法充分地抑制lc-vco的性能恶化，并且无法充分地抑制使用该lc-vco的pll电路或cdr装置的性能恶化。

以下说明的实施方式能够克服这样的问题。

图5是示出电压控制振荡器40a的结构的图。该图所示的电压控制振荡器40a具有第1电容电路41a、第2电容电路42a、第3电容电路43、电感器44、电感器45、nmos晶体管46和nmos晶体管47。当与图2所示的电压控制振荡器40的结构进行比较时，图5所示的电压控制振荡器40a的不同点在于替代第1电容电路41而具有第1电容电路41a，替代第2电容电路42而具有第2电容电路42a。

第1电容电路41a和第2电容电路42a具有相同的结构。第1电容电路41和第2电容电路42a分别包含可变电容元件c1、电容元件c2、检测电路48和补偿电路49。可变电容元件c1设置在节点n1与节点n2之间。可变电容元件c1的电容值取决于节点n1与节点n2之间的电压值。电容元件c2设置在节点n2与节点n3之间。电容元件c2的电容值也可以是恒定的，而不取决于节点n2与节点n3之间的电压值。检测电路48对节点n2施加偏置电压值vbias，并且检测流过可变电容元件c1的漏电流的量。补偿电路49使根据检测电路48的检测结果对可变电容元件c1的漏电流进行补偿的电流在节点n1中流过。

图6是示出电压控制振荡器40b的结构的图。该图所示的电压控制振荡器40b具有第1电容电路41b、第2电容电路42b、第3电容电路43、电感器44、电感器45、nmos晶体管46和nmos晶体管47。当与图5所示的电压控制振荡器40a的结构进行比较时，图6所示的电压控制振荡器40b的不同点在于，替代第1电容电路41a而具有第1电容电路41b，替代第2电容电路42a而具有第2电容电路42b。

第1电容电路41b和第2电容电路42b具有相同的结构。第1电容电路41b和第2电容电路42b分别包含可变电容元件c1、电容元件c2、检测电路48和补偿电路49。在本结构中，第1电容电路41b和第2电容电路42b各自的检测电路48是公共的。此外，第1电容电路41b和第2电容电路42b各自的补偿电路49是公共的。

另外，在电压控制振荡器40a(图5)和电压控制振荡器40b(图6)各自中，无需从多个fv特性中选择一个fv特性，如果fv特性可以是固定的，则也可以不设置第3电容电路43。

图7是示出检测电路48和补偿电路49的第1电路例的图。在第1电路例中，检测电路48包含pmos晶体管m1、电阻器r和差动放大器a。补偿电路49包含pmos晶体管m2、nmos晶体管m3和nmos晶体管m4。

在检测电路48中，pmos晶体管m1的源极与电源电位供给端连接。电阻器r设置在pmos晶体管m1的漏极与节点n2之间。差动放大器a的非反相输入端子与pmos晶体管m1的漏极连接。差动放大器a的反相输入端子被输入偏置电压值vbias。差动放大器a的输出端子与pmos晶体管m1的栅极连接。

在补偿电路49中，pmos晶体管m2的源极与电源电位供给端连接。pmos晶体管m2的栅极与差动放大器a的输出端子连接。nmos晶体管m3的源极与接地电位供给端连接。nmos晶体管m3的漏极与pmos晶体管m2的漏极连接。nmos晶体管m4的源极与接地电位供给端连接。nmos晶体管m4的漏极与节点n1连接。nmos晶体管m4的栅极与nmos晶体管m3的栅极及漏极连接。nmos晶体管m4与nmos晶体管m3一起构成电流镜电路，流过与流过nmos晶体管m3的电流相同量的电流。

在检测电路48中，差动放大器a的反相输入端子和非反相输入端子具有虚短路(imaginaryshort)的关系，因此，差动放大器a的反相输入端子成为与非反相输入端子相同的偏置电压值vbias，该偏置电压值vbias经由电阻器r而施加到节点n2。可变电容元件c1的漏电流从电源电位供给端经过pmos晶体管m1、电阻器r和可变电容元件c1流到节点n1。即，流过pmos晶体管m1的电流的量与可变电容元件c1的漏电流量相同。从差动放大器a的输出端子施加到pmos晶体管m1的栅极的电压值成为使得与可变电容元件c1的漏电流量相同量的电流流过pmos晶体管m1的值。

在补偿电路49中，从差动放大器a的输出端子施加到pmos晶体管m2的栅极的电压值与从差动放大器a的输出端子施加到pmos晶体管m1的栅极的电压值相同。因此，流过pmos晶体管m2的电流的量与流过pmos晶体管m1的电流的量相同。流过pmos晶体管m2的电流也流过nmos晶体管m3。nmos晶体管m4和nmos晶体管m3构成电流镜电路，因此，流过nmos晶体管m4的电流的量与流过pmos晶体管m3的电流的量相同。即，流过nmos晶体管m4的电流的量与可变电容元件c1的漏电流量相同。因此，流过nmos晶体管m4的电流能够对可变电容元件c1的漏电流进行补偿。

图8是示出检测电路48和补偿电路49的第2电路例的图。在第2电路例中，检测电路48包含nmos晶体管m1、电阻器r和差动放大器a。此外，补偿电路49包含nmos晶体管m2、pmos晶体管m3和pmos晶体管m4。

在检测电路48中，nmos晶体管m1的源极与接地电位供给端连接。电阻器r设置在nmos晶体管m1的漏极与节点n2之间。差动放大器a的非反相输入端子与nmos晶体管m1的漏极连接。差动放大器a的反相输入端子被输入偏置电压值vbias。差动放大器a的输出端子与nmos晶体管m1的栅极连接。

在补偿电路49中，nmos晶体管m2的源极与接地电位供给端连接。nmos晶体管m2的栅极与差动放大器a的输出端子连接。pmos晶体管m3的源极与电源电位供给端连接。pmos晶体管m3的漏极与nmos晶体管m2的漏极连接。pmos晶体管m4的源极与电源电位供给端连接。pmos晶体管m4的漏极与节点n1连接。pmos晶体管m4的栅极与pmos晶体管m3的栅极及漏极连接。pmos晶体管m4与pmos晶体管m3一起构成电流镜电路，流过与流过pmos晶体管m3的电流相同量的电流。

在检测电路48中，差动放大器a的反相输入端子和非反相输入端子具有虚短路的关系，因此，差动放大器a的反相输入端子成为与非反相输入端子相同的偏置电压值vbias，该偏置电压值vbias经由电阻器r而被施加到节点n2。可变电容元件c1的漏电流从节点n1经过可变电容元件c1、电阻器r和nmos晶体管m1流到接地电位供给端。即，流过nmos晶体管m1的电流的量与可变电容元件c1的漏电流量相同。从差动放大器a的输出端子施加到nmos晶体管m1的栅极的电压值成为使得与可变电容元件c1的漏电流量相同量的电流流过nmos晶体管m1的值。

在补偿电路49中，从差动放大器a的输出端子施加到nmos晶体管m2的栅极的电压值与从差动放大器a的输出端子施加到nmos晶体管m1的栅极的电压值相同。因此，流过nmos晶体管m2的电流的量与流过nmos晶体管m1的电流的量相同。流过nmos晶体管m2的电流也流过pmos晶体管m3。pmos晶体管m4和pmos晶体管m3构成电流镜电路，因此，流过pmos晶体管m4的电流的量与流过nmos晶体管m3的电流的量相同。即，流过pmos晶体管m4的电流的量与可变电容元件c1的漏电流量相同。因此，流过pmos晶体管m4的电流能够对可变电容元件c1的漏电流进行补偿。

图9是示出检测电路48和补偿电路49的第3电路例的图。在第3电路例中，检测电路48包含pmos晶体管m1、pmos晶体管m5和差动放大器a。此外，补偿电路49包含pmos晶体管m2、nmos晶体管m3和nmos晶体管m4。

当与第1电路例(图7)进行比较时，在第3电路例(图9)中，不同点在于检测电路48替代电阻器r而包含pmos晶体管m5。pmos晶体管m5设置在pmos晶体管m1的漏极与节点n2之间。pmos晶体管m5与电阻器r同样被用作电阻部，具有与被施加到栅极的参照电压值vref对应的电阻值。通过将pmos晶体管m5用作电阻部，能够利用小的布局面积来实现高电阻的电阻部。

图10是示出检测电路48和补偿电路49的第4电路例的图。在第4电路例中，检测电路48包含nmos晶体管m1、nmos晶体管m5和差动放大器a。此外，补偿电路49包含nmos晶体管m2、pmos晶体管m3和pmos晶体管m4。

当与第2电路例(图8)进行比较时，在第4电路例(图10)中，不同点在于，检测电路48替代电阻器r而包含nmos晶体管m5。nmos晶体管m5设置在nmos晶体管m1的漏极与节点n2之间。nmos晶体管m5与电阻器r同样被用作电阻部，具有与被施加到栅极的参照电压值vref对应的电阻值。通过将nmos晶体管m5用作电阻部，能够利用小的布局面积来实现高电阻的电阻部。

在之前所说明的第1电路例(图7)、第2电路例(图8)、第3电路例(图9)和第4电路例(图10)中，根据控制电压值vc的大小，有可能漏电流变小，无法由检测电路48检测漏电流量，无法由补偿电路49对漏电流进行补偿。作为其对策，如以下说明的第5电路例(图11)、第6电路例(图12)、第7电路例(图13)和第8电路例(图14)那样，优选设置流过虚拟的漏电流的第1电流源i1或第2电流源i2。第1电流源i1或第2电流源i2流过的虚拟的漏电流的量为几十na左右是妥当的。流过这样的虚拟的漏电流成为由于电路引起的漏电流。但是，虚拟的漏电流的量与来自电荷泵的电流的量相比为1/100左右，足够小，因此，能够作为误差来处理。

图11是示出检测电路48和补偿电路49的第5电路例的图。在第5电路例中，检测电路48包含pmos晶体管m1、电阻器r、差动放大器a和第1电流源i1。此外，补偿电路49包含pmos晶体管m2、nmos晶体管m3和nmos晶体管m4。当与第1电路例(图7)进行比较时，在第5电路例(图11)中，不同点在于，检测电路48还具有第1电流源i1。第1电流源i1设置在接地电位供给端与pmos晶体管m1的漏极之间。

图12是示出检测电路48和补偿电路49的第6电路例的图。在第6电路例中，检测电路48包含nmos晶体管m1、电阻器r、差动放大器a和第1电流源i1。此外，补偿电路49包含nmos晶体管m2、pmos晶体管m3和pmos晶体管m4。当与第2电路例(图8)进行比较时，不同点在于，在第6电路例(图12)中，检测电路48还具有第1电流源i1。第1电流源i1设置在电源电位供给端与nmos晶体管m1的漏极之间。

图13是示出检测电路48和补偿电路49的第7电路例的图。在第7电路例中，检测电路48包含pmos晶体管m1、电阻器r、差动放大器a和第2电流源i2。此外，补偿电路49包含pmos晶体管m2、nmos晶体管m3和nmos晶体管m4。当与第1电路例(图7)进行比较时，不同点在于，在第7电路例(图11)中，检测电路48还具有第2电流源i2。第2电流源i2设置在接地电位供给端与节点n2之间。

图14是示出检测电路48和补偿电路49的第8电路例的图。在第8电路例中，检测电路48包含nmos晶体管m1、电阻器r、差动放大器a和第2电流源i2。此外，补偿电路49包含nmos晶体管m2、pmos晶体管m3和pmos晶体管m4。当与第2电路例(图8)进行比较时，不同点在于，在第8电路例(图12)中，检测电路48还具有第2电流源i2。第2电流源i2设置在电源电位供给端与节点n2之间。

也可以分别在第5电路例(图11)、第6电路例(图12)、第7电路例(图13)和第8电路例(图14)中，与第3电路例(图9)和第4电路例(图10)同样，替代电阻器r而设置mos晶体管m5。

在至此所说明的第5电路例(图11)、第6电路例(图12)、第7电路例(图13)和第8电路例(图14)中，由于第1电流源i1或第2电流源i2流过的虚拟的漏电流而产生误差。在以下说明的第9电路例(图15)、第10电路例(图16)、第11电路例(图17)和第12电路例(图18)中，设置用于抑制该误差的第3电流源i3或第4电流源i4。

图15是示出检测电路48和补偿电路49的第9电路例的图。在第9电路例中，检测电路48包含pmos晶体管m1、电阻器r、差动放大器a和第2电流源i2。此外，补偿电路49包含pmos晶体管m2、nmos晶体管m3、nmos晶体管m4和第3电流源i3。当与第7电路例(图13)进行比较时，不同点在于，在第9电路例(图15)中，补偿电路49还包含第3电流源i3。第3电流源i3设置在电源电位供给端与节点n1之间。第3电流源i3流过的电流的量与第2电流源i2流过的电流的量相同。

图16是示出检测电路48和补偿电路49的第10电路例的图。在第10电路例中，检测电路48包含nmos晶体管m1、电阻器r、差动放大器a和第2电流源i2。此外，补偿电路49包含nmos晶体管m2、pmos晶体管m3、pmos晶体管m4和第3电流源i3。当与第8电路例(图14)进行比较时，不同点在于，在第10电路例(图16)中，补偿电路49还包含第3电流源i3。第3电流源i3设置在接地电位供给端与节点n1之间。第3电流源i3流过的电流的量与第2电流源i2流过的电流的量相同。

图17是示出检测电路48和补偿电路49的第11电路例的图。在第11电路例中，检测电路48包含pmos晶体管m1、电阻器r、差动放大器a和第2电流源i2。此外，补偿电路49包含pmos晶体管m2、nmos晶体管m3、nmos晶体管m4和第4电流源i4。当与第7电路例(图13)进行比较时，不同点在于，在第11电路例(图17)中，补偿电路49还包含第4电流源i4。第4电流源i4设置在接地电位供给端与nmos晶体管m3及nmos晶体管m4各自的栅极之间。第4电流源i4流过的电流的量与第2电流源i2流过的电流的量相同。

图18是示出检测电路48和补偿电路49的第12电路例的图。在第12电路例中，检测电路48包含nmos晶体管m1、电阻器r、差动放大器a和第2电流源i2。此外，补偿电路49包含nmos晶体管m2、pmos晶体管m3、pmos晶体管m4和第4电流源i4。当与第8电路例(图14)进行比较时，不同点在于，在第12电路例(图18)中，补偿电路49还包含第4电流源i4。第4电流源i4设置在电源电位供给端与pmos晶体管m3及pmos晶体管m4各自的栅极之间。第4电流源i4流过的电流的量与第2电流源i2流过的电流的量相同。

也可以分别在第9电路例(图15)、第10电路例(图16)、第11电路例(图17)和第12电路例(图18)中，与第3电路例(图9)和第4电路例(图10)同样，替代电阻器r而设置mos晶体管m5。此外，也可以分别针对第5电路例(图11)和第6电路例(图12)设置第3电流源i3或第4电流源i4。

之前所说明的第5～第12各电路例通过第1电流源i1或第2电流源i2而流过虚拟的漏电流。此外，第9～第12各电路例利用第3电流源i3或第4电流源i4抑制由于第1电流源i1或第2电流源i2流过的虚拟的漏电流而产生的误差。以下说明的第13电路例(图19)、第14电路例(图20)和第15电路例(图21)能够在不追加电流源的情况下，构成检测电路48和补偿电路49。

图19是示出检测电路48和补偿电路49的第13电路例的图。在第13电路例中，检测电路48包含pmos晶体管m11、nmos晶体管m21、电阻器r和差动放大器a。补偿电路49包含pmos晶体管m12、nmos晶体管m13、nmos晶体管m14、nmos晶体管m22、pmos晶体管m23和pmos晶体管m24。

在检测电路48中，pmos晶体管m11的源极与电源电位供给端连接。nmos晶体管m21的源极与接地电位供给端连接。pmos晶体管m11和nmos晶体管m21各自的漏极相互连接。电阻器r设置在pmos晶体管m11及nmos晶体管m21各自的漏极与节点n2之间。差动放大器a的非反相输入端子与pmos晶体管m11和nmos晶体管m21各自的漏极连接。差动放大器a的反相输入端子被输入偏置电压值vbias。差动放大器a的输出端子与pmos晶体管m11及nmos晶体管m21各自的栅极连接。

在补偿电路49中，pmos晶体管m12的源极与电源电位供给端连接。pmos晶体管m12的栅极与差动放大器a的输出端子连接。nmos晶体管m13的源极与接地电位供给端连接。nmos晶体管m13的漏极与pmos晶体管m12的漏极连接。nmos晶体管m14的源极与接地电位供给端连接。nmos晶体管m14的漏极与节点n1连接。nmos晶体管m14的栅极与nmos晶体管m13的栅极和漏极连接。nmos晶体管m14与nmos晶体管m13一起构成电流镜电路，流过与流过nmos晶体管m13的电流相同量的电流。

此外，在补偿电路49中，nmos晶体管m22的源极与接地电位供给端连接。nmos晶体管m22的栅极与差动放大器a的输出端子连接。pmos晶体管m23的源极与电源电位供给端连接。pmos晶体管m23的漏极与nmos晶体管m22的漏极连接。pmos晶体管m24的源极与电源电位供给端连接。pmos晶体管m24的漏极与节点n1连接。pmos晶体管m24的栅极与pmos晶体管m23的栅极和漏极连接。pmos晶体管m24与pmos晶体管m23一起构成电流镜电路，流过与流过pmos晶体管m23的电流相同量的电流。

检测电路48和补偿电路49的第13电路例(图19)在构成为包含第1电路例(图7)和第2电路例(图8)双方的结构的基础上，使第1电路例(图7)和第2电路例(图8)分别包含的电阻器r和差动放大器a公共化。检测电路48中的pmos晶体管m11和nmos晶体管m21构成推拉式缓冲器。

图20是示出检测电路48和补偿电路49的第14电路例的图。图21是示出检测电路48和补偿电路49的第15电路例的图。分别在第14电路例(图20)和第15电路例(图21)中，检测电路48包含pmos晶体管m11、nmos晶体管m21、mos晶体管m5和差动放大器a。补偿电路49包含pmos晶体管m12、nmos晶体管m13、nmos晶体管m14、nmos晶体管m22、pmos晶体管m23和pmos晶体管m24。

当与第13电路例(图19)进行比较时，不同点在于，在第14电路例(图20)和第15电路例(图21)各自中，检测电路48替代电阻器r而包含mos晶体管m5。mos晶体管m5设置在pmos晶体管m11及nmos晶体管m21各自的漏极与节点n2之间。mos晶体管m5与电阻器r同样地被用作电阻部，具有与被施加到栅极的参照电压值vref对应的电阻值。通过将mos晶体管m5用作电阻部，能够利用小的布局面积来实现高电阻的电阻部。

第14电路例(图20)和第15电路例(图21)在流过可变电容元件c1的漏电流的方向方面不同。在第14电路例(图20)中，可变电容元件c1的漏电流从节点n1经过可变电容元件c1、mos晶体管m5和nmos晶体管m21而流到接地电位供给端。在第15电路例(图21)中，可变电容元件c1的漏电流从电源电位供给端经过pmos晶体管m11、mos晶体管m5和可变电容元件c1而流到节点n1。

图22是示出采用第1电路例(图7)的电压控制振荡器40b(图6)的结构的图。检测电路48具有ldo(lowdropout：低压降)结构，从差动放大器a的非反相输入端子经由电阻器r向节点n2施加与向差动放大器a的反相输入端子输入的偏置电压值vbias相同的电压值。在pmos晶体管m1中流过与2个可变电容元件c1的漏电流相同量的电流。流过pmos晶体管m2的电流的量与流过pmos晶体管m1的电流的量相同。流过pmos晶体管m2的电流也流过nmos晶体管m3。nmos晶体管m4和nmos晶体管m3构成电流镜电路，因此，流过nmos晶体管m4的电流的量与流过pmos晶体管m3的电流的量相同。即，流过nmos晶体管m4的电流的量与2个可变电容元件c1的漏电流量相同。因此，流过nmos晶体管m4的电流能够对2个可变电容元件c1的漏电流进行补偿。

图23是示出可变电容元件中的两个端子之间的施加电压值vapply与漏电流量ileak之间的关系的图。这里的漏电流表示可变电容元件c1的漏电流中的、从电压控制振荡器流向电荷泵的电流(或者，在与该方向相反的方向上流过的电流)。该图分别示出未设置有检测电路48和补偿电路49的比较例和设置有检测电路48和补偿电路49的实施方式。通过设置检测电路48和补偿电路49，可变电容元件c1的漏电流中的、从电压控制振荡器流到电荷泵的电流的量大幅减少。

图24是示出pll电路中的控制电压值vc和振荡信号clkout的频率各自的时间变化的图。该图也分别示出未设置有检测电路48和补偿电路49的比较例和设置有检测电路48和补偿电路49的实施方式。通过设置检测电路48和补偿电路49，控制电压值vc的变动幅变小，此外，振荡信号clkout的频率的变动幅度也小。

在本实施方式中，由于无需复制的可变电容元件，所以不会产生lc-vco的可变电容元件与复制的可变电容元件之间的特性不同的问题。在本实施方式中，能够抑制由于可变电容元件的漏电流引起的性能恶化，能够抑制布局面积的增加。另外，控制电压值vc根据漏电流而发生变化。在比较例中，如区域pcom所示，当控制电压值vc从初始值起增大时，施加用于抑制增大的反馈，控制电压vc复原为原来的初始值。此外，在实施方式中，控制电压值vc的变化量小，特别是，如区域pemb所示，控制电压值vc通过反馈而复原为初始值的量也小。

接着，对pll电路的实施方式进行说明。本实施方式的pll电路在pll电路1(图1)中采用电压控制振荡器40a(图5)或电压控制振荡器40b(图6)，作为电压控制振荡器40。此外，在电压控制振荡器40a(图5)或电压控制振荡器40b(图6)中，可以采用第1～第15电路例中的任意一个(或者它们的组合或变形例)，作为检测电路48和补偿电路49。本实施方式的pll电路优选具有图25所示的结构。

图25是示出pll电路1a的结构的图。pll电路1a具有相位比较器10、电荷泵20、环路滤波器30、电压控制振荡器401、402、分频器50和选择部60。当与图1所示的pll电路1的结构进行比较时，不同点在于，在图25所示的pll电路1a中，替代1个电压控制振荡器40而具有多个电压控制振荡器(在图中，2个电压控制振荡器401、402)，并且还具有选择部60。电压控制振荡器401、402分别具有与电压控制振荡器40a(图5)或电压控制振荡器40b(图6)相同的结构。

电压控制振荡器401、402各自的控制电压值vc与振荡信号clkout的频率之间的关系(fv特性)不同。选择部60选择从电压控制振荡器401、402中的任意一个电压控制振荡器输出的振荡信号并向分频器50输出。由此，与设置有1个电压控制振荡器的情况相比，能够扩大可在该pll电路1a中进行动作的频率范围。

此外，分别输入到电压控制振荡器401、402的控制电压值vc是相同的。由此，由于分别仅设置1个电荷泵20和环路滤波器30即可，所以能够抑制电路规模的增大。

电压控制振荡器401、402中的任意一个成为使用状态，其他成为不使用状态。对环路滤波器30的电容元件33的电容值追加电压控制振荡器401、402各自的可变电容元件c1的电容值。在不使用状态的电压控制振荡器中，当施加到节点n2的偏置电压值vbias小于施加到节点n1的控制电压值vc时，可变电容元件c1的漏电流量变小，对环路滤波器30的影响小。但是，可变电容元件c1的电容值由于控制电压值vc的变动而发生变动，该可变电容元件c1的电容值的变动对环路滤波器30的电容元件33的电容值带来影响。

因此，在不使用状态的电压控制振荡器中，优选的是，，将施加到节点n2的电压值替换成恒定的偏置电压值vbias，使其成为控制电压值vc，由此，抑制可变电容元件c1的电容值的变动。即，优选的是，电压控制振荡器401、402分别具有开关，该开关从恒定的偏置电压值vbias和控制电压值vc中选择任意一个作为施加到节点n2的电压值。使用状态的电压控制振荡器通过开关选择恒定的偏置电压值vbias并施加到节点n2。不使用状态的电压控制振荡器通过开关选择控制电压值vc并施加到节点n2。由此，在不使用状态的电压控制振荡器中，能够抑制可变电容元件c1的电容值的变动，并且，能够抑制可变电容元件c1的漏电流。

图26是示出被施加了电压控制振荡器401、402各自的可变电容元件c1的电容值的环路滤波器30的电容元件33的电容值cl与控制电压值vc之间的关系的曲线图。该图示出在不使用状态的电压控制振荡器中将恒定的偏置电压值(0v)施加到节点n2的情况(偏置(bias)0v)和在不使用状态的电压控制振荡器中将控制电压值vc施加到节点n2的情况(偏置后续(biasfollowing)vc)。后者的情况下环路滤波器30的电容元件33的电容值的变动更小。

环路滤波器30的电容元件33的电容值的变动小的情况下，设计参数的偏差更少，设计变得容易。根据这样的结构，能够抑制使用状态的电压控制振荡器中的可变电容元件c1的漏电流，并且，能够抑制不使用状态的电压控制振荡器中的可变电容元件c1的电容值的变动，能够抑制环路滤波器30的电容元件33的电容值的变动。此外，即使存在不使用状态的电压控制振荡器中的可变电容元件c1的漏电流，也能够对该漏电流进行补偿。

接着，对cdr装置的实施方式进行说明。cdr装置输入被嵌入了时钟的数字信号(例如8b10b或128b130b的编码数据)，根据该数字信号来复原数据和时钟，从而输出该复原数据和复原时钟。cdr装置构成为具有pll电路和采样器。在cdr装置中，采样器在复原时钟所指示的定时对数字信号的数据进行采样，将该采样的数据作为复原数据与复原时钟同步输出。pll电路将复原数据作为输入信号输入到相位比较器，从电压控制振荡器输出复原时钟作为振荡信号，并且，将复原时钟施加到采样器。本实施方式的cdr装置具有上述的本实施方式的pll电路。本实施方式的cdr装置优选具有图27所示的结构。

图27是示出cdr装置2的结构的图。cdr装置2具有相位比较器101、102、电荷泵20、环路滤波器30、电压控制振荡器401、402、分频器50、51、选择部60、61、采样器70和频率同步检测部80。包含这些中的相位比较器101、电荷泵20、环路滤波器30、电压控制振荡器401和分频器50的环路构成第1pll电路。包含相位比较器102、电荷泵20、环路滤波器30和电压控制振荡器402的环路构成第2pll电路。在这些第1和第2pll电路中，公共地设置有电荷泵20和环路滤波器30。第2pll电路不包含分频器。

采样器70输入被嵌入了时钟的数字信号，并且，输入由选择部60选择并输出的振荡信号(复原时钟)。采样器70在复原时钟所指示的定时对数字信号的数据进行采样，将该采样的数据作为复原数据与复原时钟同步地输出到相位比较器102。

相位比较器102从采样器70输入复原数据，并且，输入由选择部60选择并输出的振荡信号(复原时钟)。相位比较器102检测这些复原时钟与复原数据之间的相位差，向选择部61输出表示该相位差的相位差信号。相位比较器102优选为bang-bang型的相位比较器。

在输入信号如101010……那样为恒定周期的反复模式(pattern)的数据的情况下，分频器51对该输入信号进行分频并生成基准时钟，向相位比较器101输出该基准时钟。

相位比较器101输入由分频器51对输入信号进行分频而生成的基准时钟，并且，输入从分频器50输出的反馈振荡信号。相位比较器101检测这些反馈振荡信号与基准时钟之间的相位差，向选择部61输出表示该相位差的相位差信号。

频率同步检测部80检测在输入到相位比较器101的反馈振荡信号与基准时钟之间频率是否同步。

在频率同步检测部80未检测出频率同步的第1期间，选择部61选择从将基准振荡信号作为输入信号输入的相位比较器101输出的相位差信号并输出到电荷泵20。此外，在该第1期间，选择部60选择并输出从电压控制振荡器401、402中的电压控制振荡器401输出的振荡信号。

在由频率同步检测部80检测出频率同步的第2期间，选择部61选择从将复原数据作为输入信号输入的相位比较器102输出的相位差信号并输出到电荷泵20。此外，在该第2期间，选择部60选择并输出从电压控制振荡器401、402中的电压控制振荡器402输出的振荡信号。

在该cdr装置2中，在未取得频率同步的第1期间，包含被输入从分频器51输出的基准时钟的相位比较器101和电压控制振荡器401的第1pll电路进行动作。另一方面，在取得了频率同步的第2期间，包含被输入从采样器70输出的复原数据的相位比较器102和电压控制振荡器402的第2pll电路进行动作。因此，能够使利用基准时钟的第1pll电路的动作在短时间内稳定化，能够尽早地开始基于所输入的数字信号的数据和时钟的复原。

在本实施方式的pll电路和cdr装置中，电压控制振荡器401、402具有上述的结构，由此，能够抑制由于可变电容元件c1的漏电流引起的性能恶化。

如以上所说明那样，例如，当参照图5时，上述的lc-vco是一种电压控制振荡器，该电压控制振荡器具有：控制电压输入端子(节点n1)，其被输入控制电压值(vc)；第1和第2输出端子(输出clkout的端子)；以及电源电位供给端子(电感器44与电感器45之间的节点)，其中，该电压控制振荡器具有：第1电感器(44)，其具有与电源电位供给端子连接的一端和与第1输出端子(clkout的端子中的一个)连接的另一端(节点n3)；第2电感器(45)，其具有与电源电位供给端子连接的一端和与第2输出端子(clkout的端子中的另一个)连接的另一端；第1可变电容器(c1：属于41a)和第1电容器(c2：属于41a)，它们在控制电压输入端子(节点n1)与第1电感器(44)的另一端(节点n3)之间串联连接；第2可变电容器(c1：属于42a)和第2电容器(c2：属于42a)，它们在控制电压输入端子(节点n1)与第2电感器(45)的另一端(节点n3)之间串联连接；第1电流检测器(检测电路48：属于41a)，其连接在第1可变电容器(c1：属于41a)与第1电容器(c2：属于41a)之间的节点(n2)与偏置输入端子(vbias)之间；以及第1反馈补偿器(补偿电路49：属于41a)，其连接在第1电流检测器(检测电路48：属于41a)的输出端子与控制电压输入端子(节点n1)之间。

在图5的结构中，电压控制振荡器具有：第2电流检测器(检测电路48：属于42a)，其连接在第2可变电容器(c1：属于42a)与第2电容器(c2：属于42a)之间的节点(n2)与偏置输入端子(vbias)之间；以及第2反馈补偿器(补偿电路49：属于42a)，其连接在第2电流检测器(检测电路48：属于42a)的输出端子与控制电压输入端子(节点n1)之间。

另外，在图6的结构中，使用公共的电流检测器和反馈补偿器。该情况下，在电压控制振荡器中，第1电流检测器(检测电路48：公共)也连接在第2可变电容器(c1：属于42b)与第2电容器(c2：属于42ba)之间的节点(n2)与偏置输入端子(vbias)之间。