一种具有恒定增益的环形压控振荡器的制作方法

本发明属于射频集成电路设计技术领域，具体涉及一种具有恒定增益的环形压控振荡器。

背景技术：

在锁相环(pll)中，压控振荡器(vco)是锁相环的核心高频模块。vco的增益变化(δkvco)决定了vco的调谐线性度，并且会影响pll的环路带宽、锁定时间和噪声性能。因此，设计一个具有较小增益变化的vco是十分重要的。

目前已有部分关于获得较小δkvco的设计与研究工作。现有采用90-nmcmos工艺设计了一款24ghz的整数分频锁相环，其中所设计的电感电容压控振荡器(lc-vco)模块采用了开关可变电容阵列和开关电容阵列来补偿不同频带上kvco的变化，但是在单一频带上的δkvco最大达到了16％。还有一种采用65-nmcmos工艺设计了一款带有自动幅度控制环路的lc-vco，其调谐增益kvco在单一频带上的变化只有6％，但其kvco仅有60mhz/v，能够调控的频率范围很窄。还有采用65-nmcmos工艺设计了一款宽调谐范围的lc-vco，采用了不同偏置的变容阵以及可调谐负电感单元来减小vco的增益变化，但是这种方法引入了新的电感结构，消耗了更大的芯片面积。还有采用110-nmcmos工艺设计了一款具有较小增益变化的lc-vco，在传统的可变电容上并联了偏置移位的i-mos(inversion-modemos)型可变电容扩展了传统lc-vco的线性范围。此外，目前有关恒定增益压控振荡器的研究均是针对于lc-vco所进行的，还没有针对环形压控振荡器，尤其是电流模(current-modelogic,cml)压控振荡器的补偿方法。

技术实现要素：

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种具有恒定增益的环形压控振荡器,将负电容技术应用于射频集成电路设计，以大幅降低环形压控振荡器的增益变化，提高射频集成电路的噪声性能，主要用于为高速和射频集成电路提供时钟信号。

本发明采用以下技术方案：

一种具有恒定增益的环形压控振荡器，包括延时单元，偏置控制单元以及偏置电路，延时单元包括四个，首尾相连构成振荡器结构，每个延迟单元中引入负电容结构，偏置控制单元将输入信号vclp和vcln转换为延时单元和偏置电路中所需的偏置信号vb1，vb2，vb3，vf以及vs；偏置信号vb3和vf用于给偏置电路提供产生延时单元中可变电容的控制信号vc以实现补偿结构；偏置信号vb1，vb2，vf，vs以及vc提供给延时单元用于实现恒定增益压控振荡器。

具体的，延时单元包括快通路、慢通路以及负电容结构，负电容结构中可变电容的控制电压vc值可变。

进一步的，快通路具体为：

输入信号vinn和vinp分别从晶体管mn1和mn2的栅极输入，晶体管mn1和mn2的源极同时接入晶体管mn7的漏极，再通过晶体管mn7的源极接入晶体管mn11的漏极，最后通过晶体管mn11的源极接入地，晶体管mn1和mn2的漏极分别接入负载电阻rd1和rd2最后与vdd相连。

进一步的，慢通路具体为：

输入信号vinn和vinp先分别经过由电阻rg1和电容cg1构成的rc网络以及由电阻rg2和电容cg2构成的rc网络；再分别从晶体管mn3和mn4的栅极输入，晶体管mn3和mn4的源极同时接入晶体管mn8的漏极，再通过晶体管mn8的源极接入晶体管mn12的漏极，最后通过晶体管mn12的源极接入地，晶体管mn3和mn4的漏极分别接入电阻rd1和rd2最后与vdd相连。

进一步的，负电容结构具体为：

晶体管mn5的漏极和晶体管mn6的栅极同时接入负载电阻rd1，再接入vdd；

晶体管mn5的栅极和晶体管mn6的漏极同时接入负载电阻rd2，再接入vdd；

晶体管mn5的源极接入晶体管mn9和mn13串联构成的电流源接入到地，晶体管mn6的源极接入晶体管mn10和mn14串联构成的电流源接入到地。

更进一步的，晶体管mn5和mn6的源极还分别接到可变电容cvar1和cvar2的上极板，可变电容cvar1和cvar2的下极板相互连接。

进一步的，偏置控制单元中，电路产生的偏置信号vb1输入晶体管mn7，mn8，mn9，mn10的栅极，vb2输入晶体管mn13和mn14的栅极，vf输入晶体管mn11的栅极，vs输入晶体管mn12的栅极。

更进一步的，通过偏置电路产生所需可变电容的控制电压vc，输入可变电容cvar1和cvar2的下极板，控制电压vc能够随控制信号vcont增加而降低。

与现有技术相比，本发明至少具有以下有益效果：

本发明一种具有恒定增益的环形压控振荡器，具有很好的调谐线性度，应用在锁相环中，能够很好的改善锁相环的环路带宽、锁定时间以及噪声性能。同时，在同性能下，相比于电感电容振荡器，环形振荡器具有更小的面积，更宽的锁定频率范围，更能适应如今对芯片面积不断缩小的需求。

进一步的，环形振荡器采用四个延时单元级联的方式，使得电路在上电后能够自行振荡，产生稳定的输出信号；同时，每级延时单元采用全差分形式，能够有效地抑制共模噪声。

进一步的，快通路的设置确定了所发明的环形压控振荡器所能工作的最高频率。

进一步的，慢通路的设置确定了所发明的环形压控振荡器所能工作的最低频率。

进一步的，负电容结构的设置提供了一个与传统环形压控振荡器调谐增益变化相反的增益变化，刚好能够补偿传统环形压控振荡器的调谐增益变化，实现恒定增益的环形压控振荡器。

进一步的，偏置控制单元的设置有效的减少了电路所需的外部电源。通过偏置控制单元，可以直接将输入的差分控制电压信号vclp和vcln转换成电路所需的各种偏置信号，使得电路除了必需的差分控制信号和vdd之外不用外加其他的电源，增强了电路的自主性和可靠性。

综上所述，本发明通过在传统环形压控振荡器的延时单元中引入负电容结构获得增益补偿实现恒定增益环形压控振荡器，延时单元采用全差分结构，能够有效地抑制共模噪声；另外，加入偏置控制单元能够有效减少电路所需的外部电源。所发明的恒定增益环形压控振荡器具有很好的调谐线性度，应用在锁相环中，能够很好的改善锁相环的环路带宽、锁定时间以及噪声性能。同时，在同性能下，相比于电感电容振荡器，环形振荡器占用的芯片面积更小。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为传统四级全差分环形压控振荡器，其中，(a)为电路结构，(b)为延时单元；

图2为传统环形压控振荡器曲线，其中，(a)为kvco曲线，(b)为δkvco曲线；

图3为本发明恒定增益环形压控振荡器，其中，(a)为电路结构，(b)为延时单元；

图4为改变vc情况下获得的曲线，其中，(a)为kvco曲线，(b)为δkvco曲线；

图5为本发明恒定增益环形压控振荡器的曲线，其中，(a)为kvco曲线，(b)为δkvco曲线；

图6为实际芯片的显微照片；

图7为测试平台图；

图8为恒定增益环形压控振荡器的相位噪声测试结果图。

具体实施方式

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

本发明提供了一种具有恒定增益的环形压控振荡器，通过在传统环形压控振荡器的延迟单元中引入负电容结构来降低传统环形压控振荡器的增益变化，实现恒定增益的环形压控振荡器。采用的补偿技术在补偿增益曲线的同时几乎不引入额外的相位噪声。

请参阅图3，本发明一种具有恒定增益的环形压控振荡器，包括延时单元(newdelaycell)，偏置控制单元(vcoctrl)以及偏置电路(bias)三个功能模块，四级延时单元采用如图所示的接法首尾相接，构成振荡器的结构，偏置控制单元将输入信号vclp和vcln转换为延时单元(newdelaycell)和偏置电路(bias)中的所需的偏置信号vb1，vb2，vb3，vf以及vs；其中偏置信号vb3和vf提供给偏置电路(bias)用来产生延时单元(newdelaycell)中可变电容的控制信号vc，实现补偿结构；偏置信号vb1，vb2，vf，vs以及vc提供给延时单元(newdelaycell)以实现恒定增益压控振荡器。

每级延时单元(newdelaycell)包括快慢两个通路以及负电容结构。

快通路为：

输入信号vinn和vinp分别从晶体管mn1和mn2的栅极输入，晶体管mn1和mn2的源极同时接入晶体管mn7的漏极，再通过晶体管mn7的源极接入晶体管mn11的漏极，最后通过晶体管mn11的源极接入地，晶体管mn1和mn2的漏极分别接入负载电阻rd1和rd2最后与vdd相连。

慢通路为：

输入信号vinn和vinp先分别经过由电阻rg1和电容cg1构成的rc网络以及由电阻rg2和电容cg2构成的rc网络，再分别从晶体管mn3和mn4的栅极输入，晶体管mn3和mn4的源极同时接入晶体管mn8的漏极，再通过晶体管mn8的源极接入晶体管mn12的漏极，最后通过晶体管mn12的源极接入地，晶体管mn3和mn4的漏极分别接入电阻rd1和rd2最后与vdd相连。

引入的负电容结构为：

晶体管mn5的漏极和晶体管mn6的栅极同时接入负载电阻rd1，再接入vdd，而晶体管mn5的栅极和晶体管mn6的漏极同时接入负载电阻rd2，再接入vdd。晶体管mn5的源极接入晶体管mn9和mn13串联构成的电流源接入到地，晶体管mn6的源极接入晶体管mn10和mn14串联构成的电流源接入到地。同时，晶体管mn5和mn6的源极还分别接到可变电容cvar1和cvar2的上极板，可变电容cvar1和cvar2的下极板相互连接。

偏置控制单元vcoctrl电路差生的偏置信号vb1输入晶体管mn7，mn8，mn9，mn10的栅极，vb2输入晶体管mn13和mn14的栅极，vf输入晶体管mn11的栅极，vs输入晶体管mn12的栅极；同时，通过偏置电路bias产生所需可变电容的控制电压vc，输入可变电容cvar1和cvar2的下极板，使得vc能够随着控制信号vcont增加而减小，最终达到恒定增益的效果。

控制信号vcont具体为：

vcont＝(vclp-vcln)/2

其中，vclp为正极性输入差分控制电压，vcln为负极性输入差分控制电压。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，vco作为内部时钟模块，其增益平坦度会影响系统环路的噪声性能。传统的四级全差分环形压控振荡器如图1(a)所示，主要包括延时单元(delaycell)和偏置控制单元(vcoctrl)两个功能模块，四级延时单元采用如图所示的接法首尾相接，构成振荡器的结构，偏置控制单元将输入信号vclp和vcln转换为延时单元(delaycell)中的所需的偏置信号vb1，vf和vs，实现压控振荡器。

其中，延时单元的具体电路结构如图1(b)所示。

延时单元(delaycell)包括快慢两个通路，其中快通路为：

输入信号vinn和vinp分别从晶体管mn1和mn2的栅极输入，晶体管mn1和mn2的源极同时接入晶体管mn5的漏极，再通过晶体管mn5的源极接入晶体管mn7的漏极，最后通过晶体管mn7的源极接入地，晶体管mn1和mn2的漏极分别接入负载电阻rd1和rd2最后与vdd相连；慢通路为：输入信号vinn和vinp先分别经过由电阻rg1和电容cg1构成的rc网络以及由电阻rg2和电容cg2构成的rc网络，再分别从晶体管mn3和mn4的栅极输入，晶体管mn3和mn4的源极同时接入晶体管mn6的漏极，再通过晶体管mn6的源极接入晶体管mn8的漏极，最后通过晶体管mn8的源极接入地，晶体管mn3和mn4的漏极分别接入电阻rd1和rd2最后与vdd相连。

通过调节差分控制信号vclp和vcln(图2中vcont＝(vclp-vcln)/2)来改变延时单元中快慢通路尾电流源的偏置电压vb1(输入晶体管mn5和mn6的栅极)，vf(输入晶体管mn7的栅极)和vs(输入晶体管mn8的栅极)，从而影响快慢通路的延时占比，得到不同的电路总延时时间，进而获得不同的输出频率。

通过仿真，得到不同差分控制电压下的振荡器输出频率，通过拟合可以得到压控振荡器的kvco曲线，再对其求导，得到δkvco曲线，如图2所示。从图2中可以看出，传统的环形压控振荡器在150mv的差分控制范围内增益变化为17.12％，在200mv的控制范围内增益变化为35％。

本发明的补偿技术主要为在传统环形压控振荡器的延时单元上加入负电容结构用以补偿vco的增益曲线，实现恒定增益的环形压控振荡器。在维持vco的差分控制信号vclp和vcln不变的情况下，改变负电容结构中可变电容的控制电压vc的值，通过仿真，可以获得vco的kvco曲线和δkvco曲线，如图4所示。从图中可以看出，当可变电容的控制电压vc从高电压往低电压变化时，能够提供负的δkvco，刚好能够补偿图2所示的传统结构的δkvco。由此可以认为，当随着vco的控制电压vcont增加时，减小vc的值，使得正负δkvco能够相互补偿，最终获得恒定增益。

通过实际芯片测试，可以获得如图5所示的恒定增益环形压控振荡器的kvco曲线和δkvco曲线。实际芯片的显微照片和测试平台如图6，图7所示。同时对相位噪声进行了测试，测试结果如图8所示。从测试结果可以看出，补偿后的环形压控振荡器的增益曲线得到了极大地改善。

补偿技术使得vco的增益变化降低了60％以上。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。