一种CMOS功放的过压保护电路及过压保护方法与流程

本发明涉及集成电路设计技术领域，更具体的说是涉及一种cmos功放的过压保护电路及过压保护方法。

背景技术：

目前，cmos工艺由于其高集成度、高良率、低成本，且器件可以进一步随着工艺进步而获益等特点，已经成为数字电路、模拟电路甚至射频集成电路、毫米波集成电路的主流工艺，但是在功率放大器领域，cmos工艺一直未得到很好的应用效果，主要原因在于和传统的gaashbt(砷化镓异质结双极晶体管)相比，cmos的击穿电压比较低，在cmos工艺中，如果需要设计功放，通常结构如图1所示，图1中，m1是功放的主要放大管，vin为输入信号，输出信号为vout，其和输入时反相的，这样就导致两个主要的mos器件的可靠性问题：

第一，栅氧的反相击穿电压，也就是tddb，由于输入和输出相位相反，这样就导致mos管的g和d之间在输入达到最低时，输出达到最大，vgd就最大，这时是pa工作的最大输出功率的时候，它将直接引起mos管失效；

第二，vds摆动最大还会引入热载流子效应，也就是hci，它引入了器件的退化，pa的性能也就越来越恶化。

为解决cmos功放的击穿问题，最为常见的方法是叠管，如图2所示，通过叠加一个管子m2后，通过m1、m2分压，从而将之前m1所承担的电压差分为两个管子m1、m2分别承担，从而大大降低管子的击穿风险。

但是，这种方法存在下面几个问题：

1.虽然增加管子可以增加耐压大小，但是每往上增加一个管子，就会从整体上降低功放的效率；

2.针对可靠性，pa的负载很有可能不是很好的50ohm，相反，pa直接连着天线，天线的阻抗会随着外部环境的变化而显著变化，这样可能出现两个最差情况，一是电流最大而电压最小，这一点问题相对容易解决，因为大电流情况下，cmos电路中很容易监测并反馈至偏置端进行降低；二是电压最大而电流最小，可以参见附图3，这种情况很难预测，且不易解决。这样，在高电压情况下，cmos功放无法保证功放仍能在极端条件下完好无损，功放的可靠性低、工作安全性难以保证。

因此，如何提供一种可以提高功放安全性和可靠性的保护电路是本领域技术人员亟需解决的问题。

技术实现要素：

有鉴于此，本发明提供了一种cmos功放的过压保护电路及过压保护方法，该电路通过在原有的叠管电路的基础上增设电压传感器电压限幅器以及减法器，保护叠管电路中的两个mos管在极限工作条件下不被击穿，通过负反馈调节原理可以将整个cmos功放电路在极限情况下的电压调节至安全范围内，解决了现有的cmos功放在高电压情况下无法保证仍能在极端条件下完好无损，功放的可靠性低、工作安全性难以保证的问题。

为了实现上述目的，本发明采用如下技术方案：

一方面，本发明提供了一种cmos功放的过压保护电路，包括叠管电路、电压传感器、电压限幅器以及减法器；

所述叠管电路的一端分别与所述电压传感器和所述电压限幅器连接，所述叠管电路的另一端与所述减法器连接。

进一步地，所述叠管电路包括mos管m1、mos管m2和电感l1；

所述mos管m1的栅极与所述减法器连接，所述mos管m1的源极接地，所述mos管m1的漏极与所述mos管m2的源极连接；

所述mos管m2的栅极与所述电压限幅器连接，所述mos管m2的漏极与所述电感l1连接，所述电压传感器的一端与所述mos管m2的漏极连接，其另一端与所述mos管m2的栅极连接。

进一步地，所述电压限幅器包括多个二极管，多个所述二极管串联连接。

另一方面，本发明还提供了一种cmos功放的过压保护方法，该方法包括以下步骤：

步骤1：实时采集cmos功放的输出电压vout，并将采集到的输出电压vout与预设的电压阈值进行比较，当输出电压vout超过电压阈值时，输入电压v1至mos管m2的栅极；

步骤2：将输入mos管m2栅极的电压vcas与限幅电压vlim1实时对比，控制输入mos管m2栅极的电压在限幅电压vlim1的范围内；

步骤3：将电压v1与限幅电压vlim2实时比对，通过反馈调节cmos功放的电流，进而对cmos功放的输出电压进行调节。

进一步地，所述步骤2具体包括：

步骤201：当输入mos管m2栅极的电压vcas小于或等于限幅电压vlim1时，vcas由电压v1和其偏置电压vb2决定；

步骤202：当输入mos管m2栅极的电压vcas大于限幅电压vlim1时，vcas由限幅电压vlim1决定。

进一步地，所述限幅电压vlim1的计算过程为：

计算m2的击穿电压，计算公式为：

vm1＝(vcc+vp)-(vcas+vgp)<vbk

计算m1的击穿电压，计算公式为：

vm2＝vcas-vgs2-vin<vbk

计算限幅电压vlim1，计算公式为：

vlim1＝min(vm1,vm2)

式中，vcc表示电源电压，vp表示输出峰值电压，vcas表示mos管m2的栅极电压，vgp表示mos管m2的栅极上随着输出摆动的同相电压，vbk表示mos管m2的反相击穿电压，vgs2表示mos管m2的栅源极电压。

进一步地，所述步骤3具体包括：

步骤301：提取电压v1和电压v2，当电压v1超过限幅电压vlim2时，计算电压v1分压后的电压v11与电压v2分压后的电压v22的差值，输出差值电压；

步骤302：将差值电压叠加至mos管m1的栅极偏置电压vb1的输入端，降低mos管m1的电流；

步骤303：cmos功放的功率随mos管m1的电流降低而减小，进而cmos功放的输出电压降低。

进一步地，所述限幅电压vlim2的计算过程为：

计算m2的击穿电压，计算公式为：

vm1＝(vcc+vp)-(vcas+vgp)<vbk

计算m1的击穿电压，计算公式为：

vm2＝vcas-vgs2-vin<vbk

计算限幅电压vlim2，计算公式为：

vlim2＝max(vm1,vm2)

式中，vcc表示电源电压，vp表示输出峰值电压，vcas表示mos管m2的栅极电压，vgp表示mos管m2的栅极上随着输出摆动的同相电压，vbk表示mos管m2的反相击穿电压，vgs2表示mos管m2的栅源极电压。

经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种cmos功放的过压保护电路及过压保护方法，该电路通过在原有的叠管电路的基础上增设电压传感器电压限幅器以及减法器，保护叠管电路中的两个mos管在极限工作条件下不被击穿，通过负反馈调节原理可以将整个cmos功放电路在极限情况下的电压调节至安全范围内，电路设计简单合理，安全可靠。同时，该方法可以提高cmos功放的安全性和可靠性，保证了cmos功放在过压条件下仍可以安全工作。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1附图为现有技术中cmos功放的电路结构示意图；

图2附图为现有技术中采用叠管方式解决cmos功放的击穿问题的电路原理示意图；

图3附图为采用传统的叠管方式出现电压最大而电流最小问题时电路的状态示意图；

图4附图为本发明提供的一种cmos功放的过压保护电路的电路原理示意图；

图5附图为本发明实施例中电压传感器的一种电路结构示意图；

图6附图为本发明实施例中减法器所应用的减法电路的电路原理示意图；

图7附图为本发明提供的一种cmos功放的过压保护方法的方法流程示意图；

图8附图为本发明实施例中输出射频信号幅度增加时，vcas电压的变化情况示意图；

图9附图为本发明实施例中保护工作的三个区域划分示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

一方面，参见附图4，本发明实施例公开了一种cmos功放的过压保护电路，包括叠管电路、电压传感器u1、电压限幅器u2以及减法器u3；

叠管电路的一端分别与电压传感器u1和电压限幅器u2连接，叠管电路的另一端与减法器u3连接。

在一个具体的实施例中，叠管电路包括mos管m1、mos管m2和电感l1；

mos管m1的栅极与减法器u3连接，mos管m1的源极接地，mos管m1的漏极与mos管m2的源极连接；

mos管m2的栅极与电压限幅器u2连接，mos管m2的漏极与电感l1连接，电压传感器u1的一端与mos管m2的漏极连接，其另一端与mos管m2的栅极连接。

具体地，参见附图4，上述实施例公开的一种cmos功放的过压保护电路，具体包括mos管m1、mos管m2、电容c1、电感l1、电阻r1、电压传感器u1、电压限幅器u2以及减法器u3；

mos管m1的栅极与电容c1连接，mos管m1的栅极还分别与电阻电阻r1和减法器u3连接，mos管m1的源极接地，mos管m1的漏极与mos管m2的源极连接；

mos管m2的栅极与电压限幅器u2连接，mos管m2的漏极与电感l1连接，电压传感器u1一端与mos管m2的漏极连接，其另一端与mos管m2的栅极连接。

在本实施例中，电压传感器(v-sensor)用来采样输出信号，一旦输出电压升高到一定程度，v-sensor将得到一个升高的电压v1，也就是提高m2的gate电压，这样将保护m2的栅氧不被击穿；

电压限幅器(limiter)产生一个电压，这个电压在vcas不超过这个限幅电压时，vcas随着v1和vb2的工作情况而定；

减法器(minus)用来抽取v1和v2的电压信息，产生一个v1-v2的信号，

反馈给vb1的输入端偏置电压，一旦v1超过v2一定的限制，那么这个反馈将起作用，导致总体pa的电流变小，随之pa输出电压减小，起到保护pa最极限情况下的电压。

具体地，电压传感器u1的电路结构如图5所示，接点1的直流电平就是vcc，假设其输出峰值为vp，通过ac耦合，在接点2的直流电压为vx1，峰值幅度为vp，通过一串二极管，其压降变为接点3的nvon，这里von是每个二极管的导通电压，通常为0.7v，最后在接点4，通过rc滤波，形成了一个最终直流电压为：

vb21＝vx1+vp-nvon-vgs

当vp值很高时，这个电压会高于vcc，通过一个电阻和vb22的叠加形成vcas，这个vcas就是最终mos管m2的gate电压。

在一个具体的实施例中，电压限幅器u2包括多个二极管，多个二极管串联连接。

电压限幅器u2的简单实现方式是采用二极管串联的方式，满足如下条件：

m2的击穿条件：vm1＝(vcc+vp)-(vcas+vgp)<vbk

m1的击穿条件：vm2＝vcas-vgs2-vin<vbk

vlim＝min(vm1,vm2)

串联的个数由下式决定：

mod{[(vcc+vp)-(vcas+vgp)]/von}

von就是二极管的开启电压，mod表示取整函数。

在本实施例中，减法器采用的减法电路通常可以通过运放实现，这在运放中较为常见，具体可参见附图6。鉴于v11和v22都是高于电源电压的电平，因此在实现从v1-v11和vlim-v22转换的时候，可以采用无源的电阻分压网络实现即可。

值得注意的是，通常cmos电路中，偏置往往是电流偏置而不是电压偏置，电流的叠加也往往比电压效果好得多，因此生成的vb11还需要转换成电流和vb1支路的电流进行叠加才能实现，实现方式较为常见。

针对cmoscascode(cmos共射共基放大器)设计，上述实施例提出的极限电压保护电路，主要分为三个部分：

第一，增设电压传感器，实现射频信号的采样，然后进行电压检波和滤波，得到一个随着输出幅度线性变化的电压v1，这个电压v1会被和vb2进行比较，一旦v1较大就会被送入至m2的gate端，保护m2；

第二，增设电压限幅器，产生一个限幅电压vlim，这个电压在vcas超过vlim时生效，从而同时保护m2的vdg和m1的vdg；

第三，增设减法器，为了进一步保护m2的vds和vdg，还需要降低功耗处理，也就是通过检测v1超过vlim的限度进行降低偏置的反馈操作，这部分在极限条件下保护m2。

在一些实施例中，电路方案的实施不局限于几个管子叠管的操作，也不局限于差分电路或者单端电路；

实际上针对叠管的保护操作，不仅适用于cmos，也适用于soi、sige、gaas等工艺。

另一方面，参见附图7，本发明实施例还公开了一种cmos功放的过压保护方法，该方法包括以下步骤：

s1：实时采集cmos功放的输出电压vout，并将采集到的输出电压vout与预设的电压阈值进行比较，当输出电压vout超过电压阈值时，输入电压v1至mos管m2的栅极；

s2：将输入mos管m2栅极的电压vcas与限幅电压vlim1实时对比，控制输入mos管m2栅极的电压在限幅电压vlim1的范围内；

s3：将电压v1与限幅电压vlim2实时比对，通过反馈调节cmos功放的电流，进而对cmos功放的输出电压进行调节。

在本实施例中，通过如上三个步骤的实施，将完整的解决cmospa在不同工作状态下的可靠性问题，而不是仅仅解决了一部分可靠性问题；

三个步骤是随着电路工作状态，自行完成的，具体视功放自身工作状态而定，不依赖人工进行调节。

在一个具体的实施例中，步骤s2具体包括：

s201：当输入mos管m2栅极的电压vcas小于或等于限幅电压vlim1时，vcas由电压v1和其偏置电压vb2决定；

s202：当输入mos管m2栅极的电压vcas大于限幅电压vlim1时，vcas由限幅电压vlim1决定。

在本实施例中，参见附图8，图中给出了输出射频信号幅度增加时，vcas电压的变化情况，由图8可知，随着输出电压增加，vcas电压线性增加。

由于vcas电压没有上限，也就是随着输出幅度增加而vcas线性增加，为了保证m2和m1两个管子的安全(特别是m1管)，还需要保持如下的关系：

(vcc+vp)-(vcas+vgp)<vbk

这里vcc是电源电压，vp是射频输出幅度峰值，vcas是上述产生vb21和vb22叠加的电压，vgp是m2的gate上随着输出摆动的同相电压，vbk是m2这个器件的反相击穿电压。

在一个具体的实施例中，限幅电压vlim1的计算过程为：

计算m2的击穿电压，计算公式为：

vm1＝(vcc+vp)-(vcas+vgp)<vbk

计算m1的击穿电压，计算公式为：

vm2＝vcas-vgs2-vin<vbk

计算限幅电压vlim1，计算公式为：

vlim1＝min(vm1,vm2)

式中，vcc表示电源电压，vp表示输出峰值电压，vcas表示mos管m2的栅极电压，vgp表示mos管m2的栅极上随着输出摆动的同相电压，vbk表示mos管m2的反相击穿电压，vgs2表示mos管m2的栅源极电压。

在一个具体的实施例中，步骤s3具体包括：

s301：提取电压v1和电压v2，当电压v1超过限幅电压vlim2时，计算电压v1分压后的电压v11与电压v2分压后的电压v22的差值，输出差值电压(一个减弱的电压)；

s302：将差值电压叠加至mos管m1的栅极偏置电压vb1的输入端，降低mos管m1的电流；

s303：cmos功放的功率随mos管m1的电流降低而减小，进而cmos功放的输出电压降低。

在一些实施例中，步骤s3的实施过程中是一个有条件的反馈过程，可能会遇到偏置的调节这个反馈过程是包括了射频通路反馈还是不在射频通路反馈，只能说不包括射频通路，只在偏置电路部分反馈的实施效果会差一些，但是两者均有效。

在一个具体的实施例中，限幅电压vlim2的计算过程为：

计算m2的击穿电压，计算公式为：

vm1＝(vcc+vp)-(vcas+vgp)<vbk

计算m1的击穿电压，计算公式为：

vm2＝vcas-vgs2-vin<vbk

计算限幅电压vlim2，计算公式为：

vlim2＝max(vm1,vm2)

式中，vcc表示电源电压，vp表示输出峰值电压，vcas表示mos管m2的栅极电压，vgp表示mos管m2的栅极上随着输出摆动的同相电压，vbk表示mos管m2的反相击穿电压，vgs2表示mos管m2的栅源极电压。

在本实施例中，当输出摆幅继续增加，导致vlim电压启动，这时m2的gate端被保护了，但是m2的drain电压继续升高带来vdg和vds增加的风险，此时不能再通过vcas调节，因为被vlim限压了，这时就需要通过降低功放管的偏置电流来实现。通过采样v1和vlim两个电压，生成减法器，一旦v1超过vlim电压，那么就自动降低前级的电流，从而导致整个功放的输出电流降低。

在本实施例中，参见附图9，保护工作的区域分为三个，具体介绍如下：

第一，正常工作区域，此区间内功放工作在中小信号强度，v-sense(电压传感器)这个模块虽然工作，但是并不作用至vcas；

第二，正常工作保护区域，此区间功放工作在典型情况的大信号下，v-sense(电压传感器)工作，同时作用于vcas；

第三，极限工作保护区域，此区间内功放的工作条件很苛刻，超压严重，分两块功能，一是通过vlim限制vcas的电压，主要保证m1的安全，同时为了保证m2安全，通过检测v1和vlim的差值，送入功放的偏置，使得功放的工作电流下降，从而降低输出功率，进而降低输出幅度，最后改善输出电压幅度。

综上所述，本发明实施例公开的cmos功放的过压保护电路及过压保护方法，与现有技术相比，具有如下优点：

该电路通过在原有的叠管电路的基础上增设电压传感器电压限幅器以及减法器，保护叠管电路中的两个mos管在极限工作条件下不被击穿，通过负反馈调节原理可以将整个cmos功放电路在极限情况下的电压调节至安全范围内，电路设计简单合理，安全可靠。同时，该方法可以提高cmos功放的安全性和可靠性，保证了cmos功放在过压条件下仍可以安全工作。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。