形成数模转换器和混合器的电子设备的制作方法

相关申请的交叉引用

本申请要求于2018年12月28日提交的法国专利申请号1874286的优先权，其内容在法律允许的最大范围内通过引用整体并入本文。

实施例涉及电子设备，并且更具体地涉及被称为混合数模转换器(也被称为混合dac)的那些电子设备，其能够作为数模转换器和混合器两者操作。

背景技术：

时钟为采样频率fs的常规数模转换器通常被配置为将数字信号(该数字信号的值被编码在多个位上)转换为模拟信号，该模拟信号的模拟值与经编码的数字值成比例。

混合数模转换器对于本领域技术人员而言是已知的，并且通常与混合器集成为诸如上述的数模转换器，该混合器被配置为将由转换器递送的模拟信号和由数模转换器接收的混合信号(该混合信号通常称为移置(transposition)信号)组合，以对输入信号进行频率移置，以便递送经频率移置的输出信号。

移置信号可以例如具有等于采样频率fs的频率。在这种情况下，可以在这种混合dac电子设备的输出处获得围绕采样频率移置的信号。

另外，这种混合dac电子设备在频率f方面的响应是类型的函数，而数模转换模拟转换器在频率f方面的响应是类型的函数。

因此，对于围绕采样频率fs的频率移置，这种混合dac电子设备相对于常规数模转换器的情况而言递送更大的输出功率。

另外，相对于数模转换器和混合器的常规组合，这种混合dac电子设备的结构通常在硅面积方面更紧凑并且消耗更少的功率。

更具体地，这种混合dac设备的常规结构包括处理电路装置，该处理电路装置被配置为接收包括n个位的数字输入信号。

处理电路装置包括n个处理单元，n个处理单元中的每个处理单元被配置为接收数字输入信号和移置信号的对应位，并且n个处理单元中的每个处理单元被配置为生成对应的混合模拟信号。

处理电路装置还包括输出电路装置，该输出电路装置被配置为组合混合模拟信号中的所有混合模拟信号，以便生成混合模拟输出信号。

移置信号通常由混合dac电子设备的至少一个本地振荡器生成。

然而，在混合dac电子设备内的本地振荡器的放置和移置信号的分布不仅增加了电子设备的设计的复杂性，而且也增加了硅面积和电子设备的消耗。

而且，在由n个处理单元生成的混合模拟信号之间也存在定时失配。应当注意，具有千兆赫兹量级的频率的混合模拟信号之间的皮秒量级的定时失配可能已经引起混合dac电子设备的性能问题，并且导致混合模拟输出信号中的误差。

为了解决这些定时失配问题，在混合dac电子设备中通常使用附加的处理电路来校准这些定时失配，这进一步增加了混合dac电子设备的复杂度、硅面积和消耗。

因此，需要提供一种低复杂度并且在硅面积方面具有较小占地面积的技术方法，以使得可以在相同结构中进行数字输入信号的数模转换和频率移置，而不会妥协性能。

技术实现要素：

根据一个方面，提出了一种电子设备。

该电子设备包括：采集级，被配置为接收数字输入信号并且被配置为分别生成第一数字信号和与第一数字信号相反的第二数字信号；第一处理级和第二处理级，被配置为分别接收第一数字信号和第二数字信号，并且被配置为分别在时间上利用第一时钟信号生成第一模拟信号和在时间上利用第二时钟信号生成第二模拟信号，第二模拟信号在容差范围内与第一时钟信号相反；以及输出级，被配置为根据第一时钟信号或第二时钟信号的值来生成等于第一模拟信号或等于第二模拟信号的模拟输出信号。

使用使得可以从单个数字输入信号生成第一数字信号和第二数字信号的这种采集级，可以有利地将数字输入信号的输入数据速率减小例如二分之一。

另外，使用这种第一处理级和第二处理级分别接收第一数字信号和第二数字信号作为输入，并且分别由第一时钟信号和第二时钟信号(其在容差范围内相对于第一时钟信号具有等于180°的相位偏移)进行时钟控制，有利地允许在数字域中而不是在如常规方法中提出的模拟域中进行频率移置。

同样，这里第一时钟信号和第二时钟信号用作移置信号。在根据第一时钟信号或第二时钟信号控制输出级的情况下，电子设备能够在使用第一时钟信号和第一时钟信号的反相的情况下，从第一数字输入信号和第二数字输入信号生成模拟输出信号。

换句话说，该设备不使用本地振荡器来提供移置信号，也不在第一处理级和第二处理级中的每个处理级中使用附加的处理电路来校准第一模拟信号和第二模拟信号之间的潜在定时失配。

关于第一时钟信号和第二时钟信号之间的相位偏移，应当注意，例如，本领域技术人员将知道如何根据所预期的应用选择合适的容差。作为非限制性指示，容差可以例如为大约5％。

根据一个实施例，数字输入信号以及第一数字信号和第二数字信号各自包括n个位，并且采集级具有n个反相器，n个反相器被配置为分别从数字输入信号的n个位生成第二数字信号的n个位。

降低数字输入信号的输入数据速率有利地导致位的数目的减少、该级占用的硅面积的减少以及被配置为接收数字输入信号的采集级的消耗的减少。

作为非限制性示例，第一处理级和第二处理级各自可以包括数模转换器。

根据另一实施例，第一处理级和第二处理级的数模转换器是电流舵数模转换器。

根据又一实施例，输出级包括模拟复用器，该模拟复用器被配置为根据第一相移时钟信号或第二相移时钟信号的值，来生成等于第一模拟信号或等于第二模拟信号的模拟输出信号。

作为非限制性指示，第一相移时钟信号的相移可以例如至少对应于第一时钟信号或第二时钟信号的周期中的第一模拟信号或第二模拟信号的瞬变状态的持续时间。

电子设备可以例如以集成方式形成。

根据另一方面，提出了一种通信系统，该通信系统包括诸如以上所定义的电子设备。

根据又一方面，提出了一种诸如移动电话的电子设备，该电子设备并入诸如如上所述的至少一个通信系统。

附图说明

通过检查对附图和完全非限制性实施例的详细描述，其他优点和特征将变得清楚，其中：

图1示意性地图示了“智能电话”类型的移动电话形式的电子装置。

图2示意性地图示了包括采集级、第一处理级、第二处理级和输出级的电子设备。

图3示意性地图示了用于模拟输出信号的生成的示例性实施方式的定时图。

图4示意性地图示了转换器的一个实施例。

具体实施方式

图1图示了电子装置ae，这里例如是“智能电话”类型的移动电话。

该移动电话ae包括通信系统1，通信系统1例如是根据基于长期演进(lte)技术的移动电话网络标准。

该通信系统1包括电子设备2，电子设备2与非分立组件以集成的方式形成，并且被配置为作为数模转换器和频率混合器两者操作。

现在参考图2，以便更详细地说明电子设备2的一个示例性实施例，电子设备2包括采集级3、第一处理级4、第二处理级5和输出级6。

采集级3被配置为在其输入3in处接收包括n个位的数字输入信号sen，并且包括直接耦合到输入3in的第一输出3out1以及耦合在输入3in与第二输出3out2之间的n个反相器inv。

然后，输出级6将在输出端子bs之上递送被频率移置的模拟输出信号ssa，如下面将更详细地看到的。

采集级3被配置为：将等于数字输入信号sen的第一数字信号sn1递送到第一输出3out1；并且将第二数字信号sn2递送到第二输出3out2，第二数字信号sn2与第一数字信号sn1或数字输入信号sen相反(即逻辑反相)。

有利地，采集级3从n个位的数字输入信号sen生成两个n个位的两个数字信号sn1、sn2。

因此，相对于直接使用具有2*n个位的输入信号，数字输入信号的数据速率减少。

而且，结合第一处理级和第二处理级和输出级使用具有逻辑反相值的第一数字信号sn1和第二数字信号sn2有利地允许在数字模式下的频率移置。

第一处理级4包括第一数模转换器cna4，第一数模转换器cna4包括：输入端子4in，其被配置为接收第一数字信号sn1；时钟端子4clk，其被配置为接收具有转换(移置)频率fc的第一时钟信号sclk1；以及耦合到输出级6的输出端子4out。

第二处理级5包括第二数模转换器cna5，第二数模转换器cna5包括：输入端子5in，其被配置为接收第二数字信号sn2；时钟端子5clk，其被配置为接收第二时钟信号sclk2；以及耦合到输出级6的输出端子5out。

第一处理级4和第二处理级5的转换器cna4、cna5可以例如相同。

应当注意，第一时钟信号sclk1和第二时钟信号sclk2在这里例如可以是方波信号，并且第二时钟信号sclk2在容差内相对于第一时钟信号sclk1被相移180°(即，逻辑反相)。第一时钟信号sclk1和第二时钟信号sclk2在这里也用作具有移置频率fc的移置信号。

因此，第一数模转换器cna4被配置为：在时间上利用第一时钟信号sclk1将第一数字信号sn1转换成第一模拟信号sa1。

以相同的方式，第二数模转换器cna5被配置为：在时间上利用第二时钟信号sclk2(即，在时间上利用在容差内相移180°的第一时钟信号sclk1)将第二数字信号sn2(即，第一数字信号sn1的反相)转换成第二模拟信号sa2。

因此，在第二数模转换器cna5的输出端子5out处生成的第二模拟信号sa2被反相，并且在容差内，相对于在第一数模转换器cna4的输出端子4out生成的第一模拟信号sa1相移180°。

输出级6包括模拟复用器mux，该模拟复用器mux包括第一输入e1和第二输入e2。

第一输入e1被配置为接收第一模拟信号sa1，并且第二输入e2被配置为接收第二模拟信号sa2。

复用器mux还包括输出端子bs和选择端子sel，选择端子sel被配置为接收第一时钟信号sclk1或第二时钟信号sclk2作为选择信号。

为了简单起见，图2图示了选择端子sel接收第一时钟信号sclk1的情况。

因此，复用器mux被配置为：根据第一时钟信号sclk1或第二时钟信号sclk2的值，将等于第一模拟信号sa1或等于第二模拟信号sa2的模拟输出信号ssa递送到输出端子bs。

应当注意，每当第一模拟信号sa1和第二模拟信号sa2的值改变时，在第一模拟信号sa1和第二模拟信号sa2的值变得稳定之前，通常存在瞬变状态。

为了避免当改变第一模拟信号sa1和第二模拟信号sa2的值时在这些瞬变状态期间引起的潜在误差，复用器mux优选地被配置为从所接收的第一时钟信号sclk1或第二时钟信号sclk2生成内部时钟信号shi。

该内部时钟信号shi等于相移了至少对应于瞬变状态的持续时间的相移的第一时钟信号sclk1，瞬变状态的持续时间即在第一时钟信号sclk1的一个周期中的第一模拟信号sa1或第二模拟信号sa2的建立时间ts的持续时间。

现在将参考图3来说明用于模拟输出信号ssa的生成的示例性实施方式的定时图。

图3的上部图示了：具有转换(移置)频率fc的第一时钟信号sclk1；与第一时钟信号sclk1的每个上升沿同步的第一模拟信号sa1；以及与第二时钟信号sclk2的每个上升沿同步的第二模拟信号sa2。

还可以看出，内部时钟信号shi是经历了时间移动的第一时钟信号sclk1，在这里，该移动大于在第一时钟信号sclk1的一个周期中的第一模拟信号sa1或第二模拟信号sa2的建立时间ts。

如上所述，第二模拟信号sa2(在容差内表现出相移180°)等于第一模拟信号sa1的相位反相。

复用器mux被配置为生成模拟输出信号ssa，其：当内部时钟信号shi处于高状态时，等于第一模拟信号sa1；当内部时钟信号shi处于低水平时，等于第二模拟信号sa2。

因此，在图3中可以看出，由输出级6生成的模拟输出信号ssa不受第一模拟信号sa1和第二模拟信号sa2的建立时间ts的影响。

因此，获得了具有更小的占地面积和低功耗的低复杂度的混合dac电子设备，其能够在不使用一个或多个本地振荡器或附加电路来校准潜在定时失配的情况下，执行数字输入信号的数模转换以及该数字输入信号的频率移置。

应当注意，在第一处理级4和第二处理级5中使用的转换器cna4、cna5可以是常规的数模转换器的任何类型。

考虑到这一点，现在参考图4来说明转换器cna4或cna5(这里，例如是转换器cna4)的一个示例性实施例。

该转换器cna4例如是电流舵数模转换器。

转换器cna4包括同步级es和转换级ec。

同步级es被配置为接收第一数字信号sn1(这里，例如包括3位)和第一时钟信号sclk1，并且被配置为递送与第一时钟信号sclk1同步的三个二进制信号d1至d3。

信号d1表示最低有效位(lsb)，并且信号d3表示最高有效位(msb)。

转换级ec在这里包括三个差分级7、8、9，差分级7、8、9中的每个差分级包括第一相应的n型mos晶体管t7a、t8a、t9a和第二相应的n型mos晶体管t7b、t8b、t9b。

每个差分级7、8、9的这些第一晶体管和第二晶体管t7a、t7b、t8a、t8b、t9a、t9b的源极经由被接线为电流源的偏置晶体管tp7、tp8、tp9共同耦合到地gnd。

这些偏置晶体管tp7、tp8、tp9的栅极被配置为接收偏置电压vbias。

通过选择合适尺寸的偏置晶体管tp7、tp8、tp9，偏置晶体管tp7、tp8、tp9利用加权电流i、2i、4i作为电流源操作。

每个差分级7、8、9的第一金踢馆和第二晶体管t7a、t7b、t8a、t8b、t9a、t9b的栅极分别形成每个差分级7、8、9的差分输入，并且被配置为分别接收1位信号d1、d2、d3。

每个差分级7、8、9的第一晶体管和第二晶体管t7a、t7b、t8a、t8b、t9a、t9b的漏极分别经由正输出端子out+耦合到第一电阻器r1，并且经由负输出端子out-耦合到第二电阻器r2。第一电阻器r1和第二电阻器r2共同耦合到电源vdd。

输出端子out+、out-形成转换器cna4的差分输出端子。

差分级7、8、9分别被配置为根据信号d1、d2、d3的值将它们的加权电流转向到第一电阻器r1或第二电阻器r2中。

例如，如果信号d1和d3处于高状态并且信号d2处于低状态，则输出端子out+(或out-)接收由偏置晶体管tp7和tp9生成的加权电流i、4i的组合，而另一输出端子out-(或out+)接收由偏置晶体管tp8生成的加权电流2i。

转换器cna4被配置为根据所生成的加权电流i、2i、4i的组合以及第一电阻器r1和第二电阻器r2的组合，将第一模拟电压信号sa1递送到差分输出out+和out-。

尽管已经在附图和前述描述中详细图示和描述了以上公开，但是这种图示和描述被认为是说明性或示例性的而不是限制性的；本文的公开不限于所描述的实施例。通过研究附图、公开内容和所附权利要求，本领域技术人员可以理解和实现所公开的实施例的其他变型。