一种具有频率补偿自动调节功能的晶体滤波器电路的制作方法

本实用新型涉及无线收发技术领域，特别涉及一种具有频率补偿自动调节功能的晶体滤波器电路。

背景技术：

晶体滤波器，亦称晶体谐振器，作为中频滤波器件已广泛应用于超外差无线电通信设备中。由于器件一致性不足、老化和温度变化等因素，器件参数改变在所难免，因此在设备出厂后晶体滤波器与其前后电路的匹配和频率补偿仍能长时间有效保持是一难题。

公告号为CN201830216U的中国实用新型专利公开了一种晶体滤波器电路，由两级晶体滤波器级联而成。两级之间的并联谐振回路，用于频率特性补偿。两端的L型滤波器可以便利地进行阻抗匹配调节。上述晶体滤波器电路无法对频率补偿进行调节，影响工作稳定性。

技术实现要素：

本实用新型提供了一种具有频率补偿自动调节功能的晶体滤波器电路，其优点是可进行频率补偿自动调节，且调节精度较高，保且能证了晶体滤波器的长期工作可靠性。

本实用新型的上述目的是通过以下技术方案实现的，一种具有频率补偿自动调节功能的晶体滤波器电路，包括第一晶体滤波器XF401、第二晶体滤波器XF402和现场可编程门阵列FPGA，第一晶体滤波器XF401和第二晶体滤波器XF402级联，所述现场可编程门阵列FPGA的输出端通过第一数模转换器D/A和第一驱动电路与第一晶体滤波器XF401连接，第二晶体滤波器XF402通过高速模数转换器A/D与现场可编程门阵列FPGA的输入端相连；第一晶体滤波器XF401和第二晶体滤波器XF402的级间并联有谐振电路，所述谐振回路包括并联的第二电感L402和第二变容二极管CVD402；第一晶体滤波器XF401的输入端串联有第一电感L401且并联有第一变容二极管CVD401，第二晶体滤波器XF402的输出端串联有第三电感L403且并联有第三变容二极管CVD403，所述第一变容二极管CVD401、第二变容二极管CVD402和第三变容二极管CVD403的正极均接地；所述现场可编程门阵列FPGA的输出端通过第二锁存器、第二数模转换器D/A和第二驱动电路与第一变容二极管CVD401的负极连接，所述现场可编程门阵列FPGA的输出端通过第三锁存器、第三数模转换器D/A和第三驱动电路与第二变容二极管CVD402的负极连接，所述现场可编程门阵列FPGA的输出端通过第四锁存器、第四数模转换器D/A和第四驱动电路与第三变容二极管CVD403的负极连接。

本实用新型进一步设置为，所述第一电感L401和第三电感L403为相同规格的电感。

本实用新型进一步设置为，所述第二驱动电路与第一变容二极管CVD401之间串联有第四电感L404，所述第三驱动电路与第二变容二极管CVD402之间串联有第五电感L405，所述第四驱动电路与第三变容二极管CVD403之间串联有第六电感L406。

本实用新型进一步设置为，所述第四电感L404、第五电感L405和第六电感L406为相同规格电感。

本实用新型进一步设置为，所述第一驱动电路与第一电感L401之间串联有第一电容C1，所述第三电感与高速模数转换器A/D之间串联有第二电容C2。

本实用新型进一步设置为，第一电容C1和第二电容C2为相同规格的电容。

本实用新型进一步设置为，两级晶体滤波器相同。

本实用新型进一步设置为，所述第一驱动电路与第一电感L401之间串联有第一射频开关，所述第三电感与高速模数转换器A/D之间串联有第二射频开关，所述第一射频开关和第二射频开关均为单刀双掷射频开关，所述第一射频开关和第二射频开关的控制信号端与现场可编程门阵列FPGA连接。

综上所述，本实用新型的有益效果有：

1．两级间的并联谐振回路用于频率特性补偿，两端的电感可以便利的与前后电路的阻抗进行匹配调节，现场可编程门阵列FPGA将偏置电压信息存于锁存器，需要时经数模转换器D/A生成模拟信号，再经驱动电路形成上述偏置电压，偏置电压施加至变容二极管后改变变容二极管的电容置，偏置电压电压信息通过晶体滤波器的输出信号制定，因此实现了频率补偿的自动调节功能；

2．基于现场可编程门阵列FPGA可快速实现频率补偿自动调节功能及相关的其它数字信号处理功能，例如有限脉冲响应(Finite Impulse Response, FIR)数字滤波；

3．若器件的老化和环境的变化(如温度等)导致器件参数改变，使得频率补偿失效，设备可通过改变频率补偿电路中的变容二极管上的偏置电压予以调节，以改善晶体滤波器的频率特性；

4．偏置电压由D/A电路生成，调节精度由D/A精度决定，由于高精度D/A技术目前已经成熟，所以实现高精度调节的可行性得以保证；

5．第二电感用于阻断偏置电压信号中的高频成分，提高系统的可靠性。

附图说明

图1是实施例一的结构示意图，图中，L401、L402、L403、L404、L405、L406为电感且L401和L403相同，L404、L405、L406相同，CVD401、CVD402和CVD403为相同的变容二极管，XF401、XF402为相同的晶体谐振器；

图2是实施例二中体现第一电容C1和第二电容C2位置的结构图。

具体实施方式

下面结合附图详细说明本实用新型的具体实施方式。

实施例一：参考图1，一种具有频率补偿自动调节功能的晶体滤波器电路，包括第一晶体滤波器XF401、第二晶体滤波器XF402和现场可编程门阵列FPGA，第一晶体滤波器XF401和第二晶体滤波器XF402级联，两级晶体滤波器相同，现场可编程门阵列FPGA的输出端通过第一数模转换器D/A和第一驱动电路与第一晶体滤波器XF401连接，第二晶体滤波器XF402通过高速模数转换器A/D与现场可编程门阵列FPGA的输入端相连。第一晶体滤波器XF401和第二晶体滤波器XF402的级间并联有谐振电路，所述谐振回路包括并联的第二电感L402和第二变容二极管CVD402，谐振回路的作用即对晶体滤波器进行频率特性补偿。第一晶体滤波器XF401的输入端串联有第一电感L401且并联有第一变容二极管CVD401，第二晶体滤波器XF402的输出端串联有第三电感L403且并联有第三变容二极管CVD403，第一变容二极管CVD401、第二变容二极管CVD402和第三变容二极管CVD403的正极均接地，第一电感L401和第三电感L403为相同规格的电感。现场可编程门阵列FPGA的输出端通过第二锁存器、第二数模转换器D/A和第二驱动电路与第一变容二极管CVD401的负极连接，现场可编程门阵列FPGA的输出端通过第三锁存器、第三数模转换器D/A和第三驱动电路与第二变容二极管CVD402的负极连接，现场可编程门阵列FPGA的输出端通过第四锁存器、第四数模转换器D/A和第四驱动电路与第三变容二极管CVD403的负极连接。第二驱动电路与第一变容二极管CVD401之间串联有第四电感L404，第三驱动电路与第二变容二极管CVD402之间串联有第五电感L405，第四驱动电路与第三变容二极管CVD403之间串联有第六电感L406。第四电感L404、第五电感L405和第六电感L406为相同规格电感，第四电感L404、第五电感L405和第六电感L406的作用是隔离交流信号。

如图1所示，示例电路中第一晶体滤波器XF401和第二晶体滤波器XF402用了10.7MHz晶体，第一电感L401和第三电感L403选用6.8μH电感，第二电感L402选用8.2μH电感，第四电感L404、第五电感L405和第六电感L406选用10mH电感，第一变容二极管CVD401、第二变容二极管CVD402和第三变容二极管CVD403选用1~10pF的变容二极管，实际电路中可根据情况进行适当调整。

调节步骤如下：第1步：FPGA通过D/A输出一个恒定幅度的扫频信号，其频率覆盖工作的中心频率，其范围为晶体滤波器电路目标带宽之数倍；第2步：FPGA通过A/D采集晶体滤波器电路输出的扫频信号；第3步：FPGA分析上述二者信号，获取晶体滤波器的频率特性；第4步：基于第3步的获得的信息，针对其中某一变容管，FPGA输出包含上述偏置电压信息的数字码，将其存于锁存器，再经数模转换器D/A生成模拟信号，再经驱动电路形成上述偏置电压，将其施加于变容二极管，以调节其电容值，对每个变容管均按此执行；5. 执行第3步，获取晶体滤波器的频率特性，若其仍未满足要求，则重复第1-4步，若其已满足要求，则所有步骤结束。

实施例二：参考图1和图2，其中，图2中的电路以图1中的电路为基础并省略了图1中已经展现出来的电路。在实施例一的基础上，第一驱动电路与第一电感L401之间串联有第一电容C1，所述第三电感与高速模数转换器A/D之间串联有第二电容C2，第一电容C1和第二电容C2为相同规格的电容，第一电容C1和第二电容C2的作用隔直流。第一驱动电路与第一电感L401之间串联有第一射频开关，第三电感与高速模数转换器A/D之间串联有第二射频开关，第一射频开关和第二射频开关均为单刀双掷射频开关，具体的可选用深圳市中拓海外电子有限公司生产的Agilent 8765A单刀双掷射频开关或深圳市创飞杰科技有限公司生产的SEM123T NARDA/单刀双掷射频开关，第一射频开关和第二射频开关的控制信号端与现场可编程门阵列FPGA连接。第一射频开关和第二射频开关同步切换，通过第一射频开关和第二射频开关将晶体滤波器接入接收机的中频通道，当需要执行频率补偿自动调节功能时，FPGA发出控制信号“0”切断晶体滤波器电路与其前后电路在中频通道的连接，待频率补偿完成之后，FPGA发出控制信号“1”将射频开关复位，使接收机恢复正常工作，简化了调节过程。

以上所述的仅是本实用新型的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本实用新型创造构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。