一种电荷泵锁相环电路的制作方法

本发明涉及集成电路技术领域，特别是涉及一种电荷泵锁相环电路。

背景技术：

近十几年来，无线通信技术和微电子技术得到蓬勃发展，对cmos通信系统的研究方兴未艾。锁相环作为无线系统前端的一个关键部件，锁相环的锁定速度以及时钟质量直接决定了通信系统的启动速度，在时分多址和扩频跳频通信系统中，对锁相环性能要求更加高。目前越来越多的电子产品对芯片需求更加大，功能越趋复杂和集成度更加高的情况下，小面积高性能的cmos电路设计成为必然，市场前景巨大。而现有技术中的锁相环电路，性能高的面积大，面积小的功耗高、性能差，无法兼顾面积和功耗。

技术实现要素：

本发明的主要目的在于提供一种电荷泵锁相环电路，旨在减小电路面积、降低电路功耗。

为实现上述目的，本发明提供一种电荷泵锁相环电路，所述电路包括基准子电路、鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和分频器；

所述鉴频鉴相器、所述电荷泵、所述低通滤波器和所述压控振荡器连接于所述基准子电路并接收其产生的基准电压；所述低通滤波器连接于所述电荷泵和所述压控振荡器，所述压控振荡器接收所述低通滤波器的电压信号并输出不同的频率信号至所述分频器，所述分频器将输入的频率信号进行分频后输入至所述鉴频鉴相器；所述鉴频鉴相器将输入的参考频率和所述分频器输入的反馈频率进行鉴别，并将鉴别后的鉴别值分别发送至所述电荷泵和所述低通滤波器。

优选地，所述低通滤波器包括第一电阻、第二电阻、第一电容、第二电容和第三电容；

所述第一电阻的一端和所述第二电阻的一端分别连接于所述鉴频鉴相器，所述第一电阻的另一端连接于所述第二电容的一端，所述第二电阻的另一端连接于所述第三电容的一端；

所述第一电容的一端连接于所述基准子电路，用以接收所述基准子电路发送的第一基准电压；所述第一电容的另一端、所述第二电容的另一端以及第三电容的另一端连接于所述电荷泵，并输出电压信号至所述压控振荡器。

优选地，所述压控振荡器包括包括连接于所述低通滤波器、接收所述电压信号的场效应管、三级延时单元和缓冲单元，所述基准子电路通过所述场效应管为所述延时单元供电，三级所述延时单元经所述缓冲单元输出六相位的时钟信号至所述分频器。

优选地，所述场效应管的栅极连接于所述第一电容的另一端、所述第二电容的另一端以及第三电容的另一端以接收所述电压信号，所述场效应管的源极连接于所述基准子电路以接收第一基准电压，三级所述延时单元分别连接于所述场效应管的漏极；三级所述延时单元包括两路串联的三个反相器，其中：第一反相器的输出端连接于第二反相器的输入端，所述第二反相器的输出端连接于第三反相器的输入端，所述第三反相器的输出端连接于所述第一反相器的输入端，且所述第一反相器、所述第二反相器和所述第三反相器的输出端均连接于所述缓冲器的输入端；第四反相器的输出端连接于第五反相器的输入端，所述第五反相器的输出端连接于第六反相器的输入端，所述第六反相器的输出端连接于所述第四反相器的输入端，且所述第四反相器的输出端、所述第五反相器的输出端和所述第六反相器的输出端均连接于所述缓冲器的输入端；所述缓冲器的输出端输出六相位的时钟信号至所述分频器。

优选地，所述压控振荡器中的nmos管均为dwn管。

优选地，所述基准子电路输出第一基准电压和第二基准电压，所述第一基准电压为所述电荷泵、所述低通滤波器和所述压控振荡器提供基准电源，所述第二基准电压为所述鉴频鉴相器提供基准电源。

本发明技术方案的电路面积小、功耗低、整个环路稳定性高以及输出时钟信号的质量高。

附图说明

图1为本发明电荷泵锁相环电路的原理示意图；

图2a为本发明电荷泵锁相环电路中基准子电路的部分电路原理示意图；

图2b为现有技术中基准电路的部分电路原理示意图；

图3为本发明电荷泵锁相环电路中低通滤波器的电路原理示意图；

图4为本发明电荷泵锁相环电路中压控振荡器的电路原理示意图；

图5为本发明具体实施例的电路原理示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面结合附图对本发明进一步说明。

本发明实施例提供一种电荷泵锁相环电路，如图1所示，所述电路包括基准子电路、鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和分频器；

所述鉴频鉴相器、所述电荷泵、所述低通滤波器和所述压控振荡器连接于所述基准子电路并接收其产生的基准电压；所述低通滤波器连接于所述电荷泵和所述压控振荡器，所述压控振荡器接收所述低通滤波器的电压信号并输出不同的频率信号至所述分频器，所述分频器将输入的频率信号进行分频后输入至所述鉴频鉴相器；所述鉴频鉴相器将输入的参考频率和所述分频器输入的反馈频率进行鉴别，并将鉴别后的鉴别值分别发送至所述电荷泵和所述低通滤波器。

优选地，所述基准子电路输出第一基准电压vreg1和第二基准电压vreg2，所述第一基准电压vreg1为所述电荷泵、所述低通滤波器和所述压控振荡器提供基准电源，所述第二基准电压vreg2为所述鉴频鉴相器提供基准电源。

如图2a所示，基准子电路采用的结构为无参考电压结构，并且ptat（proportionaltoabsolutetemperature，与绝对温度成正比）电流的产生没有采用三极管。电路输出两个基准电压，具有很高的电源抑制比和驱动能力，一个是给鉴频鉴相器供电，一个是给电荷泵、低通滤波器和压控振荡器供电，目的是为了隔离电源噪声。

具体地，如图2a和图2b所示，为了减小面积，基准子电路没有用常规参考电压连接运放地结构，而采用了mos管来产生δvgs（两个mos管的vgs差值），用来代替三极管产生的δvbe（两个三极管的vbe差值），进一步减小了面积，并且减小了电流消耗。

鉴频鉴相器用于鉴别输入参考频率和反馈频率的频率和相位差，采用异或门的构架组成；当输入频率和反馈频率存在相位差时候，鉴频鉴相器就能将这个差值鉴别出来送给电荷泵。

电荷泵采用基本的三态输出的结构，其具有只需无源滤波器、提供无限大的直流增益以及无限制的捕捉范围等特点。可通过寄存器来调节电荷泵电流的大小，适用于不同输出频率，可进一步提高锁相环电路的性能。

优选地，如图3所示，所述低通滤波器包括第一电阻r1、第二电阻r2、第一电容c1、第二电容c2和第三电容c3；所述第一电阻r1的一端和所述第二电阻r2的一端分别连接于所述鉴频鉴相器，所述第一电阻r1的另一端连接于所述第二电容c2的一端，所述第二电阻r2的另一端连接于所述第三电容c3的一端；所述第一电容c1的一端连接于所述基准子电路，用以接收所述基准子电路发送的第一基准电压vreg1；所述第一电容c1的另一端、所述第二电容c2的另一端以及第三电容c3的另一端连接于所述电荷泵，并输出电压信号至所述压控振荡器。

本发明实施例采用的低通滤波器与现有技术中的滤波电路具有一样的传输函数特性；由于本发明实施例中的低通滤波器具有和现有技术中的滤波电路一样的频率特性，使得本发明实施例的低通滤波器可以使用传统结构来计算新结构的参数特性；且第一电容c1的面积可以比现有技术中对应的电容的面积减小n倍（n的值根据具体设计需求来确定），在不影响性能情况下，大大减小了低通滤波器的电路面积。

优选地，如图4所示，所述压控振荡器包括包括连接于所述低通滤波器、接收所述电压信号的场效应管m1、三级延时单元和缓冲单元buffer，所述基准子电路通过所述场效应管m1为所述延时单元供电，三级所述延时单元经所述缓冲单元buffer输出六相位的时钟信号至所述分频器。

具体地，压控振荡器是锁相环电路的时钟产生模块，带有时钟缓冲器。压控振荡器受到来自低通滤波器的电压控制，通过寄存器来调节不同的压控增益kvco(压控振荡器的振荡频率随着控制电压降低而升高的频率曲线的斜率)，来满足不同的输出频率；压控振荡器采用三级延时单元的结构，可输出六相位的时钟，适用于不同的应用环境，增加其实用性；时钟输出的缓冲器采用工艺中最小沟道尺寸的设计，在满足速度的同时又减小了面积。

具体地，压控振荡器输出六相位的时钟信号，经过缓冲单元输出；其中5路输出作为锁相环电路输出送到外部电路，其中一路输出发送至分频器。

优选地，所述场效应管m1的栅极连接于所述第一电容c1的另一端、所述第二电容c2的另一端以及第三电容c3的另一端以接收所述电压信号，所述场效应管m1的源极连接于所述基准子电路以接收第一基准电压vreg1，三级所述延时单元的电源端分别连接于所述场效应管m1的漏极；三级所述延时单元包括两路串联的三个反相器，其中：第一反相器的输出端连接于第二反相器的输入端，所述第二反相器的输出端连接于第三反相器的输入端，所述第三反相器的输出端连接于所述第一反相器的输入端，且所述第一反相器、所述第二反相器和所述第三反相器的输出端均连接于所述缓冲器的输入端；第四反相器的输出端连接于第五反相器的输入端，所述第五反相器的输出端连接于第六反相器的输入端，所述第六反相器的输出端连接于所述第四反相器的输入端，且所述第四反相器的输出端、所述第五反相器的输出端和所述第六反相器的输出端均连接于所述缓冲器的输入端；所述缓冲器的输出端输出六相位的时钟信号至所述分频器。

优选地，所述压控振荡器中的nmos管均为dwn管。压控振荡器的nmos管采用dwn管，可减小噪声干扰（常规的nmos管放在pwell里面，衬底和源接地会受到地噪声的干扰，采用dwn管时，形成了隔离，即可减小噪声干扰），进一步提高了压控振荡器的性能。场效应管m1在实际电路中可使用多个pmos管或多个nmos管构成低通滤波器通过场效应管m1向三级延时单元供电。

具体地，分频器将压控振荡器产生的频率进行分频后送给鉴频鉴相器。分频器采用数字集成的形式，大大减小了面积。随着工艺更先进，进入深亚微米之后，这种方式节省的面积将会更加的明显。

在具体实施例中，本发明实施例采用hhgrace110nm工艺进行电路设计：

本发明具体实施例的电路原理示意图如图5所示，其中vddh为io电压，vddl为core电压，ckin为输入参考时钟；当使能上电之后，基准子电路产生第一基准电压vreg1和第二基准电压vreg2，分别给鉴频鉴相器和压控振荡器供电；

本发明实施例的工作过程如下：

阶段一：一开始使能开启，第一基准电压vreg1和第二基准电压vreg2就位，低通滤波器的输出电压vcon被复位为高结束，这时候压控振荡器还是关闭的，没有时钟产生，分频器送给鉴频鉴相器的反馈分频fb恒为低，这时候鉴频鉴相器检测到反馈分频fb和输入参考时钟ckin的巨大相位差并输出送给电荷泵，电荷泵响应并影响低通滤波器的输出电压vcon，同时电荷泵电流对低通滤波器中的第一电容c1进行充放电；低通滤波器的输出电压vcon经过低通滤波后送给压控振荡器，低通滤波器的输出电压vcon就从原来的高电平逐渐降低；随着低通滤波器的输出电压vcon的降低，压控振荡器开启，这时候压控振荡器开始振荡产生频率并输出送给分频器；分频器输出反馈分频fb送给鉴频鉴相器；

阶段二：这个时候反馈分频fb和输入参考时钟ckin的相位差（一开始反馈分频fb没有时钟的时候可以理解成最大，随着频率接近，逐渐减小）变小，鉴频鉴相器检测二者的相位差送给电荷泵，这时候电荷泵响应，低通滤波器的输出电压vcon也越来越低，这时候压控振荡器的振荡频率变大，接着送给分频器；

阶段三：整个环路就是一个低通滤波器的输出电压vcon逐渐降低，压控振荡器的振荡频率逐渐升高直到反馈分频fb频率等于输入参考时钟ckin的动态过程，当反馈分频fb和输入参考时钟ckin频率相同时候，鉴频鉴相器鉴别的输出也为定值，低通滤波器的输出电压vcon也不会再降低，压控振荡器的振荡频率维持在一个定值，这时候整个电路趋于稳定，也就是锁相环电路锁定。

在本发明实施例的工艺条件下，（1）电路达到了超小面积；整个电路版图设计完成只有0.03mm²；（2）低功耗：在输出频率100mhz~1ghz范围内，功耗仅有0.8ua/m；（3）整个环路稳定性高：相位裕度达到了55度以上；（4）时钟质量高：时钟频率抖动的均方根（rmsjitter）在100m/400m/1ghz分别为：1.5ps/2ps/2.5ps。

应当理解的是，以上仅为本发明的优选实施例，不能因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。