一种多PCB板JTAG级联电路、级联方法与流程

一种多pcb板jtag级联电路、级联方法
技术领域
[0001]
本发明涉及电子技术领域，尤其涉及一种多pcb板jtag级联电路、级联方法。


背景技术：

[0002]
jtag(joint test action group，联合测试工作组)是一种国际标准测试协议(ieee 1149.1兼容)，主要用于芯片内部测试。现在多数的高级器件都支持jtag协议，如dsp、fpga器件等。标准的jtag接口是4线：tms、tck、tdi、tdo，分别为模式选择、时钟、数据输入和数据输出线。jtag最初是用来对芯片进行测试的，jtag的基本原理是在器件内部定义一个tap(test access port，测试访问口)通过专用的jtag测试工具对内部节点进行测试。如今，jtag接口还常用于实现isp(in-system programmer，在系统编程)，对flash等器件进行编程。
[0003]
jtag测试允许多个器件通过jtag接口串联在一起，形成一个jtag链，能实现对各个器件分别测试。目前，jtag链的常用拓扑结构是采用菊花链的形式，将单块pcb板上的多个器件进行互联，从而实现对单块pcb板上多个器件的分别测试。而对于多块pcb板的jtag测试，目前依然采用将每块pcb板上的多个器件互联，分别测试每块pcb板的方式，在多块pcb板的jtag测试应用场景中，传统的测试方式导致测试工作复杂、工作效率低，不便于生产和设计的维护。


技术实现要素：

[0004]
有鉴于此，本公开实施例提供一种多pcb板jtag级联电路、级联方法，该方法主要针对xlinx(赛灵思)fpga的jtag调试应用，特别是多pcb板之间fpga的jtag级联调试，解决目前多块pcb板的jtag测试工作复杂、工作效率低，不便于生产和设计的维护的技术问题。
[0005]
为了解决上述问题，本发明提供如下技术方案：
[0006]
一种多pcb板jtag级联电路，用于多块pcb板之间的xilinx fpga的jtag级联调试，包括pc机、usb to jtag模块、和多个jtag连接器，所述pc机连接所述usb to jtag模块，所述usb to jtag模块接口的tdi管脚连接首个所述jtag连接器的输入管脚，首个所述jtag连接器的输出管脚连接后一个所述jtag连接器的输入管脚，使多个jtag连接器依次连接，最后一个所述jtag连接器的输出管脚连接所述usb to jtag模块接口的tdo管脚；多个所述jtag连接器用于连接各pcb板的jtag线缆；
[0007]
其中，每个所述jtag连接器上均连接开关电路，所述开关电路用于根据所述jtag连接器对jtag线缆的检测信号的电平变化自动断开/闭合。
[0008]
在一种优选的实施方式中，还包括缓冲器，所述usb to jtag模块接口的tms管脚和tck管脚分别连接多个所述jtag连接器的tms管脚和tck管脚，所述usb to jtag模块接口的tms管脚和tck管脚与所述jtag连接器之间均连接所述缓冲器。
[0009]
在一种优选的实施方式中，所述缓冲器的型号采用sn74lvc162244a。
[0010]
在一种优选的实施方式中，所述pc机通过usb接口连接所述usb to jtag模块。
[0011]
在一种优选的实施方式中，所述usb to jtag模块的型号采用jtag_smt2。
[0012]
在一种优选的实施方式中，所述jtag连接器的型号为98424-g52b14。
[0013]
在一种优选的实施方式中，所述jtag连接器的数量为16个。
[0014]
本发明还提供一种基于上述的多pcb板jtag级联电路的多pcb板jtag级联方法，将每个jtag连接器的1脚上拉作为检测信号，根据所述jtag连接器对jtag线缆的检测信号的电平变化判断jtag线缆的插入状态；
[0015]
当没有jtag线缆插入时，所述jtag连接器上的检测信号为高电平，开关电路闭合，电路绕过该jtag连接器；
[0016]
当jtag线缆插入时，jtag连接器的1脚被拉低，所述jtag连接器上的检测信号为低电平，开关电路断开，jtag连接器导通；当每个所述开关电路均断开时，实现多pcb板jtag级联。
[0017]
本发明提供的一种多pcb板jtag级联电路、级联方法，其有益效果在于：本发明方法主要针对xlinx(赛灵思)fpga的jtag调试应用，特别是多pcb板之间fpga的jtag级联调试，通过连接器的检测信号，判断jtag连接器是否插入，从而实现多块pcb板的jtag级联。本发明的方法易于实现，适于实际应用，方便测试，降低测试复杂性，提高工作效果，满足生产维护的需求。
附图说明
[0018]
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0019]
图1为本发明实施例的多pcb板jtag级联的结构电路图；
[0020]
图2为本发明另一实施例的多pcb板jtag级联的结构电路图；
[0021]
图3为本发明实施例的多pcb板jtag级联的开关电路结构示意图；
[0022]
图4为本发明实施例的多pcb板jtag级联的jtag连接器的接口定义示意图。
具体实施方式
[0023]
下面结合附图对本公开实施例进行详细描述。
[0024]
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
[0025]
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例
来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
[0026]
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0027]
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
[0028]
参考图1，本公开实施例提供一种多pcb板jtag级联电路，用于多块pcb板之间的xilinx fpga的jtag级联调试，包括pc机、usb to jtag模块、和多个jtag连接器，所述pc机通过usb接口连接所述usb to jtag模块，所述usb to jtag模块接口的tdi管脚连接首个所述jtag连接器的输入管脚，首个所述jtag连接器的输出管脚连接后一个所述jtag连接器的输入管脚，使多个jtag连接器依次连接，最后一个所述jtag连接器的输出管脚连接所述usb to jtag模块接口的tdo管脚；多个所述jtag连接器用于连接各pcb板的jtag线缆；
[0029]
其中，每个所述jtag连接器上均连接开关电路，所述开关电路用于根据所述jtag连接器对jtag线缆的检测信号的电平变化自动断开/闭合。
[0030]
基于上述的多pcb板jtag级联电路，该多pcb板jtag级联方法为：将每个jtag连接器的1脚上拉作为检测信号，根据所述jtag连接器对jtag线缆的检测信号的电平变化判断jtag线缆的插入状态；
[0031]
当没有jtag线缆插入时，所述jtag连接器上的检测信号为高电平，开关电路闭合，电路绕过该jtag连接器；
[0032]
当jtag线缆插入时，jtag连接器的1脚被拉低，所述jtag连接器上的检测信号为低电平，开关电路断开，jtag连接器导通；当每个所述开关电路均断开时，实现多pcb板jtag级联。
[0033]
参考图2，为了保证信号质量，在一种优选的实施方式中，还包括缓冲器，所述usb to jtag模块接口的tms管脚和tck管脚分别连接多个所述jtag连接器的tms管脚和tck管脚，所述usb to jtag模块接口的tms管脚和tck管脚与所述jtag连接器之间均连接所述缓冲器。通过缓冲器，可以提高信号的质量，并且增加信号的驱动能力。
[0034]
图3为上述开关电路结构示意图，从图中可知该电路为单刀单掷的开关，当控制信号oe为高时，开关电路导通，控制信号oe为低时，开关电路断开；图4为上述的jtag连接器的接口定义示意图，图中除了jtag协议规定的信号外，还加了一个oe信号，该信号用来判断有没有jtag cable(线缆)插入，由于pcb板上的jtag连接器的1脚为地，所以当该信号为低的时候就可以判断有cable插入。
[0035]
本发明的多pcb板jtag级联电路和级联方法，用于多块pcb板之间的xilinx(赛灵思)fpga的jtag级联调试，因此，上述的usb to jtag模块采用digilent inc(德致伦公司)的jtag_smt2型号的usb to jtag模块；上述的jtag连接器采用fci(安费诺公司)的98424-g52b14型号连接器；上述缓冲器优选采用型号sn74lvc162244a。
[0036]
根据本发明的上述jtag级联电路和级联方法，所述jtag连接器的数量可以达到16
个，此时的测试信号质量好，信号稳定，因此本发明可以支持到16个pcb板的jtag级联。
[0037]
通过该上述的jtag级联电路，实现了多达16个xilinx fpga模块之间的(serdes)高速收发器之间ibert测试。
[0038]
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。