模数转换电路及流水线模数转换器

1.本公开涉及集成电路技术领域，尤其涉及一种模数转换电路及流水线模数转换器。


背景技术：

2.流水线模数转换器(adc，analog-to-digital converter)由若干级功能类似的模块组成，每个模块包括子模数转换(sadc，sub analog-to-digital converter)模块和数模转换及放大(mdac，multiplying digital-to-analog converter)模块等。相关技术的流水线模数转换器，由于mdac模块存在非线性增益失真的情况，因此，相关技术的adc的精度较低。


技术实现要素：

3.有鉴于此，本公开提出了一种模数转换电路，所述电路是流水线模数转换器的一级，用于对输入模拟信号进行模数转换得到数字输出信号，所述电路包括：子模数转换sadc模块、数模转换及放大mdac模块、数字重建模块，所述sadc模块用于对输入的第一模拟信号进行模数转换得到第一数字信号；所述mdac模块用于利用所述第一数字信号及所述第一模拟信号产生余差信号，其中：所述sadc模块包括多路比较单元，所述多路比较单元的任意一路包括双比较器组件，所述双比较器组件包括双比较器，所述双比较器用于判断第一模拟信号的范围，其中，所述双比较器组件用于：在所述第一模拟信号与第一基准电信号的差值在预设范围时，输出双比较器的判断结果信号，其中，所述判断结果信号表示双比较器的比较结果是否相同，根据所述判断结果信号产生并输出第一电信号序列，利用所述第一电信号序列选通所述双比较器中的一个，以使得所述mdac模块根据选通的比较器的比较结果输出第一余差信号；所述数字重建模块，用于：接收所述判断结果信号、所述第一电信号序列、所述第一余差信号经后级电路量化的数字信号及所述数字输出信号，利用所述判断结果信号、所述第一电信号序列及所述第一余差信号经后级电路量化的数字信号对所述数字输出信号进行数字重建，输出重建后的数字输出信号。
4.在一种可能的实施方式中，所述双比较器包括第一比较器、第二比较器，所述第一比较器的等效基准电信号为所述第一基准电信号与第一阈值电信号之和，所述第二比较器的等效基准电信号为所述第一基准电信号与第二阈值电信号之和，所述第一比较器及所述第二比较器的输入信号为所述第一模拟信号，其中，所述预设范围根据所述第一阈值电信号及所述第二阈值电信号确定。
5.在一种可能的实施方式中，若当前采样周期对应的第一电信号序列的码字为高电平，所述双比较器组件用于选通所述第一比较器，并利用所述第一比较器输出的比较结果进行数模转换，及将选通所述第一比较器的选通结果输出到所述mdac模块中的sdac单元；若在当前保持阶段检测到所述第一比较器和所述第二比较器的比较结果相同，在相邻的下一采样周期，所述双比较器组件保持选通所述第一比较器，及将选通所述第一比较器的选
通结果输出到所述sdac单元。
6.在一种可能的实施方式中，若在当前保持阶段检测到所述第一比较器和所述第二比较器的比较结果不同，在下一个采样阶段开始，所述双比较器组件用于利用所述判断结果信号更新第一电信号序列，并利用更新后的所述第一电信号序列选通所述第一比较器或所述第二比较器，将选通结果输出到所述sdac单元，其中，当在下一个采样周期所述第一电信号序列的码字为低电平时，所述双比较器组件用于选通所述第二比较器，以输出所述第二比较器的比较结果，利用所述第二比较器输出的比较结果进行数模转换，及将选通所述第二比较器的选通结果输出到所述sdac单元。
7.在一种可能的实施方式中，所述双比较器组件包括比较判断单元，其中，所述比较判断单元电连接于所述第一比较器及所述第二比较器，用于根据所述第一比较器和所述第二比较器的输出结果确定二者的比较结果是否相同，并输出所述判断结果信号。
8.在一种可能的实施方式中，所述电路包括第一控制单元，所述第一控制单元包括触发器及线性反馈移位寄存器，所述触发器用于对所述比较判断单元的输出信号采样后输出时钟信号，所述线性反馈移位寄存器用于根据所述时钟信号产生第一电信号序列，其中，所述双比较器组件还用于利用所述第一电信号序列选通所述第一比较器或所述第二比较器，及将选通结果输出到所述mdac模块中的子数模转换sdac单元。
9.在一种可能的实施方式中，所述双比较器组件包括多路选择单元，其中，所述多路选择单元电连接于所述第一比较器及所述第二比较器，用于根据所述第一电信号序列选通所述第一比较器或所述第二比较器的结果。
10.在一种可能的实施方式中，所述数字重建模块包括：第一误差计算单元，用于利用所述第一电信号序列、所述判断结果信号及所述第一余差信号经后级量化的数字信号进行相关运算，得到第一误差估计值，所述第一误差估计值为一阶级间增益误差；第一数字重建单元，电连接于所述第一误差计算单元，用于利用所述第一误差估计值对所述数字输出信号进行数字重建，输出重建后的数字输出信号。
11.在一种可能的实施方式中，所述电路还包括第三比较器、第四比较器，所述第三比较器的等效基准电信号为第二基准电信号与第三阈值电信号之和，所述第四比较器的等效基准电信号为所述第二基准电信号与第四阈值电信号之和，所述第三比较器及所述第四比较器的输入为所述第一模拟信号。
12.在一种可能的实施方式中，所述mdac模块包括子数模转换sdac单元、加法单元及放大单元，所述sdac单元用于转换所述第一模拟信号得到第二模拟信号，所述加法单元用于将所述第一模拟信号及所述第二模拟信号做差并输出到所述放大单元进行放大，得到所述余差信号，所述mdac模块还包括第一开关、第二开关、第三开关、第一电容，其中：所述第一开关的第一端接收第一参考电信号，第二端电连接于所述第一电容的第一端，所述第二开关的第一端接收第二参考电信号，第二端电连接于所述第一电容的第一端，其中，所述第一参考电信号为正，所述第二参考电信号为负，所述第三开关的第一端接收共模电信号，第二端电连接于所述第一电容的第一端，所述第一电容的第二端电连接于所述加法单元，所述sadc模块还用于根据所述第三比较器及所述第四比较器的比较结果和/或第二电信号序列控制所述第一开关、所述第二开关、所述第三开关的导通状态，以使得所述mdac模块根据所述第三比较器、所述第四比较器的比较结果输出第二余差信号。
13.在一种可能的实施方式中，所述根据所述第三比较器及所述第四比较器的比较结果控制所述第一开关、所述第二开关、所述第三开关的导通状态，包括：当所述第三比较器及所述第四比较器的比较结果相同，控制所述第一开关、所述第二开关断开，控制所述第三开关导通。
14.在一种可能的实施方式中，所述根据所述第三比较器及所述第四比较器的比较结果控制所述第一开关、所述第二开关、所述第三开关的导通状态，包括：当所述第三比较器及所述第四比较器的比较结果不同，控制所述第三开关断开，并根据第二电信号序列控制所述第一开关或所述第二开关导通。
15.在一种可能的实施方式中，所述当所述第三比较器及所述第四比较器的比较结果不同，根据第二电信号序列控制所述第一开关或所述第二开关导通，包括：当所述第三比较器及所述第四比较器的比较结果不同，且所述第二电信号序列的当前码字为高电平，控制所述第一开关导通，控制所述第二开关断开；或当所述第三比较器及所述第四比较器的比较结果不同，且所述第二电信号序列的当前码字为低电平，控制所述第一开关断开，控制所述第二开关导通。
16.在一种可能的实施方式中，所述数字重建模块包括：第二误差计算单元，用于利用所述第一比较器及所述第二比较器的第一判断结果信号、所述第三比较器及所述第四比较器的第二判断结果信号、所述第一电信号序列、所述第二电信号序列、所述第一判断结果信号指示所述第一比较器及所述第二比较器的比较结果不同时所述第一余差信号和所述第二余差信号经后级量化的数字信号、及所述第二判断结果信号指示所述第三比较器及所述第四比较器的比较结果不同时所述第二余差信号经后级量化的数字信号确定第二误差估计值及第三误差估计值，所述第二误差估计值为计算三阶级间增益误差时的一阶级间增益误差及三阶级间增益误差；第二数字重建单元，用于利用所述第二误差估计值、第三误差估计值及所述数字输出信号对数字输出信号进行数字重建，得到重建后数字输出信号。
17.在一种可能的实施方式中，所述mdac模块还包括第二电容、所述第二电容对应的双比较器、第三电容及所述第三电容对应的双比较器，所述mdac模块用于利用所述第二电容、所述第二电容对应的双比较器、所述第三电容及所述第三电容对应的双比较器在不同的比较周期利用第三电信号序列、第四电信号序列选择的比较器输出的比较结果，得到第三余差信号及第四余差信号，所述数字重建模块还用于根据所述第三余差信号经后级量化的数字信号及所述第四余差信号经后级量化的数字信号对所述数字输出信号进行数字重建，输出重建后的数字输出信号。
18.根据本公开的另一方面，提出了一种流水线模数转换器，所述流水线模数转换器的各级分别包括所述的模数转换电路。
19.通过以上电路，本公开实施例可以在所述第一模拟信号与第一基准电信号的差值在预设范围时，利用第一电信号序列选通所述双比较器中的一个，以使得所述mdac模块根据选通的比较器的比较结果输出第一余差信号，并利用所述第一余差信号对应的数字信号对所述数字输出信号进行数字重建，以在不增加摆幅的前提下接近实时地响应于增益误差的变化，及时调整校正电路的工作状态，使级间增益误差一直控制在一定范围内，输出精确的数字输出信号。
20.根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得
清楚。
附图说明
21.包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
22.图1示出了根据本公开一实施例的模数转换电路的示意图。
23.图2示出了根据本公开一实施例的计算一阶间增益误差时当前级的数字输出曲线、余差曲线及后级理想情况下流水线adc整体的数字输出曲线示意图。
24.图3示出了根据本公开一实施例的计算三阶级间增益误差时当前级的数字输出曲线、余差曲线及后级理想情况下流水线adc整体的数字输出曲线示意图。
25.图4a示出了根据本公开一实施例的模数转换电路示意图。
26.图4b示出了根据本公开一实施例的模数转换电路中双比较器组件的示意图。
27.图4c示出了根据本公开一实施例的模数转换电路示意图。
28.图4d示出了根据本公开一实施例的模数转换电路中的第一控制单元的示意图。
29.图5示出了根据本公开一实施例的双比较器检测输入信号幅度的示意图。
30.图6示出了根据本公开一实施例的adc工作流程示意图。
31.图7示出了根据本公开一实施例的选择比较器的示意图。
32.图8示出了根据本公开一实施例的模数转换电路的示意图。
33.图9示出了根据本公开一实施例的模数转换电路的示意图。
具体实施方式
34.以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
35.在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
36.另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
37.请参阅图1，图1示出了根据本公开一实施例的模数转换电路的示意图。
38.模数转换电路10可以包括：子模数转换(sadc)模块101，sadc模块101的输入端接收输入信号vin，输出端输出模数转换后的数字信号d1；其中，如果不是第一级模数转换电路，则vin是前一级模数转换电路提供的模拟信号；数模转换及放大(mdac)模块102，mdac模块102连接到sadc模块101，一输入端输入初始信号vin，另一输入端输入数字信号d1，输出端输出余差信号vres。
39.在一种可能的实现方式中，如图1所示，mdac模块102可包括子数模转换器(sdac，sub digital-to-analog converter)、加法器、余差放大器amp。sdac的输入端输入数字信号d1，输出端连接加法器的一输入端；加法器的另一输入端输入初始信号vin，输出端连接余差放大器amp的输入端；余差放大器amp的输出端输出余差信号vres。
40.举例来说，输入信号vin同时进入sadc模块101和mdac模块102，在sadc模块101进行粗量化(也即，初步的模数转换)，例如量化1～4bit，量化结果(数字信号d1)送入mdac模块102。mdac模块102根据sadc模块101的输出，转换成不同的参考电信号，输入信号vin与之相减后，由增益单元gain放大若干倍，得到余差信号vres(residue voltage)，送入下一级处理。
41.应该说明的是，本公开各个实施例提到的电信号可以包括电压信号、电流信号，下文以电信号为电压信号为例进行示例性介绍。在一个示例中，增益单元gain可以包括运算放大器opa。在一个示例中，余差放大器amp可以为单端增益类型、差分类型。以下描述均以差分类型为例。理想情况下，余差放大器的输出为：v
res
＝g*(v
in-d)，其中，v
res
为输出余差，d为sadc数字输出转化为模拟信号的结果，g表示余差放大器的理想增益，其中，理想增益g可以被设置为b1为该级有效位。
42.然而，在实际电路中，余差放大器存在一阶增益失真和高阶非线性失真的情况，即存在级间增益误差。记一阶、三阶级间增益误差(ige，inter-stage gain error)分别为k1、k3，余差放大器输出可表示为：
43.请参阅图2，图2示出了根据本公开一实施例的计算一阶间增益误差时当前级的数字输出曲线、余差曲线及后级理想情况下流水线adc整体的数字输出曲线示意图。
44.请参阅图3，图3示出了根据本公开一实施例的计算三阶间增益误差时当前级的数字输出曲线、余差曲线及后级理想情况下流水线adc整体的数字输出曲线示意图。
45.其中，附图2及附图3的左图示出了增益误差存在时当前级的数字输出曲线、余差曲线，附图2及附图3的右图示出了后级理想情况下流水线adc整体的数字输出曲线。
46.理想传输特性曲线(包括理想余差及理想输出)如虚线所示，存在级间增益误差的数字输出曲线、余差曲线在左图中分别如深色、浅色实线所示，流水线adc整体的数字输出曲线右图中实线所示。可以看到，级间增益误差的存在使余差曲线出现与信号相关的偏移，导致adc性能恶化。
47.因此，需要尽可能以较小的代价准确地评估级间增益误差并进行补偿，以保证adc精度。
48.然而，相关技术直接提高余差放大器的增益、线性度会显著增加模拟电路代价，增加设计复杂度、功耗、尺寸等。模拟校正方案往往需要改变adc原本的模拟电路结构，且校正效果容易受到pvt(工艺、电源电压、温度，process、voltage、temperature)的影响。而一些数字校准方案会导致余差放大器输入信号的摆幅增大，甚至使得余差放大器饱和，出现失码。现有的技术方案中，能够控制摆幅的方案往往无法有效校准三阶级间增益误差，能够进行三阶校准的方案往往会导致摆幅的显著增加。
49.本公开提出了一种实时测量并校准级间增益误差的电路，可以在不增加摆幅的前提下实时地(或接近实时的)测量余差放大器的一阶、三阶增益误差，当发现级间增益误差发生变化时，及时调整校正电路的工作状态，使级间增益误差一直控制在一定范围内。
50.请参阅图4a，图4a示出了根据本公开一实施例的模数转换电路示意图。
51.所述电路是流水线模数转换器的一级，用于对输入模拟信号进行模数转换得到数字输出信号d
out,1
，并产生余差信号v
res,1
给后级模数转换器，所述电路包括：子模数转换sadc模块101、数模转换及放大mdac模块102、数字重建模块103，所述sadc模块101用于对输
入的第一模拟信号vin进行模数转换得到第一数字信号；所述mdac模块102用于利用所述第一数字信号及所述第一模拟信号产生余差信号，其中：
52.所述sadc模块101包括多路比较单元，所述多路比较单元的任意一路包括双比较器组件，所述双比较器组件包括双比较器，所述双比较器用于判断第一模拟信号的范围，其中，所述双比较器组件用于：
53.在所述第一模拟信号vin与第一基准电信号的差值在预设范围时，输出双比较器的判断结果信号，其中，所述判断结果信号表示双比较器的比较结果是否相同，
54.根据所述判断结果信号产生并输出第一电信号序列，
55.利用所述第一电信号序列选通所述双比较器中的一个，以使得所述mdac模块102根据选通的比较器的比较结果输出第一余差信号v
res,1
；
56.所述数字重建模块103，用于：
57.利用所述判断结果信号、所述第一电信号序列及所述第一余差信号经后级电路量化后的数字信号d
be
对所述数字输出信号d
out,1
进行重建，输出重建后的数字输出信号d
out
。
58.通过以上电路，本公开实施例可以在所述第一模拟信号与第一基准电信号的差值在预设范围时，利用第一电信号序列选通所述双比较器中的一个，以使得所述mdac模块根据选通的比较器的比较结果输出第一余差信号，并利用所述判断结果信号、所述第一电信号序列及所述第一余差信号的数字信号对所述数字输出信号进行重建，以在不增加摆幅的前提下接近实时地响应于增益误差的变化，及时调整校正电路的工作状态，使级间增益误差一直控制在一定范围内，输出精确的数字输出信号。
59.应该说明的是，模数转换电路可以是差分形式，本公开实施例以单端形式为例进行介绍。
60.本公开实施例的模数转换电路可以应用在各种类型的终端、服务器等需要进行模数转换的产品中，终端又称之为用户设备(user equipment，ue)、移动台(mobile station，ms)、移动终端(mobile terminal，mt)等，是一种向用户提供语音和/或数据连通性的设备，例如，具有无线连接功能的手持式设备、车载设备等。目前，一些终端的举例为：手机(mobile phone)、平板电脑、笔记本电脑、掌上电脑、移动互联网设备(mobile internetdevice，mid)、可穿戴设备，虚拟现实(virtual reality，vr)设备、增强现实(augmentedreality，ar)设备、工业控制(industrial control)中的无线终端、无人驾驶(selfdriving)中的无线终端、远程手术(remote medical surgery)中的无线终端、智能电网(smart grid)中的无线终端、运输安全(transportation safety)中的无线终端、智慧城市(smart city)中的无线终端、智慧家庭(smart home)中的无线终端、车联网中的无线终端等。
61.本公开实施例的模数转换电路，可以对一阶级间增益误差、三阶级间增益误差进行校准，下面对校准的可能实施方式进行示例性介绍。
62.本公开实施例可以确定一阶级间增益误差，并对一阶级间增益误差进行校准，下面对校准过程、原理进行示例性介绍。
63.请一并参阅图4b，图4b示出了根据本公开一实施例的模数转换电路中双比较器组件的示意图。
64.请一并参阅图4c，图4c示出了根据本公开一实施例的模数转换电路的示意图。
65.在一种可能的实施方式中，如图4b及图4c所示，所述多路比较单元的任意一路可以包括双比较器，双比较器可以包括第一比较器cmpa、第二比较器cmpb(双比较器组件1中)，所述第一比较器cmpa的等效基准电信号与所述第一基准电信号与第一阈值电信号之和相等或相近(在允许的误差范围中)，所述第二比较器cmpb的等效基准电信号与所述第一基准电信号与第二阈值电信号之和相等或相近(在允许的误差范围中)，所述第一比较器cmpa及所述第二比较器cmpb的输入信号为所述第一模拟信号，其中，所述预设范围根据所述第一阈值电信号及所述第二阈值电信号确定。
66.其中，第一阈值电信号、第二阈值电信号可以相等，也可以不等，可以为正值，也可以为负值，对此，本公开实施例不做限定。
67.在一个示例中，所述预设范围可以是在所述第一阈值电信号及所述第二阈值电信号确定的电信号区间。
68.应该说明的是，本公开实施例将以等效基准电信号为一个定值进行示例性描述，然而应该理解的是，在实际电路中，由于环境噪声、制程因素等因素的存在，比较器的等效基准电信号很难设置为一个定值。
69.在一个示例中，可以将通过如下方式设置第一比较器cmpa、第二比较器cmpb的基准电信号：
70.将第一比较器cmpa、第二比较器cmpb的基准电信号设置都设置为所述第一基准电信号，并将第一比较器cmpa、第二比较器cmpb的失调电信号offset(比较器基准电信号与设计值的偏差)设置为相反，失调电信号的大小可以为所述第一阈值电信号或第二阈值电信号；或
71.将第一比较器cmpa、第二比较器cmpb的基准电信号设置都设置为所述第一基准电信号，并通过调整第一比较器cmpa、第二比较器cmpb的噪声实现所述第一比较器cmpa的等效基准电信号与所述第一基准电信号与第一阈值电信号之和相等或相近，及所述第二比较器cmpb的等效基准电信号与所述第一基准电信号与所述第二阈值电信号之和相等或相近；
72.结合设置失调电信号offset及调整噪声的方式实现所述第一比较器cmpa的等效基准电信号与所述第一基准电信号与第一阈值电信号之和相等或相近、及所述第二比较器cmpb的等效基准电信号与所述第一基准电信号与所述第二阈值电信号之和相等或相近；或
73.直接设置第一比较器cmpa的基准电信号为所述第一基准电信号与第一阈值电信号之和，直接设置所述第二比较器cmpb的基准电信号为所述第一基准电信号与所述第二阈值电信号之和。
74.当然，以上对设置比较器的等效基准电信号的设置的描述是示例性，本公开实施例还可以采用其他方式设置比较器的等效基准电信号。
75.在一个示例中，第一比较器cmpa、第二比较器cmpb可以是替换比较单元中的比较器得到的，例如，原比较器的基准电信号为1/16，本公开实施例可以用等效基准电信号分别为1/16-0.005v与1/16+0.005v的第一比较器cmpa、第二比较器cmpb替换原比较器。当然，也可以增加一个比较器，与原来的比较器组成双比较器得到第一比较器cmpa、第二比较器cmpb，例如，可以将原比较器作为第一比较器cmpa，并新增第二比较器cmpb，并将第一比较器cmpa、第二比较器cmpb的等效基准电信号分别设置为1/16-0.005v与1/16+0.005v，在该示例中，第一基准电信号为1/16v，第一阈值电信号为-0.005v，第二阈值电信号可以为
0.005v，基于所述第一阈值电信号及所述第二阈值电信号确定的预设范围可以为[-0.005v，0.005v]。
[0076]
本公开实施例可以利用双比较器电路实现输入信号幅度的检测，根据两个比较器的比较结果可以判断输入信号幅度是否在预设范围。
[0077]
在一个示例中，本公开实施例以4-bit adc(3-bit有效位)进行了示例性介绍，对于一个4-bit adc而言，sadc模块101可以包括16个比较器(16个比较单元)，基准电信号分别为
±
15/16、
±
13/16、
±
11/16、
±
9/16、
±
7/16、
±
5/16、
±
3/16、
±
1/16。本公开实施例可以利用第一比较器和第二比较器替代任何一个比较器，从而对输入信号的范围进行检测，为了方便表示，我们以基准电信号为1/16的比较器为例进行分析。
[0078]
在一个示例中，为了提高数字信号重建的精度，本公开实施例可以将第一基准电信号
±
一个尽可能小的数(第一阈值)，也就是说把输入信号约束在尽可能小的范围，在一个示例中，第一阈值可以设置为0.005v。
[0079]
请一并参阅图5，图5示出了根据本公开一实施例的双比较器检测输入信号幅度的示意图。
[0080]
在一个示例中，如附图5所示，第一比较器cmpa、第二比较器cmpb的等效基准电信号分别为1/16-0.005v与1/16+0.005v，比较结果分别记为da、db。当输入信号幅度小于1/16-0.005或大于1/16+0.005时，第一比较器cmpa、第二比较器cmpb的比较结果相同，当输入信号幅度处于1/16-0.005与1/16+0.005之间时，第一比较器cmpa、第二比较器cmpb的比较结果不同。也就是说，当第一比较器cmpa、第二比较器cmpb对某一输入信号进行量化时，若比较结果da≠db，则可以认为输入信号幅度处于1/16附近。具体地，对于一个小于1/16-0.005的输入信号，第一比较器cmpa、第二比较器cmpb都认为它小于自己的比较阈值；对于一个大于1/16+0.005的输入信号，第一比较器cmpa、第二比较器cmpb都认为它大于自己的比较阈值，而当输入信号处于1/16
±
0.005之间时，参考电信号为1/16-0.005的比较器认为输入信号大于比较阈值，参考电信号为1/16+0.005的比较器认为输入信号小于比较阈值。
[0081]
应该说明的是，本公开实施例各个示例中，电信号信号的单位均为伏特(v)，在其他的实施例中，也可以采用mv或其他电信号单位，对此，本公开实施例不做限定。
[0082]
本公开实施例中，级间增益误差的检测及确定是通过利用与信号不相关的电信号序列(pn序列，pseudo-noise sequence)选通比较器后用该pn序列与后级输出的数字信号做相关的方式实现的。由于级间增益误差是乘性的误差，在sadc模块与sdac之间插入的pn序列(示例性的，插入电信号序列也即利用电信号序列选通比较器，并利用选通的比较器的比较结果进行后续转换、运算)由mdac模块转化为模拟电信号并放大后携带了误差信息，后文将详细介绍如何插入pn序列以及如何通过后级输出求解误差信息。
[0083]
下面介绍通过切换比较器输出结果的方式在余差中插入pn序列(即利用pn序列选通双比较器中的某一个比较器，输出比较结果)。
[0084]
在一种可能的实施方式中，若当前采样周期对应的第一电信号序列的码字为高电平，则双比较器组件选通所述第一比较器，并利用所述第一比较器输出的比较结果作为第一比较器、第二比较器的整体的输出结果，以进行数模转换，及将选通所述第一比较器的选通结果输出到所述mdac模块中的sdac单元；
[0085]
若在当前保持阶段检测到所述第一比较器和所述第二比较器的比较结果相同，在
相邻的下一采样周期，所述双比较器组件保持选通所述第一比较器，及将选通所述第一比较器的选通结果输出到所述sdac单元。
[0086]
在一种可能的实施方式中，若在当前保持阶段检测到所述第一比较器和所述第二比较器的比较结果不同，在下一个采样阶段开始，所述双比较器组件用于利用所述判断结果信号更新第一电信号序列，并利用更新后的所述第一电信号序列选通所述第一比较器或所述第二比较器，将选通结果输出到所述sdac单元，
[0087]
其中，当在下一个采样周期所述第一电信号序列的码字为低电平时，所述双比较器组件用于选通所述第二比较器，以输出所述第二比较器的比较结果，利用所述第二比较器输出的比较结果进行数模转换，及将选通所述第二比较器的选通结果输出到所述sdac单元。
[0088]
举例而言，对于一个第一级为4-bit(3-bit有效位)的流水线adc，将等效基准电信号为1/16的比较器替换为等效基准电信号为1/16
±
0.005的第一比较器cmpa和第二比较器cmpb，pn序列在一个比较周期内作为选通信号，选择第一比较器cmpa和第二比较器cmpb中的某一个比较器的比较结果作为双比较器整体的输出结果(也就是基准电信号为1/16的原比较器的输出结果)，sdac结合双比较器整体的输出结果及其他比较单元的比较结果进行数模转换。
[0089]
在一个示例中，当pn》0(pn为高电平)时，选通等效基准电信号为1/16+0.005的第一比较器cmpa，此时sadc的输出da＝0；当pn《0时(pn为低电平)，选通等效基准电信号为1/16-0.005的第二比较器cmpb，此时sadc的输出db＝1/8(3-bit有效值的sadc，1/16左侧是0，右侧是1/8)。
[0090]
这样，等效插入的pn序列可以表示为：
[0091][0092]
其中，s为正整数，pns表示插入余差信号中的电信号序列，pn表示所述第一电信号序列。
[0093]
请参阅图6，图6示出了根据本公开一实施例的adc工作流程示意图。
[0094]
请参阅图7，图7示出了根据本公开一实施例的选择比较器的示意图。
[0095]
在一种可能的实施方式中，实现以上过程的时序控制如附图6及附图7所示。
[0096]
在一个示例中，图6示出了一个时钟周期内流水线adc的工作流程，分为采样和保持两段，其中，保持阶段内输入信号经过sadc模块量化为数字信号，再经过sdac模块转化为模拟信号，输入信号与sdac转换得到的模拟信号的差值经余差放大器放大得到余差送入后级。双比较器第一比较器cmpa和第二比较器cmpb的数字输出可以作为判断输入信号范围的依据。
[0097]
在一个示例中，图7展示了一段由pn序列控制第一比较器cmpa和第二比较器cmpb切换的adc工作时序图。以pn[i]表示第i拍的pn序列的码字，其中如图7顶端所示，pn序列包括pn[0]＝1(高电平)，pn[1]＝-1(低电平)，pn[2]＝1
……
等。在采样阶段，可以根据pn序列的码字pn[i]选通相应的比较器作为整体的数字输出，在保持阶段，判断第一比较器cmpa和第二比较器cmpb的比较结果da与db是否相等，如果相等，在下一采样阶段仍采用pn[i]控制的选通结果，此时无论第一比较器cmpa和第二比较器cmpb中的哪一个选通，整体的数字输
出都是相同的；如果不相等，等效于插入了第一电信号序列。
[0098]
在一个示例中，可以将根据pn[i]选通的相应比较器的后级数字输出信号(当前级模数转换电路的后级的数字输出信号)取出，作为数字重建模块做相关求级间增益误差的依据，并在下一采样阶段根据pn序列的下一拍的码字pn[i+1]进行第一比较器cmpa和第二比较器cmpb中的选通。例如，如图7所示，pn[0]＝1，在采样阶段选通第一比较器cmpa，保持阶段如果检测到两比较器的结果相等(da＝db)，则下一采样阶段仍由pn[0]＝1控制选通第一比较器cmpa，假设随后在保持阶段检测到da≠db(双比较器的比较结果不同)，于是将这一拍的数字输出信号取出做相关以确定增益误差，并利用所述判断结果信号更新第一电信号序列，并利用更新后的所述第一电信号序列选通所述第一比较器或所述第二比较器，将选通结果输出到所述sdac单元，例如切换到更新的pn序列的下一码字，由pn[1]＝0控制选通第二比较器cmpb，如此继续工作下去。
[0099]
在一个示例中，可以根据pn序列当前码字的正负选通第一比较器cmpa或第二比较器cmpb，当检测到第一比较器cmpa和第二比较器cmpb的比较结果相异时，在下一个采样阶段开始，所述双比较器组件1利用所述判断结果信号更新第一电信号序列pn1，并利用更新后的所述第一电信号序列pn1选通所述第一比较器cmpa或所述第二比较器cmpb，将选通结果输出到所述sdac单元，即判断更新后的第一电信号序列pn1的正负并选择相应比较器，例如，当在下一个采样周期所述第一电信号序列pn1的码字为低电平时，所述双比较器组件1用于选通所述第二比较器cmpb，以输出所述第二比较器cmpb的比较结果，利用所述第二比较器cmpb输出的比较结果进行数模转换，及将选通所述第二比较器cmpb的选通结果输出到所述sdac单元。
[0100]
在一种可能的实施方式中，如图4c所示，所述双比较器组件可以包括比较判断单元1010，其中，
[0101]
所述比较判断单元1010电连接于所述第一比较器cmpa和第二比较器cmpb，用于根据所述第一比较器cmpa和第二比较器cmpb的输出结果确定第一比较器cmpa和第二比较器cmpb的比较结果是否相同，并输出判断结果信号en1。
[0102]
在一个示例中，比较判断单元1010可以利用异或门xor实现，通过将所述第一比较器cmpa和第二比较器cmpb的输出结果进行异或运算，并根据运算结果判断二者的比较结果是否相同。
[0103]
在一个示例中，比较判断单元1010还可以直接根据所述第一比较器cmpa和第二比较器cmpb的输出结果判断二者的比较结果是否相同，例如，假设二者的比较结果都为1或0，则判断二者的比较结果相同，若所述第一比较器cmpa和第二比较器cmpb的输出结果一个为1另一个为0，则判断二者的比较结果不同。
[0104]
在一个示例中，当比较判断单元1010得到判断结果信号时，可以将判断结果信号en1发送到数字重建模块103，以使得数字重建模块103确定当前输出信号插入的第一电信号序列。
[0105]
在一个示例中，比较判断单元1010也可以设置在sadc外部，对此，本公开实施例不做限定。
[0106]
在一种可能的实施方式中，如图4b及图4c所示，所述电路可以包括第一控制单元，所述第一控制单元可以用于产生电信号序列。
[0107]
请参阅图4d，图4d示出了根据本公开一实施例的模数转换电路中的第一控制单元的示意图。
[0108]
在一种可能的实施方式中，所述电路包括第一控制单元，所述第一控制单元包括触发器(如d触发器)dff及线性反馈移位寄存器(linear feedback shift register,lfsr)，所述触发器用于对所述比较判断单元的输出信号en采样后输出时钟信号clk_pn，所述线性反馈移位寄存器用于根据所述时钟信号clk_pn产生选通信号pn(也即第一电信号序列)，其中，所述双比较器组件还用于利用选通信号选通所述第一比较器或所述第二比较器，及将选通结果输出到所述mdac模块中的子数模转换sdac单元。
[0109]
在一个示例中，还可以利用线性反馈移位寄存器产生电信号序列，其中，电信号序列中的值可以表示电平的高低，例如，当电信号序列中的某个值为1可以表示高电平，为0或-1可以表示低电平。
[0110]
在一种可能的实施方式中，如图4c所示，所述sadc模块101可以包括多路选择单元1011，其中，
[0111]
所述多路选择单元1011电连接于所述第一比较器cmpa和第二比较器cmpb，用于根据所述第一电信号序列选通所述第一比较器cmpa或第二比较器cmpb的结果，并将所述判断结果信号en1输出所述数字重建模块103。
[0112]
在一个示例中，当数字重建模块103根据判断结果信号en1确定两个比较器比较结果不同时，可以利用与该判断结果信号对应的第一电信号序列及对应的数字信号(插入所述第一电信号序列的第一余差信号经后级量化后得到的)确定误差估计值。
[0113]
在一个示例中，多路选择单元1011可以包括多路选择器mux。
[0114]
在一个示例中，多路选择单元1011可以设置在sadc模块的外部，对此，本公开实施例不做限定。
[0115]
在一种可能的实施方式中，如图4c所示，所述数字重建模块103可以包括：
[0116]
第一误差计算单元1031，用于利用所述第一电信号序列及所述第一余差信号经后级量化的数字信号dbe进行相关运算，得到第一误差估计值k1，所述第一误差估计值为一阶级间增益误差；
[0117]
第一数字重建单元1032，电连接于所述第一误差计算单元1031，用于利用所述第一误差估计值对所述数字输出信号进行信号重建，输出重建后的数字输出信号。
[0118]
应该说明的是，本公开实施例的数字重建模块103，数字重建模块中的各个单元，可以利用硬件电路实现，例如利用专用硬件电路实现，或利用通用硬件电路(数字信号处理器、中央处理、微处理器等)结合可执行逻辑实现。
[0119]
本公开实施例利用双比较器组件1(如图4c所示)及数字重建模块103可以实现对一阶级间增益误差的计算及对数字输出信号的重建，下面进行示例性介绍。
[0120]
下面以具体示例对一阶级间增益误差的计算进行示例性说明。
[0121]
例如对一个第一级为4-bit(3-bit有效位)的流水线adc，假设只存在一阶级间增益误差时，第一级的余差电信号为：
[0122]vres,1
＝g1*k1*(v
in-d1)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)
[0123]
其中g1为理想情况下放大器的增益，例如为8。
[0124]
假设后级理想，忽略量化误差，第一级的余差电信号经过后级量化后的数字输出
信号为：
[0125]dbe
＝g1*k1*(v
in-d1)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(3)
[0126]
记基准电信号处于1/16附近第一比较器cmpa和第二比较器cmpb的比较阈值分别为v
cmpa
和v
cmpb
，有：
[0127][0128][0129]
当输入信号处于(v
cmpa
,v
cmpb
)时，第一比较器cmpa和第二比较器cmpb输出结果不同，如果选择第一比较器cmpa的比较结果会导致sdac模块输出为0，如果选择第二比较器cmpb的比较结果会导致sdac模块输出为1/8。
[0130]
记这时的输入信号vin＝1/16+δ1，其中|δ1|《0.005，利用第一电信号序列选通第一比较器cmpa和第二比较器cmpb插入等效于式(1)的pn1序列(s＝1，第一电信号序列)时，mdac模块输出的余差信号为：
[0131][0132]
假设后级理想，忽略量化误差，认为后级数字输出d
be,1
＝v
res,1
，则：
[0133][0134]
那么，
[0135][0136]
其中，表示进行相关运算。
[0137]
对于公式(8)：
[0138][0139][0140]
将式(19)、(10)带入式(8)，得：
[0141][0142]
由此可以求得k1的估计值为
[0143][0144]
因此，第一误差计算单元1031利用所述第一电信号序列(pn1)及所述第一余差信号经后级量化后的数字信号d
be,1
(忽略量化误差)进行相关运算，可以得到第一误差估计值k1。
[0145]
在一个示例中，对于一个(3+1)-bit的子级，若不进行校准的话，数字输出信号的公式是：d
out
＝d
out,1
+d
be
/8，其中，d
out,1
是第一级的数字输出信号，d
be
是后级数字输出。理想情况下，忽略量化误差，d
be
＝8(vin-d
out,1
)，那么d
out
＝d
out,1
+vin-d
out,1
＝vin；假设考虑到一阶非理想，d
be
＝8*k1*(vin-d
out,1
)，因此可以得到信号重建公式为：d
out
＝d
out,1
+d
be
/8/k1。
[0146]
因此，本公开实施例的第一数字重建单元1032可以利用所述第一误差估计值对所
述数字输出信号进行信号重建，输出重建后的数字输出信号。
[0147]
例如，在一个示例中，第一数字重建单元1032可以控制加法器将数字输出信号与补偿值d
cali
(d
be
/8/k1)进行加法运算，以实现误差补偿，并输出重建后的数字输出信号。
[0148]
在一个示例中，本公开实施例可以利用多次计算的补偿值的平均值对数字输出信号进行重建，或根据补偿值在一定时间的趋势选择一个补偿值进行信号重建，这样可以降低波动，在提高adc输出精确度的同时，还可以增加稳定性。
[0149]
以上对利用第一电信号序列选通双比较器的方式对一阶级间增益误差的确定及数字输出信号的数字重建进行了示例性介绍，本公开实施例还可以通过增加双比较器组件2、额外的电容、开关以实现一阶级间增益误差的计算及数字输出信号的数字重建，下面进行示例性介绍。
[0150]
请参阅图8，图8示出了根据本公开一实施例的模数转换电路的示意图。
[0151]
在一种可能的实施方式中，在mdac模块的电容阵列中额外加入一个电容，本公开实施例可以根据电信号序列选择电信号vrefp或vrefn接入电容的一端，使得电信号序列pn经过电容转换为模拟信号，由余差放大器放大后进入后级，以在余差信号中插入电信号序列，此时该级的余差电信号为：
[0152]vres,1
＝g1*k1*(v
in-d
1-pn)+k3*(v
in-d
1-pn)3ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(13)
[0153]
其中，g1表示理想增益，pn表示插入的pn序列，d1表示sadc模块输出的第一数字信号。
[0154]
在一种可能的实施方式中，如图8所示，本公开实施例在sadc模块中或sadc模块外增设第三比较器cmpc、第四比较器cmpd(双比较器组件2中)，所述第三比较器cmpc的等效基准电信号为第二基准电信号与第三阈值电信号之和或接近于所述第二基准电信号与第三阈值电信号之和(在第三阈值电信号与第二基准电信号的和的一定范围内)，所述第四比较器cmpd的等效基准电信号为所述第二基准电信号与所述第四阈值电信号之和或接近于所述第二基准电信号与所述第四阈值电信号之和，所述第三比较器cmpc及所述第四比较器cmpd的输入为所述第一模拟信号。
[0155]
在一个示例中，第二基准电信号可以为0。
[0156]
在一个示例中，第三阈值电信号、第四阈值电信号的只可以为正值也可以为负值，二者的绝对值可以相等，也可以不等，对此本公开实施例不做限定。
[0157]
在一个示例中，第三阈值电信号可以等于第一阈值电信号，第四阈值电信号可以等于第二阈值电信号，即第一阈值电信号、第二阈值电信号、第三阈值电信号、第四阈值电信号可以是相互独立的值，他们可以是绝对值相等的值，也可以是不相等的值，本领域技术人员可以根据需要或实际情况设定。
[0158]
在一个示例中，可以将通过如下方式设置第三比较器cmpc、第四比较器cmpd：
[0159]
将第三比较器cmpc、第四比较器cmpd的基准电信号设置都设置为0，并将第一比较器cmpa、第二比较器cmpb的失调电信号offset(比较器基准电信号与设计值的偏差)设置为相反，失调电信号的大小可以分别为所述第三阈值电信号、第四阈值电信号(例如分别为5mv，-5mv)；或
[0160]
将第三比较器cmpc、第四比较器cmpd的基准电信号设置都设置为0，并通过调整第一比较器cmpa、第二比较器cmpb的噪声实现所述第三比较器cmpc的等效基准电信号与第三
阈值电信号相等或相近，及所述第四比较器cmpd的等效基准电信号与第四阈值电信号相等或相近；
[0161]
结合设置失调电信号offset及调整噪声的方式实现所述第三比较器cmpc的等效基准电信号与第三阈值电信号相等或相近，及所述第四比较器cmpd的等效基准电信号与第四阈值电信号相等或相近；或
[0162]
直接设置第三比较器cmpc的基准电信号为所述第三阈值电信号，直接设置所述第四比较器cmpd的基准电信号为第四阈值电信号。
[0163]
当然，以上对设置比较器的等效基准电信号的设置的描述是示例性，本公开实施例还可以采用其他方式设置比较器的等效基准电信号。
[0164]
在一种可能的实施方式中，所述电路还可以包括第二控制单元，用于根据时钟信号产生第二电信号序列，以实现比较器的选通控制。
[0165]
所述第二控制单元的具体介绍请参考之前对第一控制单元的描述，在此不再赘述。
[0166]
在一种可能的实施方式中，如图8所示，所述mdac模块可以包括子数模转换sdac单元、加法单元及放大单元，所述sdac单元用于转换所述第一数字信号得到第二模拟信号，所述加法单元用于将所述第一模拟信号及所述第二模拟信号做差并输出到所述放大单元进行放大，得到所述余差信号，所述mdac模块还可以包括第一开关k1、第二开关k2、第三开关k3、第一电容ce，其中：
[0167]
所述第一开关k1的第一端接收第一参考电信号vrefp，第二端电连接于所述第一电容ce的第一端，
[0168]
所述第二开关k2的第一端接收第二参考电信号vrefn，第二端电连接于所述第一电容ce的第一端，其中，所述第一参考电信号vrefp为正(高电平)，所述第二参考电信号vrefn为负(低电平)，
[0169]
所述第三开关k3的第一端接收共模电信号vcm，第二端电连接于所述第一电容ce的第一端，
[0170]
所述第一电容ce的第二端电连接于所述加法单元，
[0171]
所述sadc模块(双比较器组件2)还用于根据所述第三比较器cmpc及所述第四比较器cmpd的比较结果和/或第二电信号序列控制所述第一开关k1、第二开关k2、第三开关k3的导通状态，以使得所述mdac模块根据所述第三比较器、所述第四比较器的比较结果输出第二余差信号，从而实现在所述余差信号中插入第二电信号序列。
[0172]
在一种可能的实施方式中，所述根据所述第三比较器cmpc及所述第四比较器cmpd的比较结果控制所述第一开关k1、第二开关k2、第三开关k3的导通状态，包括：
[0173]
当所述第三比较器cmpc及所述第四比较器cmpd的比较结果相同，控制所述第一开关k1、第二开关k2断开，控制所述第三开关k3导通。
[0174]
在一种可能的实施方式中，所述根据所述第三比较器cmpc及所述第四比较器cmpd的比较结果控制所述第一开关k1、第二开关k2、所述第三开关k3的导通状态，包括：
[0175]
当所述第三比较器cmpc及所述第四比较器cmpd的比较结果不同，控制所述第三开关k3断开，并根据第二电信号序列pn2控制所述第一开关k1或所述第二开关k2导通。
[0176]
在一种可能的实施方式中，所述当所述第三比较器cmpc及所述第四比较器cmpd的
比较结果不同，根据第二电信号序列控制所述第一开关k1或所述第二开关k2导通，包括：
[0177]
当所述第三比较器cmpc及所述第四比较器cmpd的比较结果不同，且所述第二电信号序列的当前码字为高电平，控制所述第一开关k1导通，控制所述第二开关k2断开；或
[0178]
当所述第三比较器cmpc及所述第四比较器cmpd的比较结果不同，且所述第二电信号序列的当前码字为低电平，控制所述第一开关k1断开，控制所述第二开关k2导通。
[0179]
通过以上电路，本公开实施例可以通过第三比较器及第四比较器的比较结果控制第一开关k1、第二开关k2、第三开关k3的导通状态，以在余差信号中插入第二电信号序列。
[0180]
在一个示例中，数字重建模块可以根据第二电信号序列、第二余差信号经后级量化后的数字信号确定一阶级间增益误差，并对当前级的数字输出信号进行数字重建，下面进行示例性介绍。
[0181]
在一种可能的实施方式中，如图8所示，第一误差计算单元1031，还可以用于利用所述第二电信号序列、所述第二余差信号经后级量化输出的数字信号确定第一误差估计值，其中，所述第一误差估计值为一阶级间增益误差。
[0182]
在一个示例中，本公开实施例新增等效基准电信号分别为5mv、-5mv的第三比较器cmpc、第四比较器cmpd及第一开关k1、第二开关k2、第三开关k3、第一电容ce，利用第三比较器cmpc、第四比较器cmpd对输入信号进行比较得到比较结果，根据所述第三比较器cmpc及所述第四比较器cmpd的比较结果及第二电信号序列控制所述第一开关k1、第二开关k2、第三开关k3的导通状态，以使得所述mdac模块根据所述第三比较器、所述第四比较器的比较结果输出第二余差信号，其中，当所述第三比较器cmpc及所述第四比较器cmpd的比较结果不同，控制所述第三开关k3断开，并根据第二电信号序列pn2控制所述第一开关k1或所述第二开关k2导通，并将判断结果信号en2及插入第二电信号序列的输出到数字重建模块。
[0183]
在一个示例中，第一数字重建单元1032根据所述第一误差计算单元1031确定的一阶级间增益误差对数字输出信号进行重建。
[0184]
应该说明的是，仅存在一阶级间增益误差时，无论采用图4c所示的利用利用第一电信号序列选通双比较器的方式，还是采用图8所示的利用额外电容插入第二电信号序列的方式，数字重建模块在利用确定的一阶级间增益误差进行数字重建的过程是相似的，具体介绍请参考之前的描述，在此不再赘述。
[0185]
以上对仅存在一阶级间增益误差的情况进行了示例性介绍，本公开实施例还可以结合图4c所示的双比较器插入第一电信号序列的方式及图8所示的利用额外电容插入第二电信号序列的方式确定存在三阶级间增益误差时的一阶级间增益误差及三阶级间增益误差，当计算三阶增益误差时，本公开实施例可以用第二电信号序列、第三比较器及第四比较器的比较结果控制第一开关k1、第二开关k2、第三开关k3的导通状态，以使得所述mdac模块根据所述第三比较器、所述第四比较器的比较结果输出第二余差信号，结合前述的利用第一电信号序列、第一比较器及第二比较器的比较结果选择比较器(第一比较器及第二比较器之一)，得到插入第一电信号序列的第一余差信号中，可以确定一阶增益误差及三阶增益误差，并对数字输出信号进行重建，提高adc的精度。
[0186]
下面对存在三阶级间增益误差情况下的误差确定及数字重建方案进行示例性介绍。
[0187]
请参阅图9，图9示出了根据本公开一实施例的模数转换电路的示意图。
[0188]
在一种可能的实施方式中，如图9所示，所述数字重建模块还可以包括：
[0189]
第二误差计算单元1033，可以用于利用所述第一比较器及所述第二比较器的第一判断结果信号、所述第三比较器及所述第四比较器的第二判断结果信号、所述第一电信号序列、所述第二电信号序列、所述第一判断结果信号指示所述第一比较器及所述第二比较器的比较结果不同时所述第一余差信号和所述第二余差信号经后级量化的数字信号、及所述第二判断结果信号指示所述第三比较器及所述第四比较器的比较结果不同时所述第二余差信号经后级量化的数字信号确定第二误差估计值及第三误差估计值，其中，所述第二误差估计值为计算三阶级间增益误差时的一阶级间增益误差、所述第三误差估计值为三阶级间增益误差。
[0190]
当en1、en2为真时，即双比较器组件1中双比较器的比较结果不同，和/或，双比较器组件2中的双比较器的比较结果不同，本公开实施例进行误差估计值的计算。
[0191]
在一个示例中，如图9所示，以sadc模块中基准电信号为1/16v的一路比较单元为例，一方面，本公开实施例可以将基准电信号为1/16v的比较器替换为第一比较器cmpa、第二比较器cmpb，并设置等效基准电信号分别为1/16-0.005v与1/16+0.005v，当接收到输入信号时，第一比较器cmpa、第二比较器cmpb分别将输入信号等效基准电信号进行比较，得到比较结果，比较判断单元1010将所述第一比较器cmpa和第二比较器cmpb的输出结果进行异或运算，以确定第一比较器cmpa和第二比较器cmpb的比较结果是否相同，并输出判断结果信号en1，若所述第一比较器cmpa、第二比较器cmpb的比较结果不同，所述多路选择单元1011根据第一电信号序列选通所述第一比较器cmpa或第二比较器cmpb，以使得所述mdac模块根据选通的比较器的比较结果输出第一余差信号，并将所述判断结果信号en1输出所述数字重建模块103，并且所述双比较器组件1(可称为第一双比较器组件)将所述第一余差信号级电路量化的数字信号及所述第一电信号序列输出到所述数字重建模块。
[0192]
另一方面，本公开实施例新增等效基准电信号分别为5mv、-5mv的第三比较器cmpc、第四比较器cmpd及第一开关k1、第二开关k2、第三开关k3、第一电容ce，双比较器组件2(也可称为第二比较器组件)利用第三比较器cmpc、第四比较器cmpd对输入信号进行比较得到比较结果，根据所述第三比较器cmpc及所述第四比较器cmpd的比较结果及第二电信号序列控制所述第一开关k1、第二开关k2、第三开关k3的导通状态，以使得所述mdac模块根据所述第三比较器、所述第四比较器的比较结果输出第二余差信号，其中，当所述第三比较器cmpc及所述第四比较器cmpd的比较结果不同，控制所述第三开关k3断开，并根据第二电信号序列pn2控制所述第一开关k1或所述第二开关k2导通，并将判断结果信号en2、第二电信号序列及第二余差信号经后级量化的数字信号输出到数字重建模块。
[0193]
数字重建模块根据所述第一比较器及所述第二比较器的第一判断结果信号、所述第三比较器及所述第四比较器的第二判断结果信号、所述第一电信号序列、所述第二电信号序列、所述第一判断结果信号指示所述第一比较器及所述第二比较器的比较结果不同时所述第一余差信号和所述第二余差信号经后级量化的数字信号、及所述第二判断结果信号指示所述第三比较器及所述第四比较器的比较结果不同时所述第二余差信号经后级量化的数字信号确定第二误差估计值及第三误差估计值，其中，所述第二误差估计值为计算三阶级间增益误差时的一阶级间增益误差、所述第三误差估计值为三阶级间增益误差。
[0194]
下面对第二误差计算单元1033确定第二误差估计值(一阶级间增益误差k2)、第三
误差估计值(三阶级间增益误差k3)的可能实现方式进行示例性介绍。
[0195]
在一个示例中，对一个第一级为4-bit(3-bit有效位)的流水线adc，存在级间增益误差时，第一级的余差电信号为：
[0196]vres,1
＝g1*k2*(v
in-d1)+k3*(v
in-d1)3ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(14)
[0197]
其中g1为理想情况下放大器的增益，在本例中为8。
[0198]
假设后级理想，忽略量化误差，第一级的余差电信号经过后级量化后的数字输出信号为：
[0199]dbe
＝g1*k2*(v
in-d1)+k3*(v
in-d1)3ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(15)
[0200]
当输入信号处于(1/16-0.005，1/16+0.005)时通过切换第一比较器、第二比较器的输出结果的方式插入第一电信号序列，当输入信号处于(-0.005，+0.005)时通过在mdac模块中加入第一电容ce的方式插入第二电信号序列(s＝2)，那么第二误差计算单元确定第二误差估计、第三误差估计的过程可以包括：
[0201]
记基准电信号处于1/16附近两比较器第一比较器cmpa、第二比较器cmpb的比较阈值(等效基准电信号)分别为v
cmpa
和v
cmpb
，有：
[0202][0203][0204]
第一电信号序列pn1作为控制信号选通第一比较器cmpa、第二比较器cmpb中的某一个作为第一比较器cmpa、第二比较器cmpb整体的输出结果，当pn1》0时，选择第一比较器cmpa的比较结果，此时sdac模块输出为0，当pn1《0时，选择第二比较器cmpb的比较结果，此时sdac模块输出为1/8。当输入信号处于(v
cmpa
,v
cmpb
)时，两比较器输出结果不同，二者异或运算得到的en1信号(第一判断结果信号)为正，取出此时余差对应的经后级量化的数字信号用于数字重建。
[0205]
在一个示例中，当第二误差计算单元1033收到的第一判断结果信号en1为正时，第二误差计算单元1033可以确认sdac输出的余差信号插入的第一电信号序列，第二误差计算单元1033可以获取后级的数字信号、第一电信号序列、数字输出信号，以进行误差估计值的计算和补偿。
[0206]
当输入信号vin＝1/16+δ1，其中|δ1|《0.005时，插入等效于式(1)的第一电信号序列pn1，那么第一级的余差电信号为：
[0207][0208]
假设后级理想，忽略量化误差，认为后级数字输出d
be,1
＝v
res,1
，则：
[0209][0210]
那么，
[0211][0212]
其中，δ1幅度较小，可以近似忽略，此时式(20)可整理为：
[0213][0214]
记基准电信号0v附近第三比较器cmpc及所述第四比较器cmpd的比较阈值分别为v
cmpc
和v
cmpd
，有：
[0215]vcmpc
＝-0.005
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(22)
[0216]vcmpd
＝+0.005
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(23)
[0217]
sadc模块(例如其中的控制单元1013，或者也可以是设置在adc外部的控制器)根据第三比较器cmpc及所述第四比较器cmpd的两个比较结果进行异或运算的结果和第二电信号序列pn2的正负切换mdac模块中第一电容c1的开关。
[0218]
在一个示例中，当输入信号没有落入0附近时(第三比较器cmpc及所述第四比较器cmpd的两个比较结果进行异或运算的结果为0，比较结果相同)，第一电容ce的第三开关k3导通，其余开关断开，将第一电容ce的一端切到共模电信号vcm，在一个示例中，共模电信号vcm可以为1v。
[0219]
在一个示例中，当输入信号处于(v
cmpc
,v
cmpd
)，即落入0附近时，根据异或运算的结果检测到两比较器输出结果不同，此时由利用第二电信号序列pn2控制第一电容ce的一端接入第一参考电信号vrefp或第二参考电信号vrefn，其中，第一参考电信号vrefp、第二参考电信号vrefn的大小可以根据sdac模块其他参考电信号的大小设定，第二电信号序列pn2的幅度可以根据第一电容ce与其他电容的相对大小确定，对于其具体大小，本公开实施例不做限定。
[0220]
在一个示例中，当en2等于1，且pn2》0时，第一开关k1导通，其余开关断开，第一电容c1接入第一参考电信号vrefp，当en2等于1，且pn2《0时，第二开关k2导通，其余开关断开，第一电容c1接入第二参考电信号vrefn，上述操作即插入了幅度为1/32(示例性的)的第二电信号序列pn2。
[0221]
应该说明的是，本公开实施例以第二电信号序列pn2的幅度为1/32、第一电信号序列pn1的幅度为1/16为例进行了说明，本公开实施例对第一电信号序列pn1和第二电信号序列pn2的具体幅度不做限定，第一电信号序列pn1和第二电信号序列pn2的幅度也可以取其他的数(二者不等)，在一个示例中，第一电信号序列pn1可以为1/m，其中m是原sadc的比较器数目，第二电信号序列pn2可以选其他数。其中，第一电信号序列pn1的值可以根据sadc中各个比较单元的参考电信号确定，可以是原sadc参考电信号附近(4-bit sadc中，可以包括16种选择)，而插入第二电信号序列pn2对应的第二基准电信号的值可以在(-1，+1)之间，其具体大小需要根据插pn的幅度、offset的大小，不引起摆幅增大原则确定。其中，电信号序列的幅度越大重建精度越好，然而，在当前示例中，为了控制mdac模块的输出摆幅，电信号序列应设置为小于或等于1/16，以使得摆幅在
±
1/2以内。
[0222]
记v
in
＝δ2，其中δ2绝对值小于0.005，此时余差为：
[0223][0224]
同理于输入信号处于1/16附近的情况，可以得到
[0225][0226]
其中，δ2幅度较小，可以近似忽略，此时式(25)可整理为：
[0227][0228]
式(21)与式(26)中，d
be,1
、d
be,2
、pn1、pn2均为已知，因此第二误差计算单元1033可以根据式(21)与式(26)求出第二误差估计值k2与第三误差估计值k3。
[0229]
在一个示例中，第二误差计算单元1033可以联立(21)与式(26)求出第二误差估计值k2与第三误差估计值k3，也可以采用最小二乘法等方法获得第二误差估计值k2与第三误差估计值k3，对此，本公开实施例不做限定。
[0230]
在一种可能的实施方式中，如图9所示，所述数字重建模块还可以包括：第二数字重建单元1034，可以用于利用所述第二误差估计值、第三误差估计值及所述数字输出信号得到重建后数字输出信号。
[0231]
在一个示例中，当第二误差计算单元1033根据所述第一比较器及所述第二比较器的第一判断结果信号、所述第三比较器及所述第四比较器的第二判断结果信号、所述第一电信号序列、所述第二电信号序列、所述第一判断结果信号指示所述第一比较器及所述第二比较器的比较结果不同时所述第一余差信号和所述第二余差信号经后级量化的数字信号、及所述第二判断结果信号指示所述第三比较器及所述第四比较器的比较结果不同时所述第二余差信号经后级量化的数字信号确定第二误差估计值k2及第三误差估计值k3时，第二数字重建单元1034可以用牛顿法(示例性的)、或根据一元三次方程的根的公式直接计算补偿值，并利用补偿值对数字输出信号进行重建：
[0232]dbe
＝8*k1*d
cali
+k3*d
cali
^3，其中，d
cali
表示补偿值。
[0233]
在一个示例中，第二数字重建单元1034可以将补偿值与当前级的数字输出信号进行加法运算(利用加法器)以得到重建后的数字输出信号d
out
。
[0234]
在一个示例中，本公开实施例可以利用多次计算的补偿值的平均值对数字输出信号进行重建，或根据补偿值在一定时间的趋势选择一个补偿值进行重建，这样可以降低波动，在提高adc输出精确度的同时，还可以增加稳定性。
[0235]
通过以上电路，本公开实施例可以对仅存在一阶增益误差，或存在一阶增益误差、三阶增益误差时，在不增大输出摆幅的前提下对级间增益误差进行校正，对数字输出信号进行重建，提升了adc的精度，且模拟电路代价只有3个比较器和1个电容，相较于相关技术，本公开实施例还具有成本低、功耗低、尺寸代价低等优点。
[0236]
对于三阶级间增益误差，本公开实施例还提供另一种数字重建方式。
[0237]
在一种可能的实施方式中，所述mdac模块还可以包括第二电容、第三电容，并设置于第二电容、第三电容分别对应的双比较器(未示出)，所述mdac模块用于根据所述第二电容、所述第二电容对应的双比较器、所述第三电容及所述第三电容对应的双比较器在不同的比较周期利用第三电信号序列、第四电信号序列选择的比较器输出的比较结果，得到第三余差信号及第四余差信号，
[0238]
所述数字重建模块还用于根据所述第三余差信号经后级量化的数字信号及所述第四余差信号经后级量化的数字信号对所述数字输出信号进行数字重建，输出重建后的数字输出信号。
[0239]
本公开实施例提出的模数转换电路，可以实时测量级间增益误差并根据测量得到的级间增益误差进行数字输出信号的重建，可以在不增加摆幅的前提下接近实时地测量余
差放大器的一阶、三阶增益误差，当发现级间增益误差发生变化时，及时调整校正电路的工作状态，使级间增益误差一直控制在一定范围内。
[0240]
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。