一种主动式毫米波成像系统通用型宽带低相噪捷变频源的制作方法

[0001]
本实用新型涉及捷变频源技术领域，具体涉及一种主动式毫米波成像系统通用型宽带低相噪捷变频源。


背景技术：

[0002]
随着近年来公共安全事件频发，新一代人体安检技术受到各国专家、学者关注，推动了毫米波安检成像技术的发展。毫米波安检成像技术分为主动式和被动式两类。被动式安检成像技术是接收人体辐射电磁波，由于存在人体辐射能量弱、环境温度影响大等问题，系统实际成像效果不佳。主动式安检成像技术是由天线发射一定频率电磁波信号，接收人体反射回来的电磁波，将收到的幅值和相位等信息进行处理并成像。相比于被动式安检成像技术，主动式成像技术环境适应能力更强，成像分辨率更高，成像系统也更加复杂。
[0003]
主动式毫米波安检成像系统微波部分通常由天馈组件、宽带收发通道和捷变频源组成。捷变频源为系统提供快速跳变的微波信号源，其性能将直接影响成像效果。同时捷变频源具备通道切换、调制解调、时序控制等功能，是主动式安检系统的核心部件。在实际应用中，主动式毫米波安检系统产品形式多样，设计一种通用型宽带低相噪捷变频源显得尤为重要，为此，提出一种主动式毫米波成像系统通用型宽带低相噪捷变频源。


技术实现要素：

[0004]
本实用新型所要解决的技术问题在于：如何解决捷变频源通用性较低，难以兼容多种主动式毫米波安检系统要求，提供了一种主动式毫米波成像系统通用型宽带低相噪捷变频源。
[0005]
本实用新型是通过以下技术方案解决上述技术问题的，本实用新型包括时钟模块、dds模块、倍频模块、锁相模块、中频解调模块、电源控制模块，所述时钟模块分别与所述锁相模块、所述dds模块连接，所述dds模块与所述倍频模块连接，所述锁相模块与所述中频解调模块连接，所述电源控制模块分别与所述时钟模块、所述dds模块、所述倍频模块、所述锁相模块、所述中频解调模块连接。
[0006]
优选的，所述时钟模块输出dds参考信号、锁相参考信号分别给所述dds模块、所述锁相模块。
[0007]
优选的，所述时钟模块还输出同步时钟信号给外部输出接口。
[0008]
优选的，所述dds模块与上位机连接，并输出捷变信号给所述倍频模块。
[0009]
优选的，所述倍频模块通过多次倍频将所述捷变信号频谱扩增、增加信号带宽，输出两路可切换的发射本振信号。
[0010]
优选的，所述锁相模块根据所述锁相参考信号实现多路点频输出，并解调本振信号送至所述中频解调模块，输出两路可切换的发射中频信号。
[0011]
优选的，所述中频解调模块对接收中频信号进行放大、滤波和解调，输出中频模拟信号和iq解调信号。
[0012]
优选的，所述捷变频源还包括机箱，所述时钟模块、所述dds模块、所述倍频模块、所述锁相模块、所述中频解调模块与所述电源控制模块均设置在所述机箱内部。
[0013]
优选的，所述dds模块包括控制转换芯片、fpga、dds芯片、高速时钟驱动芯片、巴伦、第一放大器、低通滤波器，所述fpga、所述dds芯片、所述巴伦、所述第一放大器、所述低通滤波器依次连接，所述控制转换芯片与所述fpga相连，所述高速时钟驱动芯片与所述dds芯片连接。
[0014]
优选的，所述倍频模块包括第二放大器、第一带通滤波器、第一倍频子模块、第二带通滤波器、第二倍频子模块、第三带通滤波器、开关、第三放大器，所述第二放大器、所述第一带通滤波器、所述第一倍频子模块、所述第二带通滤波器、所述第二倍频子模块、所述第三带通滤波器、所述开关、所述第三放大器依次连接。
[0015]
本实用新型相比现有技术具有以下优点：输出的捷变信号相位噪声低，频率调制模式可调；捷变信号经过主动式毫米波安检系统的宽带接收通道倍频后，可覆盖较宽的毫米波工作频段；发射中频、接收中频中心频率可调范围大，在仅更改倍频模块、中频解调模块滤波器性能，以及和信号处理、天馈组件软件工作协议的条件下，可兼容多种主动式毫米波安检系统。
附图说明
[0016]
图1是本实用新型实施例二中捷变频源的原理框图；
[0017]
图2是本实用新型实施例二中捷变频源的结构示意图；
[0018]
图3是本实用新型实施例二中捷变频源机箱的前面板视图；
[0019]
图4是本实用新型实施例二中捷变频源机箱的后面板视图；
[0020]
图5是本实用新型实施例二中捷变频源机箱的一侧视图；
[0021]
图6是本实用新型实施例二中捷变频源机箱的另一侧视图；
[0022]
图7是本实用新型实施例二中dds模块与倍频模块的相结合原理框图。
具体实施方式
[0023]
下面对本实用新型的实施例作详细说明，本实施例在以本实用新型技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本实用新型的保护范围不限于下述的实施例。
[0024]
实施例一
[0025]
本实施例提供一种技术方案：一种主动式毫米波成像系统通用型宽带低相噪捷变频源，包括时钟模块、dds模块、倍频模块、锁相模块、中频解调模块、电源控制模块，所述时钟模块分别与所述锁相模块、所述dds模块连接，所述dds模块与所述倍频模块连接，所述锁相模块与所述中频解调模块连接，所述电源控制模块分别与所述时钟模块、所述dds模块、所述倍频模块、所述锁相模块、所述中频解调模块连接。
[0026]
所述时钟模块输出dds参考信号、锁相参考信号分别给所述dds模块、所述锁相模块。
[0027]
所述时钟模块还输出同步时钟信号给外部输出接口。
[0028]
所述dds模块与上位机连接，并输出捷变信号给所述倍频模块。
[0029]
所述倍频模块通过多次倍频将所述捷变信号频谱扩增、增加信号带宽，输出两路可切换的发射本振信号。
[0030]
所述锁相模块根据所述锁相参考信号实现多路点频输出，并解调本振信号送至所述中频解调模块，输出两路可切换的发射中频信号。
[0031]
所述中频解调模块对接收中频信号进行放大、滤波和解调，输出中频模拟信号和iq解调信号。
[0032]
所述捷变频源还包括机箱，所述时钟模块、所述dds模块、所述倍频模块、所述锁相模块、所述中频解调模块与所述电源控制模块均设置在所述机箱内部。
[0033]
所述dds模块包括控制转换芯片、fpga、dds芯片、高速时钟驱动芯片、巴伦、第一放大器、低通滤波器，所述fpga、所述dds芯片、所述巴伦、所述第一放大器、所述低通滤波器依次连接，所述控制转换芯片与所述fpga相连，所述高速时钟驱动芯片与所述dds芯片连接。
[0034]
所述倍频模块包括第二放大器、第一带通滤波器、第一倍频子模块、第二带通滤波器、第二倍频子模块、第三带通滤波器、开关、第三放大器，所述第二放大器、所述第一带通滤波器、所述第一倍频子模块、所述第二带通滤波器、所述第二倍频子模块、所述第三带通滤波器、所述开关、所述第三放大器依次连接。
[0035]
实施例二
[0036]
如图1所示，本实施例提供一种技术方案：一种主动式毫米波成像系统通用型宽带低相噪捷变频源，包括时钟模块、dds模块、倍频模块、锁相模块、中频解调模块、电源控制模块。
[0037]
所述时钟模块内部采用恒温晶振产生基准信号，提供dds参考信号、锁相参考和同步时钟，分别给dds模块、锁相模块和外部输出接口。所述dds模块由上位机控制其工作参数，提供多种体制捷变信号给倍频模块。同时响应外部信号处理控制，产生天线阵列控制时序信号。所述倍频模块通过多次倍频将捷变信号频谱扩增，增加信号带宽，通过开关实现输出两路发射本振a\b切换信号。所述锁相模块根据锁相参考信号实现多路点频输出，解调本振信号送至中频解调模块，并通过开关实现输出两路发射中频a\b切换信号。所述中频解调模块实现接收中频信号的放大、滤波和解调，输出中频模拟信号和iq解调信号。所述电源控制模块实现dc-dc电压转换功能，并输出多路系统所需电源电压，同时实现与其余各模块连接，实现各模块间控制信号的转接。
[0038]
如图2～6所示，所述捷变频源整体结构是一个标准2u机箱，机箱内部共包含六个部件，即电源控制模块1、dds模块2、倍频模块3、中频解调模块4、锁相模块5、时钟模块6。电源控制模块未有金属壳体，安装在机箱底部并用铝制盖板保护。其他部件通过螺钉一字排列安装在机箱底部。捷变频源与外部信号接口均位于机箱的前后面板上，包含收发通道互联接口、上位机通信接口、信号处理控制接口和天线阵列控制接口。机箱前面板带有把手便于搬运，机箱侧壁配有风扇与通风孔，保证捷变频源的散热性能。
[0039]
如图7所示，所述dds模块，其特征在于，dds参考时钟首先进入高速时钟驱动芯片，然后送入dds芯片作为时钟参考信号。外部控制信号通过控制转换芯片与fpga通信，将频率调制参数下发给dds芯片，产生差分信号送至巴伦，经过后级放大、低通滤波后产生捷变信号送至倍频模块。所述倍频模块，将捷变信号放大后经过第一带通滤波器和第一倍频子模块实现第一次频谱扩展，同样经过第二带通滤波器和第二倍频子模块实现第二次频谱扩
展，经过第三带通滤波器、开关、第三放大器后，切换输出两路a\b发射本振信号。
[0040]
综上所述，该主动式毫米波成像系统通用型宽带低相噪捷变频源，输出的捷变信号相位噪声低，频率调制模式可调；捷变信号经过主动式毫米波安检系统的宽带接收通道8倍频后，可覆盖较宽的毫米波工作频段；发射中频、接收中频中心频率可调范围大，在仅更改倍频模块、中频解调模块滤波器性能，以及和信号处理、天馈组件软件工作协议的条件下，可兼容多种主动式毫米波安检系统。
[0041]
尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。