一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法

1.本发明涉及高精度逐次逼近型模数转换器结构中的比较器失调电压校准技术领域，特别是涉及一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法。


背景技术：

2.随着半导体工艺的不断进步，逐次逼近型模数转换器(successive approximation analog
‑
to
‑
digital converter，以下简称sar adc)良好的工艺缩减性和功效不断凸显，对于高精度、高速、低功耗sar adc的研究也日益深入。图1是一般的sar adc结构框图，其中关键模块主要有比较器、采样开关、数模转换器(digital
‑
to
‑
analog converter，以下简称dac)以及数字控制逻辑。sar adc的核心原理是二分搜索法。在时序的控制下，sar adc首先对输入信号进行采样，然后对采样到的信号进行量化，具体过程是根据比较器每一次的比较结果来逐次拨动成二进制排列的电容dac阵列的下极板开关，使之接到正确的电平，从而使得电容阵列上极板的电平变化不断逼近输入信号。对于追求较高精度的sar adc来说，非理想因素对于sar adc的精度影响很大，而比较器的失调电压正是其中之一。因此，在高精度sar adc中，比较器失调电压的校准是必需的。
3.目前，比较器失调电压的校准方法主要有输入失调电压存储技术、输出失调电压存储技术。图2
‑
图4是输入失调电压存储技术和输出失调电压存储技术的结构原理图。输入失调电压存储技术由于需要在比较器输入端引入电容，无法适用于带电容dac阵列的sar adc；而输出失调电压存储技术需要在比较器输出端引入电容，对于追求高精度sar adc的比较器来说，比较器增益很大可能会使比较器输出“饱和”，影响失调电压的消除效果，同时，电容的引入会对比较器的增益、带宽产生实质性的影响。


技术实现要素：

4.有鉴于此，本发明的目的在于提供一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法，该方法无需对sar adc的比较器或电容dac阵列引入额外器件就能够很好地实现比较器失调电压的消除效果。
5.为了实现上述目的，本发明采用的技术方案为：
6.一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法，所述16位低功耗逐次逼近型模数转换器包括：比较器、电容dac阵列、控制逻辑和时钟产生电路，其中，所述电容dac阵列包括完全相同的上电容阵列和下电容阵列；
7.正端输入信号通过采样开关连接到上电容阵列的上极板，该上电容阵列的上极板连接所述比较器的正输入端，负端输入信号通过采样开关连接到下电容阵列的上极板，该下电容阵列的上极板连接所述比较器的负输入端；
8.所述比较器的差分输出端通过所述控制逻辑后产生控制信号来控制上下电容阵
列的下极板开关，使上下电容阵列的下极板连接到对应的电平上，且控制信号用于控制比较器的时钟；上下电容阵列均包括高段电容阵列、中段电容阵列和低段电容阵列；
9.所述高段电容阵列通过桥接电容与所述中段电容阵列相连接，所述中段电容阵列通过桥接电容与低段电容阵列相连接；所述中段电容阵列包括校准电容cd2，所述校准电容cd2包括31个单位电容，所述低段电容阵列包括校准电容cd3，所述校准电容cd3包括15个单位电容；
10.所述失调电压校准方法包括如下步骤：
11.步骤s1、校准开始，获取比较器初始比较结果d0；
12.并且按照校准电容cd2在前，校准电容cd3在后的编序规则，对上电容阵列中的校准电容cd2以及校准电容cd3进行依次编序，获得上电容序列ci，按照相同的编序规则，对下电容阵列中的校准电容cd2以及校准电容cd3同样进行依次编序，获得相同的下电容序列ci；
13.步骤s2、从所述上电容序列ci以及所述下电容序列ci中选择第一个单位电容同时进行调整，根据获取的初始比较结果d0，调整该第一个单位电容下极板的切换位置，然后获得比较器输出的比较结果d1；
14.然后判断比较结果d1是否与初始比较结果d0相同，若不相同，则校准完成；
15.若相同，则同样根据初始比较结果d0，继续切换所述上电容序列ci以及所述下电容序列ci中第二个单位电容的下极板，获得比较器输出的比较结果d2；
16.步骤s3、判断比较结果d2与初始比较结果d0是否相同，若相同，则同样根据初始比较结果d0，继续对序列中第三个单位电容进行调整，循环进行，直到比较器输出的比较结果di与初始比较结果d0不相同；
17.步骤s4、判断i是否大于31，若i大于31，则校准完成；
18.若i小于31，将初始比较结果d0重新赋值为比较结果di，并且跳过序列中的前三十一个单位电容，根据重新赋值后的初始比较结果d0，对序列中第三十二个单位电容进行调整，获取比较结果d32；
19.步骤s5、判断比较结果d32是否与重新赋值后的初始比较结果d0相同，若不相同，则校准完成；
20.若相同，则根据重新赋值后的初始比较结果d0，对序列中下一个单位电容进行调整，循环进行，直到比较器最新的比较结果不等于重新赋值后的初始比较结果d0。
21.进一步的，根据初始比较结果d0，对序列中的单位电容进行调整具体为：
22.若初始比较结果d0为1，则将上电容序列ci中的单位电容的下极板切换到gnd，并且将下电容序列ci中的单位电容的下极板切换vdd；
23.若初始比较结果d0为0,则将上电容序列ci中的单位电容的下极板切换到vdd，并且将下电容序列ci中的单位电容的下极板切换gnd。
24.进一步的，在校准开始之前，将所述上电容序列ci以及所述下电容序列ci中电容的下极板全部接到vcm。
25.进一步的，在所述步骤s4中，若i小于31，将序列中第i个单位电容的下极板重新接到vcm。
26.进一步的，所述校准电容cd2和所述校准电容cd3的单位电容容值相同，均为1cu，
并且所述校准电容cd2中一个单位电容对应的权重是所述校准电容cd3中一个单位电容对应的权重的16倍。
27.进一步的，单位容值的大小可以根据自身要求进行选择，需要从时序、精度、功耗、面积等方面综合考虑。单位容值越小，校准的精度就越高，但是校准的速度也会降低，功耗和面积也会相应地增加。
28.本发明的有益效果是：
29.1、本发明能够有效地降低比较器的失调电压并使之满足所需的精度，提高sar adc的动态范围。
30.2、本发明无需增加额外的电容，不会对比较器的性能产生任何不良影响，只需增加一些数字控制逻辑就能够达到校准比较器失调电压的目的。
附图说明
31.图1为一般的sar adc结构框图；
32.图2为输入失调电压存储技术原理示意图；
33.图3为输出失调电压存储技术原理示意图；
34.图4为级联失调校准技术原理示意图；
35.图5为本发明设计的三段式分段电容dac阵列各部分电容的单位电容个数表；
36.图6为本发明设计的三段式分段电容dac阵列结构框图；
37.图7为本发明用于比较器失调电压校准的电容结构框图；
38.图8为本发明设计的比较器失调电压校准原理框图；
39.图9为本发明设计的比较器失调电压校准逻辑示意图；
40.图10为本发明具体应用到的比较器失调电压图。
具体实施方式
41.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
42.实施例1
43.参见图5
‑
图10，本实施例提供一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法，16位低功耗逐次逼近型模数转换器包括：比较器、电容dac阵列、控制逻辑和时钟产生电路，其中，电容dac阵列包括完全相同的上电容阵列和下电容阵列；
44.正端输入信号通过采样开关连接到上电容阵列的上极板，该上电容阵列的上极板连接比较器的正输入端，负端输入信号通过采样开关连接到下电容阵列的上极板，该下电容阵列的上极板连接比较器的负输入端；
45.比较器的差分输出端通过控制逻辑后产生控制信号来控制上下电容阵列的下极板开关，使上下电容阵列的下极板连接到对应的电平上，且控制信号用于控制比较器的时钟；上下电容阵列均包括高段电容阵列、中段电容阵列和低段电容阵列。
46.具体的说，图5为本发明设计的三段式分段电容dac阵列各部分电容的单位电容个
数表，本发明设计的三段式分段电容dac由高、中、低三段构成，其中高段电容阵列m有6位，总的单位电容个数cmt＝64cu；中段电容阵列l1有5位，总的单位电容个数cl1t＝62cu；低段电容阵列l2有4位，总的单位电容个数cl2t＝30cu；高、中、低段通过桥接电容ca1和ca2连接，桥接电容ca1和ca2设计的均为2个单位电容；高、中、低段电容阵列除了用于采样和量化的电容之外，能够用于校准比较器失调电压的电容有cd2和cd3，其中cd2有31个单位电容，cd3有15个单位电容；k1表示的是高段电容阵列的单位电容容值，k2表示的是中段电容阵列的单位电容容值，本发明设计的k1＝1，k2＝1，高段电容阵列、中段电容阵列与低段电容阵列的单位电容容值是相同的，均为1cu；
47.图6为本发明设计的三段式分段电容dac阵列结构框图，高段电容阵列通过桥接电容ca1与中段电容阵列相连接，中段电容阵列通过桥接电容ca2与低段电容阵列相连接，高段电容阵列包括cd1、c1、c2、c3、c4、c5、c6，其中cd1＝1cu，c1＝1cu，c2＝2cu，c3＝4cu，c4＝8cu，c5＝16cu，c6＝32cu；
48.中段电容阵列包括cd2、c1、c2、c3、c4、c5，其中cd2＝31cu，c1＝1cu，c2＝2cu，c3＝4cu，c4＝8cu，c5＝16cu；
49.低段电容阵列包括cd3、c1、c2、c3、c4，其中cd3＝15cu，c1＝1cu，c2＝2cu，c3＝4cu，c4＝8cu；
50.图7为本发明用于比较器失调电压校准的电容结构框图，cd2由31个单位电容cu组成，cd3由15个单位电容cu组成；虽然cd2和cd3的单位电容容值相同，但是其单位电容对应的权值是不同的，cd2中一个单位电容对应的权重是cd3中一个单位电容对应的权重的16倍；
51.图8为本发明设计的比较器失调电压校准原理框图，根据比较器的比较结果，通过比较器失调电压校准控制逻辑，切换cd2和cd3共46个单位电容的下极板开关，将下极板接到合适的电平，电平提供了三种：vref、vcm、gnd，其中vcm是vref和gnd的中间电平，在进行比较器失调电压校准之前，全部电容的下极板均接到vcm，在进行比较器失调电压校准时，根据比较器的比较结果来决定是接到vref、还是接到gnd、还是继续保持接到vcm。
52.图9为本发明设计的比较器失调电压校准逻辑示意图，cd2的31个单位电容cu和cd3的15个单位电容cu依次编序为ci，其中i为1到46之间的整数。校准开始后，比较器进行初次比较，获得比较结果d0，然后根据比较结果d0切换第一个cu的下极板开关并使之接到合适的电平，切换完成之后，比较器进行比较获得比较结果d1，如果d1＝d0，那么继续切换第2个cu，切换完成之后，比较器进行比较获得比较结果d2，如果d2＝d0，那么继续切换第3个cu，循环进行，直到比较器最新的比较结果di不等于d0为止。此时，如果i大于31，那么说明整个比较器失调电压校准完成，比较器失调电压已经在所需的精度范围之内，能够满足需求；
53.否则直接跳过cd2剩余的还未切换的单位电容，开始切换cd3中的单位电容，同时d0重新赋值为比较器最新的比较结果di，第32个单位电容切换完成之后，比较器进行比较器，获得比较结果d32，如果d32等于d0，根据d32切换第33个单位电容，然后比较器继续进行比较，如果比较结果等于d0，那么继续切换下一个单位电容，比较器继续进行比较，循环进行，直到比较器最新的比较结果di不等于d0为止，如果比较器最新的比较结果di不等于d0，那么说明整个比较器失调电压校准完成，比较器失调电压已经在所需的精度范围之内，能
够满足需求。
54.图10为本发明具体应用到的比较器失调电压图，该比较器使用的工艺是tsmc 40nm工艺，在电源电压为1.1v的情况下，比较器失调电压的平均值μ＝561.081μv,标准差σ＝4.8mv。根据3σ准则，比较器失调电压分布在(μ
‑
3σ，μ+3σ)中的概率为0.9973，也即落在(
‑
4.24mv，5.36mv)中，而本发明设计的比较器失调电压校准能够覆盖的范围为(
‑
9.13mv，9.13mv)。因此，本发明设计的比较器失调电压校准方法完全能够将比较器失调电压校正到需要的精度范围内。
55.更具体的说，本实施例提供的失调电压校准方法包括如下步骤：
56.步骤s1、校准开始，获取比较器初始比较结果d0；
57.并且按照校准电容cd2在前，校准电容cd3在后的编序规则，对上电容阵列中的校准电容cd2以及校准电容cd3进行依次编序，获得上电容序列ci，按照相同的编序规则，对下电容阵列中的校准电容cd2以及校准电容cd3同样进行依次编序，获得相同的下电容序列ci；
58.步骤s2、从上电容序列ci以及下电容序列ci中选择第一个单位电容同时进行调整，根据获取的初始比较结果d0，调整该第一个单位电容下极板的切换位置，然后获得比较器输出的比较结果d1；
59.然后判断比较结果d1是否与初始比较结果d0相同，若不相同，则校准完成；
60.若相同，则同样根据初始比较结果d0，继续切换上电容序列ci以及下电容序列ci中第二个单位电容的下极板，获得比较器输出的比较结果d2；
61.步骤s3、判断比较结果d2与初始比较结果d0是否相同，若相同，则同样根据初始比较结果d0，继续对序列中第三个单位电容进行调整，循环进行，直到比较器输出的比较结果di与初始比较结果d0不相同；
62.步骤s4、判断i是否大于31，若i大于31，则校准完成；
63.若i小于31，将初始比较结果d0重新赋值为比较结果di，并且跳过序列中的前三十一个单位电容，根据重新赋值后的初始比较结果d0，对序列中第三十二个单位电容进行调整，获取比较结果d32；
64.步骤s5、判断比较结果d32是否与重新赋值后的初始比较结果d0相同，若不相同，则校准完成；
65.若相同，则根据重新赋值后的初始比较结果d0，对序列中下一个单位电容进行调整，循环进行，直到比较器最新的比较结果不等于重新赋值后的初始比较结果d0。
66.更具体的说，在本实施例中，根据初始比较结果d0，对序列中的单位电容进行调整具体为：
67.若初始比较结果d0为1，则将上电容序列ci中的单位电容的下极板切换到gnd，并且将下电容序列ci中的单位电容的下极板切换vdd；
68.若初始比较结果d0为0,则将上电容序列ci中的单位电容的下极板切换到vdd，并且将下电容序列ci中的单位电容的下极板切换gnd。
69.本发明未详述之处，均为本领域技术人员的公知技术。
70.以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术
人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。