一种应用于图像传感器锁相环的线性相位误差比较器

本发明涉及模拟集成电路技术领域，尤其涉及一种应用于图像传感器锁相环的线性相位误差比较器。

背景技术：

近年来，cmos图像传感器因其集成度高及低成本等特点被广泛地应用到人们的生活中。锁相环(pll，phaselockloop)是cmos图像传感器中的重要组成部分，提供基本时钟信号给图像传感器中模数转换器，接口电路等模块，它对cmos图像传感器的性能有着至关重要的影响。

cmos图像传感器中，依据锁相环的类型可以分为模拟电荷泵锁相环(cppll)、全数字锁相环(adpll)。其中，模拟电荷泵锁相环具有良好的相位噪声性能、但设计复杂度和功耗较全数字锁相环高，全数字锁相环与模拟电荷泵锁相环相比具有设计复杂度低，易于工艺迁移，功耗低等特点。全数字锁相环逐渐成为锁相环电路设计的主流趋势，但是全数字锁相环由于分数相位误差比较器量化噪声的影响，带内噪声性能劣于模拟电荷泵锁相环。

时间数字转换器(tdc，timedigitalconverter)是全数字锁相环中的一个重要组成部分，用作分数相位误差比较器。分数相位误差比较器的性能直接影响着全数字锁相环的精度和功耗。相位误差比较器的两个重要性能参数是分辨率及功耗。相位误差比较器的分辨率大小直接影响着量化噪声水平的高低。如果相位误差比较器的一个单元的时间分辨率过低，将会导致相位误差比较器的量化噪声达到一个很高的水平，进一步影响锁相环的输出带内相位噪声。所以相位误差比较器的分辨率对锁相环的相位噪声有着至关重要的影响。

目前相位误差比较器所采用的架构是基于反相器和触发器的结构。相位误差比较器的分辨率主要取决于单位反相器的延迟，而单位反相器的延迟受工艺差异、温度变化、电压变化影响特别大，需要额外的补偿电路对其进行补偿。此外对于数模混合集成电路中，数字电路与模拟电路一般工作电压不同，不能共用同一套电地，功耗较高。

技术实现要素：

本发明主要解决传统分数相位误差中量化噪声难以消除的技术问题，提出一种应用于图像传感器锁相环的线性相位误差比较器，能够用于大规模图像传感器全数字锁相环中，具有低噪声、低功耗的特点。本发明能够实现线性的，连续的相位误差比较，降低相位误差比较器的量化噪声，实现低噪声锁相环。同时本发明能够降低整体电路电源电压，实现低功耗、低噪声锁相环。

本发明提供了一种应用于图像传感器锁相环的线性相位误差比较器，包括：斜坡发生器和控制信号生成电路；

所述控制信号生成电路，用于对输入参考时钟信号clka和输出时钟信号clkb进行采样和比较，生成包含有相位差信息的控制信号，用于斜坡发生器的充放电控制；

所述斜坡发生器，包括：基准电流源i_ref、电压跟随器buffer、第一电容cap、基准电压源v_ref、第一pmos晶体管mp1、第二pmos晶体管mp2、第三pmos晶体管mp3、第四pmos晶体管mp4、第五pmos晶体管mp5、第六pmos晶体管mp6、第七pmos晶体管mp7、第八pmos晶体管mp8、第九pmos晶体管mp9、第一nmos晶体管mn1和第二nmos晶体管mn2；

所述第一pmos晶体管mp1的源极接电源，第一pmos晶体管mp1的漏极和栅极与基准电流源i_ref相连；所述基准电流源i_ref相连接地；

所述第二pmos晶体管mp2、第三pmos晶体管mp3、第四pmos晶体管mp4的源级与电源相连，所述第二pmos晶体管mp2、第三pmos晶体管mp3、第四pmos晶体管mp4的栅极与第一pmos晶体管mp1的栅极相连；所述第二pmos晶体管mp2的漏极与第五pmos晶体管mp5的源极相连，所述第三pmos晶体管mp3的漏极与第六pmos晶体管mp6的源极相连，所述第四pmos晶体管mp4的漏极与第七pmos晶体管mp7的源极相连；

所述第五pmos晶体管mp5的栅极连接第一控制信号en1，所述第六pmos晶体管mp6的栅极连接第二控制信息en2，所述第七pmos晶体管mp7的栅极连接第三控制信号en3；所述第五pmos晶体管mp5、第六pmos晶体管mp6、第七pmos晶体管mp7的漏极与第八pmos晶体管mp8和第一nmos晶体管mn1的漏极相连；

所述第八pmos晶体管mp8和第一nmos晶体管mn1的源极与第九pmos晶体管mp9的漏极、第二nmos晶体管mn2的漏极以及第一电容cap的上极板相连；所述第八pmos晶体管mp8和第一nmos晶体管mn1形成第一传输门tg1；所述第九pmos晶体管mp9的漏极和第二nmos晶体管mn2形成第二传输门tg2；

所述第九pmos晶体管mp9和第二nmos晶体管mn2的源极与基准电压源v_ref的正极相连；

所述第八pmos晶体管mp8的栅极连接控制信号生成电路的第一输出信号clkab，所述第一nmos晶体管mn1的栅极连接输入参考时钟信号clka；

所述第九pmos晶体管mp9的栅极连接控制信号生成电路的第二输出信号clk2，第二nmos晶体管mn2的栅极连接第三输出信号clk2b；所述第三输出信号clk2b为第二输出信号clk2的反相信号；

所述第一电容cap的上极板与电压跟随器buffer的正输入端相连；所述电压跟随器buffer的输出端和负输入端相连；

所述第一电容cap的下极板与基准电压源v_ref的正极相连，所述基准电压源v_ref的负极接地。

优选的，所述控制信号生成电路，包括：两输入的与门、两输入的或门、d触发器、第一开关s1、第二开关s2、第一反相器和第二反相器；

所述或门的第一输入端连接输入参考时钟信号clka，所述或门的第二输入端连接输出时钟信号clkb，所述或门的输出端与第一开关s1相连；所述第一开关s1连接第一反相器；所述第一反相器输入第二输出信号clk2，输出第三输出信号clk2b；

所述与门的第一输入端连接输入参考时钟信号clka，所述与门的第二输入端连接输出时钟信号clkb，所述与门的输出端与第二开关s2相连；所述第二开关s2连接第一反相器；

所述d触发器的输入端与输出时钟信号clkb相连，所述d触发器的时钟信号与输入参考时钟信号clka相连，所述d触发器的输出q端与第二开关时钟信号clk1相连，所述d触发器的输出端与第一开关时钟信号clk1b相连；

所述第二反相器的输入端与输入参考时钟信号clka相连、所述第二反相器的输出端输出第一输出信号clkab。

优选的，还包括：开关电容阵列倍压电路；

所述开关电容阵列倍压电路，包括：第三传输门、第四传输门、第五传输门、第六传输门和第二电容；

所述第三传输门、第四传输门的输入端与电源相连；

所述第三传输门的输出端与第六传输门的输入端和第二电容的上极板相连；

所述第四传输门和第五传输门的输出端与第二电容的下极板相连；

所述第五传输门的输入端与地相连；

所述第六传输门的输出端输出倍增电压信号。

优选的，所述第二pmos晶体管mp2、第三pmos晶体管mp3、第四pmos晶体管mp4的宽长比参数相同；

所述第五pmos晶体管mp5、第六pmos晶体管mp6、第七pmos晶体管mp7的宽长比参数相同。

本发明提供的一种应用于图像传感器锁相环的线性相位误差比较器，通过控制字控制斜坡电压斜率，可实现在不同场景下的应用；通过用包含相位差信息的时钟信号控制传输门对电容进行复位和充电，能够实现连续的，高线性的相位误差比较器设计，具有高线性度，低噪声的特点。控制信号生成电路，通过与门、非门和开关来获得输入参考时钟与输出时钟的相位差信息，具有结构简单，低功耗的特点。开关电容阵列倍压电路中通过开关电容阵列对电源电压实现倍增后再对相位比较器进行供电，从而可以通过降低电源电压，实现低功耗锁相环。本发明能够实现连续的、线性的相位比较，在利用数字锁相环的优势的同时，降低噪声水平和功耗，实现低噪声低功耗锁相环，能够很好地和图像传感器中的斜坡模数转换器进行配合，实现低功耗图像传感器，提高cmos图像传感器中锁相环的精度，降低pll的噪声，同时还能够降低功耗，进而提升cmos图像传感器性能，消除了传统基于反相器的分数相位误差比较器带来的量化噪声的影响；有利于面向大规模低噪声，低功耗cmos图像传感器的设计。

附图说明

图1是本发明提供的应用于图像传感器锁相环的线性相位误差比较器的电路原理图；

图2是本发明提供的控制信号生成电路的电路原理图；

图3是本发明提供的开关电容阵列倍压电路的电路原理图；

图4为本发明提供的控制信号产生电路的工作时序图；

图5为本发明提供的应用于图像传感器锁相环的线性相位误差比较器的工作时序图。

具体实施方式

为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

如图1所示，本发明实施例提供的应用于图像传感器锁相环的线性相位误差比较器，包括：斜坡发生器、控制信号生成电路和开关电容阵列倍压电路。

所述斜坡发生器，可产生斜坡信号，实现相位的比较，包括：基准电流源i_ref、电压跟随器buffer、第一电容cap、基准电压源v_ref、第一pmos晶体管mp1、第二pmos晶体管mp2、第三pmos晶体管mp3、第四pmos晶体管mp4、第五pmos晶体管mp5、第六pmos晶体管mp6、第七pmos晶体管mp7、第八pmos晶体管mp8、第九pmos晶体管mp9、第一nmos晶体管mn1和第二nmos晶体管mn2；其中，所述第二pmos晶体管mp2、第三pmos晶体管mp3、第四pmos晶体管mp4的宽长比参数相同；第五pmos晶体管mp5、第六pmos晶体管mp6、第七pmos晶体管mp7的宽长比参数相同。

所述第一pmos晶体管mp1的源极接电源，第一pmos晶体管mp1的漏极和栅极与基准电流源i_ref相连；所述基准电流源i_ref相连接地；

所述第二pmos晶体管mp2、第三pmos晶体管mp3、第四pmos晶体管mp4的源级与电源相连，所述第二pmos晶体管mp2、第三pmos晶体管mp3、第四pmos晶体管mp4的栅极与第一pmos晶体管mp1的栅极相连；所述第二pmos晶体管mp2的漏极与第五pmos晶体管mp5的源极相连，所述第三pmos晶体管mp3的漏极与第六pmos晶体管mp6的源极相连，所述第四pmos晶体管mp4的漏极与第七pmos晶体管mp7的源极相连；

所述第五pmos晶体管mp5的栅极连接第一控制信号en1，所述第六pmos晶体管mp6的栅极连接第二控制信息en2，所述第七pmos晶体管mp7的栅极连接第三控制信号en3；所述第五pmos晶体管mp5、第六pmos晶体管mp6、第七pmos晶体管mp7的漏极与第八pmos晶体管mp8和第一nmos晶体管mn1的漏极相连；其中，第一控制信号en1、第二控制信息en2、第三控制信息en3分别为第五pmos晶体管mp5、第六pmos晶体管mp6、第七pmos晶体管mp7的控制信号，当第一控制信号en1、第二控制信息en2、第三控制信息en3置低电平时对应的晶体管导通，其漏端有电流输出至第八pmos晶体mp8和第一nmos晶体管mn1的漏端。当第一控制信号en1、第二控制信息en2、第三控制信息en3置高电平时晶体管处于关断状态，没有电流通过。通过控制第一控制信号en1、第二控制信息en2、第三控制信息en3，可以调节流过第一传输门tg1的电流大小，从而实现对比较器灵敏度的调节，以及在温度变化、工艺变化、电压变化时，对电路进行补偿。输入参考时钟信号clka和第一输出信号clkab是控制第一传输门tg1的信号，第二输出信号clk2和第三输出信号clk2b是控制第二传输门tg2的信号。第一输出信号clkab、第二输出信号clk2和第三输出信号clk2b由控制信号电路产生。

所述第八pmos晶体管mp8和第一nmos晶体管mn1的源极与第九pmos晶体管mp9的漏极、第二nmos晶体管mn2的漏极以及第一电容cap的上极板相连；其中，所述第八pmos晶体管mp8和第一nmos晶体管mn1形成第一传输门tg1；所述第九pmos晶体管mp9的漏极和第二nmos晶体管mn2形成第二传输门tg2。

所述第九pmos晶体管mp9和第二nmos晶体管mn2的源极与基准电压源v_ref的正极相连；

所述第八pmos晶体管mp8的栅极连接控制信号生成电路的第一输出信号clkab，所述第一nmos晶体管mn1的栅极连接输入参考时钟信号clka；

所述第九pmos晶体管mp9的栅极连接控制信号生成电路的第二输出信号clk2，第二nmos晶体管mn2的栅极连接第三输出信号clk2b；所述第三输出信号clk2b为第二输出信号clk2的反相信号；

所述第一电容cap的上极板与电压跟随器buffer的正输入端相连；所述电压跟随器buffer的输出端和负输入端相连；

所述第一电容cap的下极板与基准电压源v_ref的正极相连，所述基准电压源v_ref的负极接地。

所述控制信号生成电路，用于对输入参考时钟信号clka和输出时钟信号clkb进行采样和比较，生成包含有相位差信息的控制信号，用于斜坡发生器的充放电控制。如图2所示，所述控制信号生成电路，包括：两输入的与门、两输入的或门、d触发器、第一开关s1、第二开关s2、第一反相器和第二反相器；

所述或门的第一输入端连接输入参考时钟信号clka，所述或门的第二输入端连接输出时钟信号clkb，所述或门的输出端与第一开关s1相连；所述第一开关s1连接第一反相器；所述第一反相器输入第二输出信号clk2，输出第三输出信号clk2b；

所述与门的第一输入端连接输入参考时钟信号clka，所述与门的第二输入端连接输出时钟信号clkb，所述与门的输出端与第二开关s2相连；所述第二开关s2连接第一反相器；

所述d触发器的输入端与输出时钟信号clkb相连，所述d触发器的时钟信号与输入参考时钟信号clka相连，所述d触发器的输出q端与第二开关时钟信号clk1相连，所述d触发器的输出端与第一开关时钟信号clk1b相连；

所述第二反相器的输入端与输入参考时钟信号clka相连、所述第二反相器的输出端输出第一输出信号clkab。

如图3所示，所述开关电容阵列倍压电路，通过对电容充放电回路的快速切换，实现电源电压倍增，包括：第三传输门、第四传输门、第五传输门、第六传输门和第二电容；所述第三传输门、第四传输门的输入端与电源(vdd)相连；所述第三传输门的输出端与第六传输门的输入端和第二电容的上极板相连；所述第四传输门和第五传输门的输出端与第二电容的下极板相连；所述第五传输门的输入端与地相连；所述第六传输门的输出端输出倍增电压信号(vdd_double)。

本发明通过开关电容阵列倍压电路可以实现电压倍增，从而可以利用振荡器的电源电压给线性相位比较器供电。从而降低电源电压，实现低功耗锁相环的设计。

本发明实施例提供的应用于图像传感器锁相环的线性相位误差比较器的工作原理：

第一pmos晶体管mp1的漏极与基准电流源i_ref相连，从而流过第一pmos晶体管mp1的电流等于基准电流源i_ref的电流值，第一pmos晶体管mp1的栅极与第二pmos晶体管mp2、第三pmos晶体管mp3、第四pmos晶体管mp4的栅极相连，从而构成电流镜结构，得以将第一pmos晶体管mp1的电流复制给第二pmos晶体管mp2、第三pmos晶体管mp3、第四pmos晶体管mp4。第二pmos晶体管mp2、第三pmos晶体管mp3、第四pmos晶体管mp4的漏极分别与第五pmos晶体管mp5、第六pmos晶体管mp6、第七pmos晶体管mp7的源极相连，从而第五pmos晶体管mp5、第六pmos晶体管mp6、第七pmos晶体管mp7流过的电流值大小分别等于流过第二pmos晶体管mp2、第三pmos晶体管mp3、第四pmos晶体管mp4的电流值。

第五pmos晶体管mp5由第一控制信号en1控制，第六pmos晶体管mp6由第二控制信号en2控制，第七pmos晶体管mp7由第三控制信号en3控制，当其中某一控制信号开启时，流过第八pmos晶体管mp8、第一nmos晶体管mn1的电流值为一倍基准电流大小，当开启任意两个控制信号时，流过第八pmos晶体管mp8、第一nmos晶体管mn1的电流值为二倍基准电流大小，当三个控制信号全部开启时，流过第八pmos晶体管mp8、第一nmos晶体管mn1的电流值为三倍基准电流大小。通过改变开启的控制信号个数，可以实现不同大小的电流值。可以实现相位比较器灵敏度的调节，满足不同需求。与此同时还可以补偿由于电源电压变化、工艺变化、温度变化对电流大小的影响。

当控制信号开启后，本发明提出的线性相位误差比较器有两种工作状态，如图4所示。分别为当输入参考时钟信号clka相位超前于输出时钟信号clkb相位的情况，以及输入参考时钟信号clka相位滞后于输出时钟信号clkb相位的情况。

当输入参考时钟信号clka相位超前于输出时钟信号clkb时，输入参考时钟信号clka的上升沿先于输出时钟信号clkb的上升沿，第一传输门tg1开启，有电流流过开始给第一电容cap充电。第一电容cap上极板电压缓慢增加，形成向上的斜坡信号。当输入参考时钟信号clka的下降沿到来时，第一传输门tg1被关闭，第一电容cap上极板电压保持不变，不再增加。直到第二输出信号clk2的下降沿到来时，第二传输门tg2开启，第一电容cap上极板电压被复位到基准电压源v_ref的电压值大小。在此期间，电压跟随器buffer输出斜坡信号反馈给振荡器，从而实现相位的补偿。

当输入参考时钟信号clka相位滞后于输出时钟信号clkb时，输入参考时钟信号clka的上升沿晚于输出时钟信号clkb的上升沿，当输入参考时钟信号clka的上升沿到来时，第一传输门tg1开启，有电流流过开始给第一电容cap充电。第一电容cap上极板电压缓慢增加，形成向上的斜坡信号。当第二输出信号clk2的下降沿到来时，第二传输门tg2开启，第一电容cap上极板电压被复位到基准电压源v_ref的电压值大小。在此期间，电压跟随器buffer输出斜坡信号反馈给振荡器，从而实现相位的补偿。

以上线性相位误差比较器两种工作状态的区别在于第二输出信号clk2，第二输出信号clk2由控制信号产生电路产生，用来控制第九pmos晶体管mp9。

在上述说明基础上，控制信号产生电路也有两种工作状态，分别为当输入参考时钟信号clka相位超前于输出时钟信号clkb相位的情况，以及输入参考时钟信号clka相位滞后于输出时钟clkb相位的情况。

如图5所示，当输入参考时钟信号clka相位超前于输出时钟信号clkb时，输入参考时钟信号clka的上升沿先于输出时钟信号clkb的上升沿。输入参考时钟信号clka作为d触发器的时钟信号，输出时钟信号clkb作为d触发器的输入信号，输入参考时钟信号clka会对输出时钟信号clkb进行上升沿采样，由于此时输出时钟信号clkb为低电平，所以d触发器输出为低电平的第二开关时钟信号clk1，及高电平的第一开关时钟信号clk1b。所以第一开关时钟信号clk1b打开开关s1，输入参考时钟信号clka与输出时钟信号clkb经过一个或门后的信号，再经过第一开关s1输出，形成第二输出信号clk2，第二输出信号clk2经过第一反相器后形成第三输出信号clk2b信号。第二输出信号clk2及第三输出信号clk2b信号被输出给斜坡发生器作为控制信号。

当输入参考时钟信号clka相位滞后于输出时钟信号clkb时，输入参考时钟信号clka的上升沿晚于输出时钟信号clkb的上升沿。输入参考时钟信号clka作为d触发器的时钟信号，输出时钟信号clkb作为d触发器的输入信号，输入参考时钟信号clka会对输出时钟信号clkb进行上升沿采样，由于此时输出时钟信号clkb为高电平，所以d触发器输出为高电平的第二开关时钟信号clk1，及低电平的第一开关时钟信号clk1b。所以第二开关时钟信号clk1打开开关s2，输入参考时钟信号clka与输出时钟信号clkb经过一个与门后的信号，再经过第二开关s2输出，形成第二输出信号clk2，第二输出信号clk2经过第一反相器后形成第三输出信号clk2b。第二输出信号clk2及第三输出信号clk2b被输出给斜坡发生器作为控制信号。

控制信号产生电路的两种不同工作状态下，生成的第二输出信号clk2及第三输出信号clk2b的脉冲宽度具有明显差异，当工作在输入参考时钟信号clka相位超前于输出时钟信号clkb时，脉冲宽度大于半个输入参考时钟信号clka的时钟周期，因此斜坡信号幅度大，脉冲宽度长，能够更快的实现相位的补偿。当工作在输入参考时钟信号clka相位滞后于输出时钟信号clkb时，输出的控制信号脉冲宽度小于半个输入参考时钟信号clka的时钟周期，能够快速地实现两个时钟信号的边沿对齐。

除此之外，锁相环电路中振荡器工作电压低于线性相位误差比较器，因此为了降低功耗。本发明设置开关电容阵列倍压电路，将振荡器电源电压倍增后，为本发明的线性相位误差比较器提供工作电压，能够满足图像传感器的低功耗要求。

开关电容阵列倍压电路的具体工作方式分为两个阶段：第一阶段，第三传输门和第五传输门被打开，为第二电容充电，上极板被充电至vdd。随后关断第一传输门和第五传输门，打开第四传输门和第六传输门。由于第二电容两端电压不能突变，此时第二电容下极板电压为vdd，上极板电压被迫抬高直两倍为vdd_double，从而实现输出电压倍增。通过时钟信号控制四个传输门的快速开启与关断，可以实现输出电压倍增。同时还可以作为电压、温度、工艺变化时的补偿开关，在电压、温度、工艺变化时，开启电压倍增电路，增大电压，实现对pvt(process工艺，voltage电压，temprature温度)变化的补偿。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。