一种基于时间交织并行采样的数据采集系统及方法

1.本发明属于信号检测处理领域，更具体地，涉及一种基于时间交织并行采样的数据采集系统及方法。


背景技术：

2.为了提高模数转换(analogue to digital conversion，adc)的采集速率，使信号得到更好的显示，目前通常采用时间交织并行采样技术实现多通道高采样率。例如孙凯在20gsps数字示波器的数据采集模块硬件设计中，利用8片5gsps采样率的高速adc芯片通过时间交替并行采样技术实现了双通道20gsps的采样率，最终设计了由4块驱动板、4块采集板、1块处理板和1台工控机构成的采集系统。
3.失配误差是影响时间交织采样系统性能的重要因素，目前主要分为时域分析和频域分析去估计交织采样系统的失配误差。时域分析方式需要很长的收敛时间，因此人们通常主要关注失配误差估计的频域分析。j.matsuno提出利用阿达玛矩阵构造混叠信号来估计和补偿通道之间的失配误差；yongtao qiu提出通过希尔伯特滤波器与频谱位移滤波器来构造频谱中的复共轭信号，利用自相关算法完成失配误差估计。然而，对于失配误差估计的频域分析，当误差信号与输入信号在频域上混叠时，这些频域分析将达不到效果。对于后估计校正分析，将存在某些特定信号不能进行校正。对于前估计校正，它的误差估计只在输入信号前进行，不能跟随环境变化而变化，有着一定的局限性。


技术实现要素：

4.针对现有技术的缺陷和改进需求，本发明提供了一种基于时间交织并行采样的数据采集系统及方法，其目的在于提供一种前估计与后估计结合的失配误差分析校正方式，能够适应环境变化，且能够校正奈奎斯特频率范围内任意频率的任意信号。
5.为实现上述目的，按照本发明的一个方面，提供了一种基于时间交织并行采样的数据采集系统，包括：功率分配器，用于将输入的模拟信号转换为m路信号后输出，m≥2；m个采样模块，输入与所述功率分配器的m路输出分别一一对应连接，用于对所述m路信号进行交织并行采样，输出m路采样信号；处理模块，输入连接所述m个采样模块的输出，包括采样前处理子模块和采样后处理子模块，所述采样前处理子模块用于拟合计算各路采样信号的失配误差，根据各所述失配误差校正相应的采样信号，得到m路第一校正信号；当所述第一校正信号的信噪比不低于信噪比阈值时，所述采样前处理子模块输出所述m路第一校正信号；否则，所述采样后处理子模块以各路所述第一校正信号为初始校正信号，根据当前的校正信号校正相应的采样信号，直至校正后采样信号的失配误差与参考信号的失配误差相等，输出最后一次校正得到的m路第二校正信号；重构模块，输入连接所述处理模块的输出，用于对所述处理模块输出的m路信号进行重构，以得到与所述模拟信号对应的重构信号。
6.更进一步地，所述功率分配器还用于将所述模拟信号转换为m+1路信号后输出，所述m个采样模块的采样频率为f
s
/m，f
s
为所述数据采集系统的总采样频率，所述数据采集系
统还包括：参考采样模块，输入连接所述功率分配器的第m+1路输出，用于对所述功率分配器输出的第m+1路信号进行采样以得到所述参考信号，采样频率为f
s
/m+1。
7.更进一步地，所述失配误差包括偏置误差、增益误差和时间误差，所述处理模块包括加法器、乘法器和farrow滤波器，所述加法器、乘法器和farrow滤波器分别用于校正所述采样信号中的偏置误差、增益误差和时间误差，第i个采样信号的校正目标为：
[0008][0009]
其中，f
i
(n)为第i个采样信号的校正目标函数，y
i
(n)为第i个采样信号的第n个采样点经过一次所述乘法器和farrow滤波器校正后的值，xref(i+(n
‑
1)
×
m)为所述参考信号中与y
i
(n)对准的采样点的值，l为一次校正所需采样点的个数。
[0010]
更进一步地，所述farrow滤波器的系数矩阵满足：
[0011][0012][0013][0014][0015][0016]
其中，n为滤波器阶数，m为多项式阶数，a(n，m)为滤波器系数矩阵的偶数列项，b(n，m)为滤波器系数矩阵的奇数列项，n为滤波器系数矩阵行数，m
c
为偶数列项的列数，ms为奇数列项的列数，h(
·
，
·
)为滤波器系数矩阵中的元素，a为滤波器系数矩阵的偶数列项矩阵，b为滤波器系数矩阵的奇数列项矩阵，ω
k
为第k个样本的信号频率，p
k
为第k个样本的时间延迟，w(ω
k
p
k
)为第k个样本的加权系数，d
a
为第一中间矩阵，ca为第二中间矩阵，d
b
为第三中间矩阵，c
b
为第四中间矩阵，a
ij
为a中第i行第j列的元素，l为样本个数。
[0017]
更进一步地，所述a和b满足约束条件：令所述farrow滤波器的最大绝对误差、归一化的频率响应均方根误差和最大群延时误差不低于相应的阈值精度。
[0018]
更进一步地，还包括：前端模块，输入连接所述m个采样模块的输出，输出连接所述处理模块的输入，用于对所述m个采样模块输出的m路采样信号分别进行缓存与压缩，并将压缩后的m路采样信号传输至所述处理模块。
[0019]
更进一步地，还包括：时钟模块，用于基于同步差分时钟产生标准时钟信号，对所
述标准时钟信号进行倍频与扇出处理以输出采样所需的多种时钟信号，并利用低通滤波器滤除任一所述时钟信号的奇次谐波，以得到所述采样前处理子模块所需的标准正弦输入参考信号。
[0020]
更进一步地，还包括：电平转换模块，用于将输入至所述数据采集系统的电压转换为多路不同的驱动电压，以分别驱动所述功率分配器、m个采样模块、处理模块和重构模块。
[0021]
更进一步地，所述数据采集系统中热效应高于热效应阈值的区域采用增加走线宽度、增加走线厚度、设置独立平面、设置过孔、设置通风组件中的一种或多种以散热。
[0022]
按照本发明的另一个方面，提供了一种基于时间交织并行采样的数据采集方法，包括：s1，将输入的模拟信号转换为m路信号，并对所述m路信号进行交织并行采样，得到m路采样信号，m≥2；s2，拟合计算各路采样信号的失配误差，根据各所述失配误差校正相应的采样信号，得到m路第一校正信号；s3，当所述第一校正信号的信噪比不低于信噪比阈值时，输出所述m路第一校正信号；否则，以各路所述第一校正信号为初始校正信号，根据当前的校正信号校正相应的采样信号，直至校正后采样信号的失配误差与参考信号的失配误差相等，输出最后一次校正得到的m路第二校正信号；s4，对所述s3输出的m路信号进行重构，以得到与所述模拟信号对应的重构信号。
[0023]
总体而言，通过本发明所构思的以上技术方案，能够取得以下有益效果：
[0024]
(1)采用前估计与后估计的综合误差分析校正技术，前估计利用简单高效的单一正弦信号校正方式，后估计利用多目标优化算法在前估计得到的失配误差基础上进行校正，弥补了采样前估计技术误差不能跟随环境压力体积温度(pvt)变化的缺点，同时弥补了采样误差值与采集信号在某一频率域上重叠时采样后估计不能正确估计出重叠的误差参数问题，能够适应环境变化，且能够校正奈奎斯特频率范围内任意频率的任意信号；
[0025]
(2)提供了一种新的farrow滤波器系数矩阵设计方式，相对于现有farrow滤波器系数矩阵设计方式而言，在保证计算精度的基础上，降低计算复杂度，缩短计算时间；
[0026]
(3)对前端fpga中采样模块得到的采样数据进行压缩，降低了从前端fpga到后端fpga中处理模块的数据传输速率，从而降低了对前端fpga和后端fpga的硬件要求和成本；
[0027]
(4)时钟模块采用时钟两级反馈方式生成时钟信号，降低时钟信号的抖动；
[0028]
(5)在系统中热量较高区域进行相应的散热设计和/或耐热设计，避免数据采集系统因局部过热而损坏，从而提高数据采集系统的寿命。
附图说明
[0029]
图1为本发明实施例提供的基于时间交织并行采样的数据采集系统的结构框图；
[0030]
图2为本发明实施例提供的基于时间交织并行采样的数据采集系统中处理模块的结构框图；
[0031]
图3a为本发明实施例提供的m个采样模块的采样时钟时序图；
[0032]
图3b为本发明实施例提供的设置有参考adc的采样时钟时序图；
[0033]
图4a为本发明实施例提供的采样模块adc12dl3200工作时时钟的原理图；
[0034]
图4b为本发明实施例提供的采样模块adc12dl3200中时间可调延时单元的工作方式；
[0035]
图5为本发明实施例提供的基于时间交织并行采样的数据采集方法的流程图。
具体实施方式
[0036]
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0037]
在本发明中，本发明及附图中的术语“第一”、“第二”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
[0038]
图1为本发明实施例提供的基于时间交织并行采样的数据采集系统的结构框图。参阅图1，结合图2
‑
图4b，对本实施例中基于时间交织并行采样的数据采集系统进行详细说明。
[0039]
基于时间交织并行采样的数据采集系统包括功率分配器、m个采样模块、处理模块和重构模块。功率分配器用于将输入的模拟信号转换为m路信号后输出，m≥2。各采样模块的输入与功率分配器的m路输出分别一一对应连接，用于对m路信号进行交织并行采样，输出m路采样信号。采样模块例如由图1中示出的采样保持电路和模数转换器组成。m个采样模块的采样时钟时序图如图3a所示。
[0040]
处理模块的输入连接m个采样模块的输出，包括采样前处理子模块和采样后处理子模块，采样前处理子模块用于拟合计算各路采样信号的失配误差，根据各失配误差校正相应的采样信号，得到m路第一校正信号；当第一校正信号的信噪比不低于信噪比阈值时，采样前处理子模块输出m路第一校正信号；否则，采样后处理子模块以各路第一校正信号为初始校正信号，根据当前的校正信号校正相应的采样信号，直至校正后采样信号的失配误差与参考信号的失配误差相等，输出最后一次校正得到的m路第二校正信号。处理模块例如包括图1中误差估计模块和误差校正模块。重构模块的输入连接处理模块的输出，用于对处理模块输出的m路信号进行重构，以得到与模拟信号对应的重构信号。重构模块例如为图1上位机中执行并行信号重组的单元。
[0041]
根据本发明的实施例，数据采集系统还包括参考采样模块。功率分配器将模拟信号转换为m+1路信号后输出；m个采样模块和参考采样模块的输入与功率分配器的m+1路输出一一对应连接，以对接收到的信号进行采样，其中，m个采样模块的采样频率为f
s
/m，采样频率为f
s
/m+1，f
s
为数据采集系统的总采样频率。m个采样模块和参考采样模块的采样时钟时序图如图3b所示。对于任一采样模块，其某一时刻采集到的数据与参考采样模块采集到的数据相同，经过若干个采样周期后该采样模块与参考采样模块再次同时采集到同一个数据点，此时将二者采集到的数据进行对比，从而得到该采样模块相对于参考采样模块的失配误差的大小。
[0042]
根据本发明的实施例，失配误差包括偏置误差、增益误差和时间误差，处理模块包括加法器、乘法器和farrow滤波器。加法器和乘法器可以分别对采样信号中的偏置误差和增益误差进行校正。对于时间误差，本实施例中选用farrow滤波器进行校正，由此构建的处理模块的结构如图2所示，图2中未示出加法器和乘法器。第i个采样信号的校正目标为：
[0043][0044]
其中，f
i
(n)为第i个采样信号的校正目标函数，y
i
(n)为第i个采样信号的第n个采
样点经过一次乘法器和farrow滤波器校正后的值，xref(i+(n
‑
1)
×
m)为参考信号中与y
i
(n)对准的采样点的值，l为一次校正所需采样点的个数。
[0045]
处理模块首先拟合计算各路采样信号的偏置误差、增益误差和时间误差，根据各通道的偏置误差、增益误差和时间误差校正相应的采样信号，得到m路第一校正信号，此为前估计。当前估计得到的m路第一校正信号的信噪比低于信噪比阈值时，认为此时pvt发生了变化，数据采集系统可能处于pvt变化的环境中，此时进行后估计，将前估计得到的m路第一校正信号作为后校正多目标函数优化的初始解，完成多目标函数优化算法，得到pvt变化时的偏置误差、增益误差和时间误差，基于最终优化得到的误差值对各路采样信号进行校正，得到m路第二校正信号。
[0046]
对于farrow滤波器而言，n阶fir延时滤波器的每个系数都是由延时参数d的m阶多项式构成，后估计时基于当前多目标函数优化的解去调节farrow滤波器的延时参数d、加法器参数和乘法器参数，以得到新的失配误差，反复执行此操作以实现多目标函数优化算法，最终得到最优的失配误差，该最优的失配误差与参考采样模块采样信号的失配误差之间的差值最小。本实施例中，例如采用自适应权值粒子群算法进行后估计。进一步地，还可以将校正后的数字信号传入上位机中完成数字信号的调理与波形的显示。
[0047]
本实施例中，farrow滤波器的系数矩阵满足：
[0048][0049][0050][0051][0052][0053]
c
a
＝[a
ij
]，
[0054]
c
b
＝[a
ij
]，
[0055]
d
a
＝[cos(nω
k
)p
k2m
]
t
，
[0056]
d
b
＝[sin(nω
k
)p
k2m
‑1]
t
，
[0057]
其中，n为滤波器阶数，m为多项式阶数，a(n，m)为滤波器系数矩阵的偶数列项，b(n，m)为滤波器系数矩阵的奇数列项，n为滤波器系数矩阵行数，m
c
为偶数列项的列数，ms为奇数列项的列数，h(
·
，
·
)为滤波器系数矩阵中的元素，a为滤波器系数矩阵的偶数列项矩阵，b为滤波器系数矩阵的奇数列项矩阵，ω
k
为第k个样本的信号频率，p
k
为第k个样本的时间延迟，w(ω
k
p
k
)为第k个样本的加权系数，d
a
为第一中间矩阵，c
a
为第二中间矩阵，d
b
为第三中间矩阵，c
b
为第四中间矩阵，a
ij
为a中第i行第j列的元素，l为样本个数。
[0058]
矩阵a和矩阵b满足以下约束条件：令farrow滤波器的最大绝对误差、归一化的频率响应均方根误差和最大群延时误差不低于相应的阈值精度。根据该约束条件求解矩阵a和矩阵b，从而得到farrow滤波器的系数矩阵。
[0059]
根据本发明的实施例，数据采集系统还包括前端模块，前端模块例如为图1中的前端fpga。前端模块位于采样模块和处理模块之间，其输入连接m个采样模块的输出，输出连接处理模块的输入，用于对m个采样模块输出的m路采样信号分别进行缓存与压缩，并将压缩后的m路采样信号传输至处理模块。减小了数据存在传输过程中的速率，使得接口速率能够满足传输要求。
[0060]
根据本发明的实施例，数据采集系统还包括时钟模块。时钟模块用于基于同步差分时钟产生标准时钟信号，对标准时钟信号进行倍频与扇出处理以输出采样所需的多种时钟信号，并利用低通滤波器滤除任一时钟信号的奇次谐波，以得到采样前处理子模块所需的标准正弦输入参考信号。采用两级反馈的方式降低时钟抖动这个随机误差的影响，利用第一级时钟信号产生纯净的倍频信号，利用第二级时钟信号清除部分时钟抖动同时进行时钟分频，最终提供正确的时钟，最大程度减小时钟芯片带来的时钟抖动。
[0061]
时钟模块如图4a所示，通过该窗口可以实现多adc采样时钟具有确定性延迟，保证多设备稳定同步。在使用时，先将dclk和syeref应用到数据采集系统，此时sysref相对固定，然后由sysref_sel和sysref_pos确定有效的sysref采样位置。通过如图4b所示的方式调整tad值的大小实现多采样模块的采样同步。
[0062]
根据本发明的实施例，数据采集系统还包括电平转换模块。电平转换模块用于将输入至数据采集系统的电压转换为多路不同的驱动电压，以分别驱动功率分配器、m个采样模块、处理模块和重构模块。电平转换模块保证供电电源单一性，减少系统线路的复杂程度，还可以利用电容完成去耦操作，保证输入电压的稳定性。
[0063]
根据本发明的实施例，进行电源完整性pi分析，利用热仿真器查看热效应，对数据采集系统中热效应高于热效应阈值的区域采用增加走线宽度、增加走线厚度、设置独立平面、设置过孔、设置通风组件中的一种或多种以散热，由此实现整个数据采集系统的良好散热。
[0064]
对于数据采集系统pcb板的emc问题，由于关键布线层都是高频强辐射信号，靠近地平面布线能够使其信号回路面积减小，减小其辐射并减少不同关键布线层的相互干扰，本实施例中，对于图1所示结构的pcb布板分为了14层板，自上往下依次为：top(顶层)、gnd1(地层)、sig1(信号层)、gnd(地层)、sig2(信号层)、gnd3(地层)、pwr1(电源层)、pwr2(电源层)、gnd4(地层)、sig3(信号层)、gnd5(地层)、sig4(信号层)、gnd6(地层)和bottom。由于电
源平面相对于其回流地平面内缩可以有效抑制“边缘辐射”，因此电源层平面相对于地层内缩10个电源层与地层之间的距离。本实施例中电源层与地层之间距离为0.0051mm，因此电源层内缩0.051mm。同时在信号层布线中需注意，其布线投影到相邻地层时需在地层区域内减小边缘辐射与信号回流面积。此外在原理图设计与pcb布局中还需要考虑尽量减小高频回流。本实施例中，还可以对pcb板走线以及原理图进行阻抗匹配与滤波设计，最大程度上减小时钟抖动的影响。
[0065]
本发明实施例提供的数据采集系统利用时钟模块产生一个已知的正弦信号，通过多个采样模块进行采集得到低电压差分信号(low
‑
voltage differential signaling，lvds)采样数据，在前端fpga中完成数据的缓存与压缩，在后端fpga中利用前校正得到的误差参数，将其作为多目标函数优化的初始解，通过多目标函数优化完成由于pvt变化导致采样系统误差参数发生的变化值，从而得到当前时刻时间交织采样的误差值以完成时间交织并行采样的误差校正；最后在后端fpga完成多路并行信号的重组与数字滤波的降噪。
[0066]
图5为本发明实施例提供的基于时间交织并行采样的数据采集方法的流程图。参阅图5，该基于时间交织并行采样的数据采集方法包括操作s1
‑
操作s4。
[0067]
操作s1，将输入的模拟信号转换为m路信号，并对m路信号进行交织并行采样，得到m路采样信号，m≥2。
[0068]
操作s2，拟合计算各路采样信号的失配误差，根据各失配误差校正相应的采样信号，得到m路第一校正信号。
[0069]
操作s3，当第一校正信号的信噪比不低于信噪比阈值时，输出m路第一校正信号；否则，以各路第一校正信号为初始校正信号，根据当前的校正信号校正相应的采样信号，直至校正后采样信号的失配误差与参考信号的失配误差相等，输出最后一次校正得到的m路第二校正信号。
[0070]
操作s4，对操作s3输出的m路信号进行重构，以得到与模拟信号对应的重构信号。
[0071]
基于时间交织并行采样的数据采集方法与图1
‑
图4b所示实施例中基于时间交织并行采样的数据采集系统的工作原理及过程相同。本实施例未尽之细节，请参阅前述图1
‑
图4b所示实施例中基于时间交织并行采样的数据采集系统，此处不再赘述。
[0072]
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。