一种基于闭环负反馈的UPWM失真校正方法及该方法构建的数字UPWM调制器

本发明涉及数字D类音频功放领域，尤其涉及一种基于闭环负反馈的UPWM失真校正方法及该方法构建的数字UPWM调制器。

背景技术

数字D类音频功放与传统线性音频功放相比，具有电源效率高、便与数字音源接口、易集成的优点，迎合了当前电子设备便携化的发展趋势，因而成为目前功放领域的研究热点。数字D类音频功放的结构示意图如图1所示，其通常由数字均匀采样脉冲宽度调制(Uniform-Sampling Pulse Width Modulation,UPWM)调制器、功率级和模拟低通滤波器组成，其中，数字UPWM调制器通常由插值滤波器、数字Sigma-Delta调制器、UPWM发生器组成。在图1中，首先，插值滤波器对功放输入的数字音频信号进行过采样，数字Sigma-Delta调制器对过采样后的信号进行再量化和量化噪声整形，将高精度信号转换为低精度信号，同时把量化噪声转移到高频以保持输入信号基带内的信噪失真比(Signal to Noise and Distortion Ratio,SNDR)；然后，数字Sigma-Delta调制器的输出信号被UPWM发生器转化成UPWM信号；该UPWM信号驱动功率级放大，最后，放大后的UPWM信号经由模拟低通滤波器滤除高频分量输出大功率音频信号以驱动扬声器发声。

UPWM发生器主要利用UPWM技术把功放输入的数字信号转化成UPWM信号，从而使功放的功率级工作在开关状态以达到系统的高电源效率。但是UPWM技术是一种非线性的调制技术，输入的数字调制信号在经过UPWM发生器时会产生谐波失真和调制信号由于采用量化噪声整形技术而堆积在高频处的能量通过UPWM发生器反卷到音频带宽内造成的高本底噪声。

目前已经公开发表的用于数字D类音频功放的UPWM失真校正方法可以归纳为三类：伪自然采样方法、UPWM非线性失真预校正方法和闭环负反馈方法。目前已经公开发表的且校正效果较好的伪自然采样方法主要有：多项式插值牛顿-拉夫逊(Polynomial Interpolation Newton–Raphson,PI-NR)算法(Goldberg JM,Sandler M B.New high accuracy pulse width modulation based digital-to-analogue convertor/power amplifier[J].IEEE Proceedings-Circuits,Devices and Systems,1994,141(4):315-324.)、三阶拉格朗日插值(LAGrange Interpolation,LAG-I)和线性插值(Linear Interpolation,LI)合并算法(于泽琦,樊养余,史龙飞,等.一种用于数字D类功放的伪自然采样算法[J].电子与信息学报,2014,36(3):758-762.)和高计算效率算法(Chang C-M,Wu J-T.Acomputationally-efficient PWM technique for digital class-D amplifiers[C]//Proceedings of 2016International Symposium on Circuits and Systems.Montreal,QC:IEEE,2016:1946-1949.)等。伪自然采样方法虽然可以有效降低功放输出信号的谐波失真，但无法降低功放输出信号由于采用量化噪声整形技术而堆积在高频处的能量通过UPWM发生器反卷到音频带宽内造成的高本底噪声。目前已经公开发表的UPWM非线性失真预校正方法主要有：结合噪声整形技术的UPWM非线性失真预校正方法(Craven P.Toward the 24-bit DAC:novel noise-shaping topologies incorporating correction for the nonlinearity in a PWM output stage[J].Journal of the Audio Engineering Society,1993,41(5):291-313.)和基于神经网络的UPWM非线性失真预校正方法(Yang M,Oh J-H.Adaptive predistortion filter for linearization of digital PWM power amplifier using neural networks[C]//Proceedings of the 113th AES Convention.Los Angeles,California,USA,Audio Engineering Society,2002.Preprint 5657.)等。UPWM非线性失真预校正方法要想得到好的校正效果，通常需要特定的数字Sigma-Delta调制器结构或复杂的预失真滤波器，因此，设计复杂度较大，硬件实现较困难，且通用性较差。目前已经公开发表的闭环负反馈方法主要有：基于全局反馈的闭环方法(Mouton T,Putzeys B.Digital control of a PWM switching amplifier with global feedback[C]//Proceedings of the 37th AES International Conference on Class DAudio Amplification,Denmark,Audio Engineering Society,2009.Preprint9.)和基于离散时间环路滤波器补偿的闭环方法(Forzley T,Mason R.A low power class D audio amplifier with discrete time loop filter compensation[C]//Proceedings of the 2009 Joint IEEE North-East Workshop on Circuits and Systems and TAISA Conference,Toulouse,France,IEEE,2009:1-4.)等。现有的闭环负反馈方法大多都是把功率级或模拟低通滤波器的输出信号反馈到数字Sigma-Delta调制器的输入端从而形成闭环以校正UPWM引入的失真。该类方法由于需要在反馈通路中添加高精度模数转换器(Analog to Digital Conversion,ADC)，因此，增加了功放系统的实现代价与体积。此外，该类方法还会使功放产生稳定性问题且通用性较差。

技术实现要素：

针对现有用于数字D类音频功放的UPWM失真校正方法的不足，本发明提出一种基于闭环负反馈的UPWM失真校正方法及该方法构建的数字UPWM调制器，该方法不仅能降低谐波失真还能大幅降低功放输出信号的本底噪声，从而可使功放拥有较高的SNDR，同时所提方法可全数字电路实现、硬件实现简单且具有可移植性。

为了达到上述目的，本发明的技术方案是这样实现的：一种基于闭环负反馈的UPWM失真校正方法，其步骤如下：

步骤一：构造m倍插值滤波器，m为整数，把功放输入数字信号的采样频率fs提升m倍到采样频率m×fs；

步骤二：在数字Sigma-Delta调制器之前添加N倍插零值模块，N为整数，将数字Sigma-Delta调制器输入信号的采样频率提升为m×N×fs；

步骤三：在数字Sigma-Delta调制器之后添加N倍抽取模块，将数字Sigma-Delta调制器输出信号的采样频率降低为m×fs，从而确保N级UPWM发生器输入信号的采样频率仍为m×fs，输出信号的采样频率仍为m×N×fs；此时，数字Sigma-Delta调制器的输入信号和UPWM发生器的输出信号具有相同的采样频率，均为m×N×fs；

步骤四：为了使原数字Sigma-Delta调制器能够在m×N×fs的采样频率下正常工作，需要对原数字Sigma-Delta调制器的状态空间表达式进行重构，求取工作频率为m×N×fs的数字Sigma-Delta调制器的状态空间表达式；

步骤五：根据重构后的状态空间表达式，求取一组新的状态空间系数，使得在每一个的时间段内，经过添加N倍插零值模块和N倍抽取模块以及重构数字Sigma-Delta调制器后的数字D类音频功放系统与原数字D类音频功放系统等价；

步骤六：由于在音频带宽范围内，N倍抽取模块和N级UPWM发生器的增益近似为1，而且数字Sigma-Delta调制器的输入信号和UPWM发生器的输出信号的采样频率都为m×N×fs，于是将UPWM发生器的输出信号反馈到重构后的数字Sigma-Delta调制器的输入端构成闭环环路，即将N倍抽取模块和N级UPWM发生器均包含到重构后的数字Sigma-Delta调制器的环路内，构成数字闭环模块，利用数字Sigma-Delta调制器的高开环增益特性校正UPWM发生器产生的非线性失真；

步骤七：为了进一步降低系统功耗，在构成数字闭环模块时，将N倍抽取模块移动到数字Sigma-Delta调制器的量化器Q之前，从而在不影响UPWM失真校正效果和环路状态空间表达式的同时降低量化器Q的工作频率，便于硬件实现。

所述步骤二中，N倍插零值模块生成输出信号的规则是：

其中X和X′分别为N倍插零值模块的输入和输出信号，n为整数，k1为1～N的任一整数；由式(1)可知，N倍插零值模块在每个输入数据之间均匀插入(N-1)个零值，从而使X′的采样频率比X高N倍，而且k1取不同值时，N倍插零值模块在插零值时的时间点不同。

所述步骤三中，N倍抽取模块生成输出信号的规则是：

Sde_out(n)＝Sde_in(Nn+k1-1) (17)

其中Sde_in和Sde_out分别为N倍抽取模块的输入和输出信号；由式(2)可知，N倍抽取模块将Sde_in中每N个数据抽取一个进行输出，从而使Sde_out的采样频率比Sde_in低N倍，而且k1取不同值时，N倍抽取模块抽取的数据时间点不同。

所述步骤四中，原数字Sigma-Delta调制器的状态空间表达式为：

I(n+1)＝A·I(n)+Bx·X(n)+By·Y(n) (18)

Y(n)＝Q[C·I(n)+Dx·X(n)] (19)

其中I表示原数字Sigma-Delta调制器的状态变量，即原数字Sigma-Delta调制器中每个数字积分器的输出，X表示原数字Sigma-Delta调制器的输入信号，Y表示原数字Sigma-Delta调制器的输出信号，即原数字Sigma-Delta调制器中量化器的输出信号，Q表示量化器的功能函数，A表示原数字Sigma-Delta调制器的系统矩阵，Bx表示原数字Sigma-Delta调制器的输入矩阵，By表示原数字Sigma-Delta调制器的反馈矩阵，C表示原数字Sigma-Delta调制器的输出矩阵，Dx表示原数字Sigma-Delta调制器的传输矩阵；由于原数字Sigma-Delta调制器的状态空间表达式的系数是按照m×fs的工作频率进行设计的，在功放系统添加N倍插零值模块和N倍抽取模块后，原数字Sigma-Delta调制器的工作频率变为m×N×fs，原数字Sigma-Delta调制器工作频率的大幅提高会使其产生稳定性问题，从而引起振荡，因此，为了使原数字Sigma-Delta调制器能够在m×N×fs的采样频率下正常工作，需要对原数字Sigma-Delta调制器的状态空间表达式进行重构；所述步骤四中，重构后的数字Sigma-Delta调制器的状态空间表达式为：

I′(n+1)＝A′·I′(n)+Bx′·X′(n)+By′·Y′(n) (20)

Y′(n)＝Q[C′·I′(n)+Dx·X′(n)] (21)

其中I′表示重构后的数字Sigma-Delta调制器的状态变量，X′表示重构后的数字Sigma-Delta调制器的输入信号，Y′表示重构后的数字Sigma-Delta调制器的输出信号，A′表示重构后的数字Sigma-Delta调制器的系统矩阵，Bx′表示重构后的数字Sigma-Delta调制器的输入矩阵，By′表示重构后的数字Sigma-Delta调制器的反馈矩阵，C′表示重构后的数字Sigma-Delta调制器的输出矩阵，k为整数，L为数字Sigma-Delta调制器的阶数，即数字Sigma-Delta调制器所含数字积分器的个数，Dx表示重构后的数字Sigma-Delta调制器的传输矩阵；在的时间段内，用工作频率为m×fs的状态方程来描述重构后的数字Sigma-Delta调制器，可表示为：

所述步骤五中，在每一个的时间段内，使经过添加N倍插零值模块和N倍抽取模块以及重构数字Sigma-Delta调制器后的数字D类音频功放系统与原数字D类音频功放系统等价的条件为：

I1′(n)＝I(n) (23)

所述步骤五中，求取的新的状态空间系数为：

利用上述基于闭环负反馈的UPWM失真校正方法构建数字UPWM调制器，所述数字UPWM调制器包括插值滤波器、插零值模块、数字Sigma-Delta调制器的前馈通路、抽取模块、量化器和UPWM发生器；数字音频输入信号与插值滤波器相连接，插值滤波器与插零值模块相连接，插零值模块与数字Sigma-Delta调制器的前馈通路相连接，数字Sigma-Delta调制器的前馈通路与抽取模块相连接，抽取模块与量化器相连接，量化器与UPWM发生器相连接，UPWM发生器输出的UPWM信号反馈给数字Sigma-Delta调制器前馈通路的输入端构成闭环环路，该闭环环路中UPWM发生器的输出信号也与功放的功率级相连接。

所述插值滤波器为8倍插值滤波器；所述插零值模块为64倍插零值模块，该64倍插零值模块生成输出信号的规则是：

所述数字Sigma-Delta调制器的前馈通路含有8个数字积分器；所述抽取模块为64倍抽取模块，该64倍抽取模块生成输出信号的规则是：

Sde_out(n)＝Sde_in(64n) (30)

所述量化器的作用是把24位高精度输入信号转换为7位65个量化等级的低精度信号；所述UPWM发生器为64级左增长双边沿UPWM发生器。

与现有技术比较，本发明的有益效果是：

1、本发明基于闭环负反馈技术，利用数字Sigma-Delta调制器的高开环增益特性，通过构造包含数字Sigma-Delta调制器和UPWM发生器的闭环负反馈环路，使得环路的输入输出呈现线性，从而不仅能降低UPWM发生器输出信号的谐波失真还能大幅降低UPWM发生器输出信号的本底噪声。

2、本发明提出的方法可全数字电路实现、硬件实现简单、具有可移植性，并且可方便的应用到现有的数字D类音频功放系统中。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为数字D类音频功放的结构示意图；

图2为本发明实施例的数字UPWM调制器结构示意图；

图3为本发明的插值滤波器结构示意图；

图4为本发明的插零值模块的信号处理流程示意图；

图5为本发明的原数字Sigma-Delta调制器结构示意图；

图6为本发明的抽取模块的信号处理流程示意图；

图7为本发明的UPWM发生器的功能示意图；

图8为本发明的测试系统示意图；

图9为未采用UPWM失真校正方法的数字UPWM调制器输出的UPWM信号频谱图；

图10为采用本发明所提的基于闭环负反馈的UPWM失真校正方法的数字UPWM调制器输出的UPWM信号频谱图；

图11为基于本发明所提UPWM失真校正方法以及未采用UPWM失真校正方法的数字UPWM调制器输出SNDR随输入信号幅度变化的测试结果；

图12为基于本发明所提UPWM失真校正方法以及未采用UPWM失真校正方法的数字UPWM调制器输出SNDR随输入信号频率变化的测试结果。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

一种基于闭环负反馈的UPWM失真校正方法，其步骤如下。

步骤一：构造m倍插值滤波器，m为整数，把功放输入数字信号的采样频率fs提升m倍到采样频率m×fs。

步骤二：在数字Sigma-Delta调制器之前添加N倍插零值模块，N为整数，将数字Sigma-Delta调制器输入信号的采样频率提升为m×N×fs。该N倍插零值模块生成输出信号的规则是：

其中X和X′分别为N倍插零值模块的输入和输出信号，n为整数，k1为1～N的任一整数。由式(1)可知，N倍插零值模块在每个输入数据之间均匀插入(N-1)个零值，从而使X′的采样频率比X高N倍，而且k1取不同值时，N倍插零值模块在插零值时的时间点不同。

步骤三：在数字Sigma-Delta调制器之后添加N倍抽取模块，将数字Sigma-Delta调制器输出信号的采样频率降低为m×fs，从而确保N级UPWM发生器输入信号的采样频率仍为m×fs，输出信号的采样频率仍为m×N×fs。此时，数字Sigma-Delta调制器的输入信号和UPWM发生器的输出信号具有相同的采样频率，均为m×N×fs。该N倍抽取模块生成输出信号的规则是：

Sde_out(n)＝Sde_in(Nn+k1-1) (32)

其中Sde_in和Sde_out分别为N倍抽取模块的输入和输出信号。由式(2)可知，N倍抽取模块将Sde_in中每N个数据抽取一个进行输出，从而使Sde_out的采样频率比Sde_in低N倍，而且k1取不同值时，N倍抽取模块抽取的数据时间点不同。

步骤四：为了使原数字Sigma-Delta调制器能够在m×N×fs的采样频率下正常工作，需要对原数字Sigma-Delta调制器的状态空间表达式进行重构，求取工作频率为m×N×fs的数字Sigma-Delta调制器的状态空间表达式。原数字Sigma-Delta调制器的状态空间表达式为：

I(n+1)＝A·I(n)+Bx·X(n)+By·Y(n) (33)

Y(n)＝Q[C·I(n)+Dx·X(n)] (34)

其中I表示原数字Sigma-Delta调制器的状态变量，即原数字Sigma-Delta调制器中每个数字积分器的输出；X表示原数字Sigma-Delta调制器的输入信号；Y表示原数字Sigma-Delta调制器的输出信号，即原数字Sigma-Delta调制器中量化器的输出信号；Q表示量化器的功能函数；A表示原数字Sigma-Delta调制器的系统矩阵；Bx表示原数字Sigma-Delta调制器的输入矩阵；By表示原数字Sigma-Delta调制器的反馈矩阵；C表示原数字Sigma-Delta调制器的输出矩阵；Dx表示原数字Sigma-Delta调制器的传输矩阵。由于原数字Sigma-Delta调制器的状态空间表达式的系数是按照m×fs的工作频率进行设计的，在功放系统添加N倍插零值模块和N倍抽取模块后，原数字Sigma-Delta调制器的工作频率变为m×N×fs，原数字Sigma-Delta调制器工作频率的大幅提高会使其产生稳定性问题，从而引起振荡，因此，为了使原数字Sigma-Delta调制器能够在m×N×fs的采样频率下正常工作，需要对原数字Sigma-Delta调制器的状态空间表达式进行重构。重构后的数字Sigma-Delta调制器的状态空间表达式为：

I′(n+1)＝A′·I′(n)+Bx′·X′(n)+By′·Y′(n) (35)

Y′(n)＝Q[C′·I′(n)+Dx·X′(n)] (36)

其中I′表示重构后的数字Sigma-Delta调制器的状态变量；X′表示重构后的数字Sigma-Delta调制器的输入信号；Y′表示重构后的数字Sigma-Delta调制器的输出信号；A′表示重构后的数字Sigma-Delta调制器的系统矩阵；Bx′表示重构后的数字Sigma-Delta调制器的输入矩阵；By′表示重构后的数字Sigma-Delta调制器的反馈矩阵；C′表示重构后的数字Sigma-Delta调制器的输出矩阵，k为整数，L为数字Sigma-Delta调制器的阶数，即数字Sigma-Delta调制器所含数字积分器的个数；Dx表示重构后的数字Sigma-Delta调制器的传输矩阵。在的时间段内，用工作频率为m×fs的状态方程来描述重构后的数字Sigma-Delta调制器，可表示为：

步骤五：根据重构后的状态空间表达式，求取一组新的状态空间系数，使得在每一个的时间段内，经过添加N倍插零值模块和N倍抽取模块以及重构数字Sigma-Delta调制器后的数字D类音频功放系统与原数字D类音频功放系统等价。在每一个的时间段内，使经过添加N倍插零值模块和N倍抽取模块以及重构数字Sigma-Delta调制器后的数字D类音频功放系统与原数字D类音频功放系统等价的条件为：

I1′(n)＝I(n) (38)

因此，求取的新的状态空间系数为：

步骤六：由于在音频带宽范围内，N倍抽取模块和N级UPWM发生器的增益近似为1，而且数字Sigma-Delta调制器的输入信号和UPWM发生器的输出信号的采样频率都为m×N×fs，于是将UPWM发生器的输出信号反馈到重构后的数字Sigma-Delta调制器的输入端构成闭环环路，即将N倍抽取模块和N级UPWM发生器均包含到重构后的数字Sigma-Delta调制器的环路内，构成数字闭环模块，利用数字Sigma-Delta调制器的高开环增益特性校正UPWM发生器产生的非线性失真。

步骤七：为了进一步降低系统功耗，在构成数字闭环模块时，将N倍抽取模块移动到数字Sigma-Delta调制器的量化器Q之前，从而在不影响UPWM失真校正效果和环路状态空间表达式的同时降低量化器Q的工作频率，便于硬件实现。

利用上述基于闭环负反馈的UPWM失真校正方法设计了一个数字UPWM调制器，其结构示意图如图2所示。所述数字UPWM调制器包括插值滤波器、插零值模块、数字Sigma-Delta调制器的前馈通路、抽取模块、量化器和UPWM发生器；数字音频输入信号与插值滤波器相连接，插值滤波器与插零值模块相连接，插零值模块与数字Sigma-Delta调制器的前馈通路相连接，数字Sigma-Delta调制器的前馈通路与抽取模块相连接，抽取模块与量化器相连接，量化器与UPWM发生器相连接，UPWM发生器输出的UPWM信号反馈给数字Sigma-Delta调制器前馈通路的输入端构成闭环环路，该闭环环路中UPWM发生器的输出信号也与功放的功率级相连接。

图2中fs为系统输入的数字音频信号采样频率，fs等于48kHz。本发明设计的插值滤波器为实现8倍过采样的插值滤波器，统一把输入信号48kHz的采样频率提高到384kHz。该插值滤波器的结构示意图如图3所示，其由3个有限长单位冲激响应(Finite Impulse Response,FIR)半带滤波器级联构成。

图2中的插零值模块根据本发明所提供的UPWM失真校正方法构造，该插零值模块的信号处理流程示意图如图4所示。所述插零值模块为64倍插零值模块，该64倍插零值模块生成输出信号的规则是：

其中X和X′分别为该64倍插零值模块的输入和输出信号。

图2中的数字Sigma-Delta调制器的前馈通路由原数字Sigma-Delta调制器通过状态空间表达式重构得到。本发明设计的原数字Sigma-Delta调制器结构示意图如图5所示。所述的原数字Sigma-Delta调制器为8阶数字Sigma-Delta调制器，该8阶数字Sigma-Delta调制器的状态空间表达式为：

I(n+1)＝A·I(n)+Bx·X(n)+By·Y(n) (45)

Y(n)＝Q[C·I(n)+Dx·X(n)] (46)

其中I为原数字Sigma-Delta调制器的8个数字积分器的输出值；X为原数字Sigma-Delta调制器的输入信号；Y为原数字Sigma-Delta调制器的输出信号；Q为7位65级量化器的功能函数；A、Bx、By、C、Dx分别为原数字Sigma-Delta调制器的系统矩阵、输入矩阵、反馈矩阵、输出矩阵和传输矩阵，并且有

Dx＝1。

由于原8阶数字Sigma-Delta调制器的系数是按照8×fs＝384kHz的工作频率进行设计的，在系统添加64倍插零值模块后，原数字Sigma-Delta调制器的工作频率变为8×64×fs＝24.576MHz，原数字Sigma-Delta调制器工作频率的大幅提高会使其产生稳定性问题，从而引起振荡，因此，为了使原数字Sigma-Delta调制器能够在24.576MHz的采样频率下正常工作，需要对原数字Sigma-Delta调制器的状态空间表达式进行重构。重构后的数字Sigma-Delta调制器的状态空间表达式为：

I′(n+1)＝A′·I′(n)+Bx′·X′(n)+By′·Y′(n) (47)

Y′(n)＝Q[C′·I′(n)+Dx·X′(n)]n＝0,1,2 (48)

其中，I′表示重构后的数字Sigma-Delta调制器的8个数字积分器的输出值；X′表示重构后的数字Sigma-Delta调制器的输入信号；Y′表示重构后的数字Sigma-Delta调制器的输出信号；A′、Bx′、By′、C′分别表示重构后的数字Sigma-Delta调制器的系统矩阵、输入矩阵、反馈矩阵、输出矩阵，并且有：Bx′＝Bx·A′^(1-64)，By′＝By·A′^(1-64)，

图2中的抽取模块根据本发明所提供的UPWM失真校正方法构造，该抽取模块的信号处理流程示意图如图6所示。所述抽取模块为64倍抽取模块，其能够把输入信号24.576MHz的采样频率降低到384kHz。该64倍抽取模块生成输出信号的规则是：

Sde_out(n)＝Sde_in(64n) (49)

其中Sde_in和Sde_out分别为该64倍抽取模块的输入和输出信号。

本发明设计的UPWM发生器为64级左增长双边沿UPWM发生器，其功能示意图如图7所示。该64级左增长双边沿UPWM发生器能够把输入的7位65个量化等级的数字信号转化为不同脉冲宽度的UPWM信号。由于当该64级左增长双边沿UPWM发生器的输入信号采样频率为384kHz时，其输出信号采样频率为24.576MHz，与重构后的数字Sigma-Delta调制器的输入信号采样频率相同，于是可把所述的64倍抽取模块和64级左增长双边沿UPWM发生器包含在重构后的数字Sigma-Delta调制器的闭环内形成数字闭环模块。该数字闭环模块利用数字Sigma-Delta调制器的高开环增益特性使其输入输出呈现线性，从而大幅降低UPWM引入的失真。在图2的数字闭环模块中，N倍抽取模块移动到了重构后的数字Sigma-Delta调制器的量化器Q之前，这样做的目的是，在不影响UPWM失真校正效果和环路状态空间表达式的情况下，降低量化器Q的工作频率，进一步降低系统功耗。

本发明利用现场可编程门阵列(Field Programmable Gate Array,FPGA)对基于本发明所述基于闭环负反馈的UPWM失真校正方法的数字UPWM调制器进行实现，并搭建了如图8所示的测试系统以验证本发明的有益效果。在图8中，计算机首先利用MATLAB软件生成采样频率为48kHz、精度为24位的数字测试信号，该测试信号以Sony/Philips数字接口格式(Sony/Philips Digital Interface Format,S/PDIF)通过数字同轴电缆输出到数字音频接收器。然后，数字音频接收器把S/PDIF测试信号转换为集成芯片间的声音总线(Inter-IC Sound bus,I²S)格式的串行数据输出到基于FPGA的数字UPWM调制器中。最后，该数字UPWM调制器把I²S格式的串行数据转化为UPWM信号通过主控数据接口模块传输到计算机中进行分析。

在测试信号为幅度为-5dBFS、频率为6kHz的单频正弦数字信号的情况下，未采用UPWM失真校正方法的数字UPWM调制器输出的UPWM信号的频谱如图9所示；采用本发明所提的基于闭环负反馈的UPWM失真校正方法的数字UPWM调制器输出的UPWM信号频谱如图10所示。基于本发明所提UPWM失真校正方法以及未采用UPWM失真校正方法的数字UPWM调制器输出SNDR随输入信号幅度变化的测试结果(输入信号的频率固定为6kHz)如图11所示；基于本发明所提UPWM失真校正方法以及未采用UPWM失真校正方法的数字UPWM调制器输出SNDR随输入信号频率变化的测试结果(输入信号的幅度固定为-5dBFS)如图12所示。

由图9和图10可知，本发明所提UPWM失真校正方法不仅能够大幅降低数字UPWM调制器输出信号的谐波失真，而且可以有效降低数字UPWM调制器输出信号的本底噪声，从而可使数字UPWM调制器输出SNDR达到94.04dB。由图11可知，因为本发明所提UPWM失真校正方法不仅能降低UPWM发生器输出信号的谐波失真还能大幅降低UPWM发生器输出信号的本底噪声，所以在输入信号的幅度从-80dBFS逐渐增加到0dBFS的情况下，基于本发明所提方法的数字UPWM调制器输出SNDR均远高于未采用UPWM失真校正方法的数字UPWM调制器输出SNDR。由图12可知，采用本发明所提UPWM失真校正方法的数字UPWM调制器输出SNDR在输入信号频率为1kHz～10kHz范围内，均可达到90dB以上。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。