一种用于AD转换的接口电路的制作方法

一种用于ad转换的接口电路
技术领域
1.本实用新型涉及电子电路技术领域，尤其是涉及一种用于ad转换的接口电路。


背景技术：

2.ad转换即为模数转换，是把模拟信号转换成数字信号，由于ad转换芯片不能自动工作，需要给它提供相关的驱动信号才能触发它进行转换，传统的 ad转换芯片的驱动方式，采用放大控制电路的信号使其能够驱动所控制的芯片进行工作，虽实现了接口电路的基础要求，但是功能单一，且稳定性较差。
3.因此，传统的ad转换的驱动方法存在着功能单一和稳定性较差的技术问题。


技术实现要素：

4.本技术的目的在于提供一种用于ad转换的接口电路，旨在解决传统的ad 转换的驱动方法存在着功能单一和稳定性较差的技术问题。
5.本技术提供了一种用于ad转换的接口电路，用于驱动ad转换芯片，包括：
6.分频电路，与控制电路连接，用于接收时钟信号，并对所述时钟信号进行分频；
7.转换电路，与所述分频电路和所述控制电路连接，用于接收分频后的所述时钟信号和数据信号，并对所述数据信号进行转换；以及
8.输出电路，与所述转换电路和所述控制电路连接，用于对转换后的所述数据信号进行放大，以驱动所述ad转换芯片。
9.在其中一实施例中，所述分频电路采用分频器实现，所述时钟信号的分频值为20。
10.在其中一实施例中，所述转换电路采用移位寄存器和计数器将并行的所述数据信号转换为串行的所述数据信号。
11.在其中一实施例中，所述移位寄存器实现并行和串行输入和输出，所述计数器记脉冲延时将12bit并行数据和8bit地址延迟输入，同时完成延迟更新，每更新一次数据则输出一次24bit串行数据。
12.在其中一实施例中，所述输出电路采用放大器实现。
13.在其中一实施例中，所述分频电路、所述转换电路与所述输出电路集成于控制芯片，所述控制芯片采用fpga可编程控制器实现。
14.本实用新型设计的接口电路，在实现接口电路基础功能的前提下还实现了以下三方面的功能：一方面能够进行信息格式的转换，例如串行和并行的转换；二是能够协调cpu和外设两者在信息的类型和电平的差异，如电平转换驱动器、数/模或模/数转换器等；三是协调时序差异，输出数据更加稳定。不仅可以实现传统意义上对ad芯片的驱动，还可以控制信号的关断以及实现2通道的延迟更新模式设定。为ad转换芯片提供了非常好的驱动作用，可以实时控制ad转换芯片的工作状态并完成了数据通道的延迟更新模式的控制，在实际运用中可以稳定的工作。
附图说明
15.图1为本技术一实施例提供的一种用于ad转换的接口电路的模块结构示意图；
16.图2为本技术一实施例提供的一种用于ad转换的接口电路中分频电路的电路示意图；
17.图3为本技术一实施例提供的一种用于ad转换的接口电路中转换电路的电路示意图；
18.图4为本技术一实施例提供的一种用于ad转换的接口电路中输出电路的电路示意图；
19.图5为iic数据传输时序图。
具体实施方式
20.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
21.需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
22.请参阅图1，为本技术一实施例提供的一种用于ad转换的接口电路的模块结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
23.一种用于ad转换的接口电路，用于驱动ad转换芯片105，包括分频电路 101、转换电路102以及输出电路103。
24.请参阅图2，为本技术一实施例提供的一种用于ad转换的接口电路中分频电路的电路示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
25.分频电路101，与控制电路104连接，用于接收时钟信号，并对时钟信号进行分频。
26.具体地，分频电路101可采用分频器实现，分频电路101接收控制电路104 发出的时钟信号，并对时钟信号进行分频处理，时钟信号的分频值为20，分频后的时钟更适用于波形；本实施例中电路使用同步时钟，系统时钟为32mhz，在slave模式下，相位指示信号产生，使系统时钟经过分频后频率设定在 1.6mhz，实现满足时钟要求的最大数据率。
27.请参阅图3，为本技术一实施例提供的一种用于ad转换的接口电路中转换电路的电路示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
28.转换电路102，与分频电路101和控制电路104连接，用于接收分频后的时钟信号和数据信号，并对数据信号进行转换。
29.具体地，转换电路102接收控制电路104发出的数据信号，和分频电路分频后的时钟信号，转换电路可采用移位寄存器和计数器将并行的数据信号转换为串行的数据信号，并串转换是完成并行传输和串行传输这两种传输方式之间转换的技术。移位寄存器可以实现并行和串行输入和输出，本技术利用计数器记脉冲延时将12bit并行数据和8bit地址延迟输入，同时产生ldac_n信号，完成延迟更新，每更新一次数据则输出一次24bit串行数据，包括8bitbyte-command，8bit byte-high-data，8bit byte-low-data；若需延迟更新 ad
转换芯片dac，则利用命令0001将数据输入输入寄存器时ldac保持高电平，在第24个时钟周期后通过拉低ldac，异步更新所有dac输出，此时在 ldac的下降沿进行更新。
30.请参阅图4，为本技术一实施例提供的一种用于ad转换的接口电路中输出电路的电路示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
31.输出电路103，与转换电路102和控制电路104连接，用于对转换后的数据信号进行放大，以驱动ad转换芯片105。
32.具体地，输出电路可采用放大器实现，控制电路104对输出电路发送使能信号，驱动输出电路工作，输出电路对转换后的数据信号进行放大，输出电路为三态门输出电路，其有三个输出状态：高电平状态、低电平状态以及高阻状态。当使能信号oe为零时，输出电路输出为高阻态；当使能信号oe为1时，输出电路正常输出数据。
33.在其中一实施例中，分频电路101、转换电路102与输出电路103集成于控制芯片，控制芯片采用fpga可编程控制器实现。
34.本实施例中，接口电路根据信号功能将接口分为以下几个，如表1所示。
35.表1信号接口表
36.名称io属性描述备注clkin输入时钟，1.6mhz频率 sys_clkin系统时钟，32mhz rst_nin复位信号低电平有效ldac_nin延迟更新数据信号变为低电平有效din[11:o]in数据输入信号 8bit addrin地址输入 sdaout串行数据输出 sclout串行时钟输出 tran_flagin1bit有效指示信号 oein输出状态控制信号 [0037]
如图5所示，本实施例电路设计的iic数据传输协议的接口时序要求，iic 总线有两根双向信号线，一根是数据线sda，另一根是时钟线scl，scl(串行时钟线)：上升沿将数据输入到每个eeprom器件中；下降沿驱动eeprom器件输出数据，sda(串行数据线)：双向数据线，为od门，与其它任意数量的od 与oc门成“线与”关系，iic总线进行数据传送时，时钟信号scl为高电平期间，数据线sda上的数据必须保持稳定，只有在时钟线scl上的信号为低电平期间，数据线sda上的高电平或低电平状态才允许变化。
[0038]
本实施例中的接口电路，通过上述设计，可执行功能如下：
[0039]
1)全局异步复位功能——当复位信号低有效时，电路应处于复位状态，任何输入没有响应、任何触发器的输出均为初始态，当复位信号变为高电平时，电路正常工作。
[0040]
2)时钟信号——本设计采用同步时钟，即所有时序器件都采用一个时钟来驱动。时钟频率为1.6mhz；当该时钟无效时，与之相关的电路处于静止状态，输出不发生变化；时钟有效后相应的电路才会正常工作。
[0041]
3)延迟更新数据信号——本设计利用命令0001将数据输入输入寄存器时 ldac保持高电平。在第24个时钟周期后通过拉低ldac,异步更新所有dac 输出，此时在ldac的下降
沿进行更新。
[0042]
4)指示信号——在输出更新串行数据后，输出1bit有效指示信号。
[0043]
本实用新型设计的接口电路，可采用用fpga实现接口电路，在实现接口电路基础功能的前提下还实现了以下三方面的功能：一方面能够进行信息格式的转换，例如串行和并行的转换；二是能够协调cpu和外设两者在信息的类型和电平的差异，如电平转换驱动器、数/模或模/数转换器等；三是协调时序差异，输出数据更加稳定。不仅可以实现传统意义上对ad芯片的驱动，还可以控制信号的关断以及实现2通道的延迟更新模式设定。为ad转换芯片提供了非常好的驱动作用，可以实时控制ad转换芯片的工作状态并完成了数据通道的延迟更新模式的控制，在实际运用中可以稳定的工作。
[0044]
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本技术的范围。
[0045]
以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。