用于从高电平到低电平转换的电平转换电路的制作方法

1.本公开总体上涉及电平转换电路，特别的，涉及用于从高电平到低电平转换的电平转换电路。


背景技术：

2.随着集成电路产业的不断发展，芯片技术的不断更新，系统复杂度不断提升，同一系统中芯片之间的逻辑通信越来越必不可少。但是不同芯片之间的逻辑电平并不完全一致，芯片内常用的器件也有高压器件和低压器件之分，当两个芯片通信时输入逻辑电平和输出电平不同，就不能直接进行芯片级联应用，高电平直接驱动低压器件会造成电路损坏，此时就需要电平转换电路实现逻辑驱动。而且随着目前信号的频率不断升高，对电平转换电路的速度要求也日益提高。


技术实现要素：

3.技术问题
4.常规的电平转换电路level shift可以实现低电平向高电平传输，但是针对高电平驱动低电平电路，市场上已有的电平转换器件普遍封装尺寸大、成本高。另外，取决于分压电阻值的大小，有可能出现漏电和增加电路面积以及提高成本的问题。同时，当电路存在较大的寄生电容时，也有可能会有过长的电平转换时间的问题，甚至不能转换到目标电平，造成误码。
5.解决方案
6.本发明的实施例提供了一种用于从高电平向低电平转换的电平转换电路，所述电平转换电路包括：分压电路，其被配置为对输入电压进行分压，以从输出节点输出输出电压；加速电路，其被配置为通过第一电容器来快速将第一晶体管切换到导通来在所述输入电压切换时使所述输出电压快速切换；钳位保护电路，其被配置为在所述输入电压切换时防止所述输出电压上跳。
7.本发明的实施例提供了一种用于从高电平向低电平转换的电平转换电路，其中，所述分压电路包括在接收所述输入电压的输入节点和接地节点之间串联连接的n个分压二极管，其中n为大于等于2的自然数。
8.本发明的实施例提供了一种用于从高电平向低电平转换的电平转换电路，其中，所述分压电路还包括串联进所述n个分压二极管的m个电阻器，以对所述分压电路进行细调节，其中m为大于等于0的自然数。
9.本发明的实施例提供了一种用于从高电平向低电平转换的电平转换电路，其中，所述n个分压二极管和所述m个电阻器中的任一点可以作为所述输出节点。
10.本发明的实施例提供了一种用于从高电平向低电平转换的电平转换电路，其中，所述第一电容器的一端连接到所述输入节点，另一端连接到所述第一晶体管的栅端。
11.本发明的实施例提供了一种用于从高电平向低电平转换的电平转换电路，其中，
所述第一晶体管的源极和漏极分别与所述输出节点和接地节点连接，并且其栅极与所述第一电容器的一端连接。
12.本发明的实施例提供了一种用于从高电平向低电平转换的电平转换电路，其中，所述加速电路还包括第一电阻器，所述第一电阻器连接在所述输出节点和所述第一晶体管的栅端。
13.本发明的实施例提供了一种用于从高电平向低电平转换的电平转换电路，其中，所述第一电阻器的电阻值大于第一阈值。
14.本发明的实施例提供了一种用于从高电平向低电平转换的电平转换电路，其中，所述钳位保护电路包括第二晶体管和第二电容器，其中，所述第二晶体管的栅极与第一晶体管的栅极通过第二电容器连接，并且被配置为在电平从低到高进行切换时，使得在所述第一晶体管的栅极上跳过冲时瞬间产生一个下拉信号。
15.本发明的实施例提供了一种用于从高电平向低电平转换的电平转换电路，其中，所述钳位保护电路还包括第二电阻器，其中，所述第二电阻器被连接在所述第二晶体管的栅极和接地节点之间，并且作为偏置电阻防止所述第二晶体管在正常工作时漏电。
16.本发明的实施例提供了一种用于从高电平向低电平转换的电平转换电路，其中，所述钳位保护电路还包括钳位二极管，其中，所述钳位二极管的正端接地，并且其负端连接至所述第二晶体管的栅极，以对所述第二晶体管的栅端产生钳位作用。
17.本发明的实施例提供了一种用于从高电平向低电平转换的电平转换电路，其中，所述输出节点和接地节点之间还包括用于后级低电平逻辑电路的等效寄生电容。
18.技术效果
19.本公开通提出了一种用于从高电平到低电平转换的电平转换电路，在不增加额外功耗的前提下，有效减小了现有电路的芯片面积，同时在电平转换电路中加入加速电路和钳位保护电路，实现了逻辑电平从高到低和从低到高的快速响应，且不会使后级低电平逻辑芯片内的低压晶体管产生损坏。满足了多芯片的复杂系统中，不同电平的芯片间的级联应用。
附图说明
20.从以下结合附图的描述中，本公开的特定实施例的上述和其他方面、特征和优点将变得更加明显，其中：
21.图1是示出用于从高电平到低电平转换的电平转换电路的信号流程图；
22.图2是示出包括单独的电阻分压电路的电平转换电路；
23.图3是示出包括单独的电阻分压电路的电平转换电路的信号变化仿真图；
24.图4是示出根据本公开的实施例的电平转换电路的电路原理图；
25.图5是示出根据本公开的实施例的电平转换电路的信号变化仿真图；并且
26.图6是示出不包括钳位电路电平转换电路的信号变化仿真图。
具体实施方式
27.在进行下面的详细描述之前，阐述贯穿本专利文件使用的某些单词和短语的定义可能是有利的。术语“包括”和“包含”及其派生词是指包括但不限于。术语“或”是包含性的，
意思是和/或。短语“与
……
相关联”及其派生词是指包括、包括在
……
内、互连、包含、包含在
……
内、连接或与
……
连接、耦接或与
……
耦接、与
……
通信、配合、交织、并列、接近、绑定或与
……
绑定、具有、具有属性、具有关系或与
……
有关系等。术语“控制器”是指控制至少一个操作的任何设备、系统或其一部分。这种控制器可以用硬件、或者硬件和软件和/或固件的组合来实施。与任何特定控制器相关联的功能可以是集中式的或分布式的，无论是本地的还是远程的。短语“至少一个”，当与项目列表一起使用时，意指可以使用所列项目中的一个或多个的不同组合，并且可能只需要列表中的一个项目。例如，“a、b、c中的至少一个”包括以下组合中的任意一个：a、b、c、a和b、a和c、b和c、a和b和c。
28.贯穿本专利文件提供了其他特定单词和短语的定义。本领域普通技术人员应该理解，在许多情况下，即使不是大多数情况下，这种定义也适用于这样定义的单词和短语的先前和将来使用。
29.在本专利文件中，变换块的应用组合以及子变换块的划分层级仅用于说明，在不脱离本公开的范围内，变换块的应用组合以及子变换块的划分层级可以具有不同的方式。
30.以下讨论的图1至图6以及用于描述本专利文档中的本公开的原理的各种实施例仅作为说明，并且不应以任何方式解释为限制本公开的范围。本领域技术人员将理解，本公开的原理可以在任何适当布置的系统或设备中实施。
31.图1是示出用于从高电平到低电平转换的电平转换电路的信号流程图。
32.在图1中，高电平逻辑电路内的器件为例如耐压3.6v的高压晶体管，产生电压信号ctrl_in，进入逻辑电平转换电路。逻辑电平转换电路对电平进行由高到低的转换后产生电压信号ctrl_out，进入低电平逻辑电路。低电平逻辑电路内的器件为例如耐压1.8v的低压晶体管。
33.图2是示出包括单独的电阻分压电路的电平转换电路。
34.如图2所示，目前简单的用于从高电平到低电平转换的电平转换电路普遍采用电阻分压的方式进行电平转换，这种电路包括串联连接的分压电阻器r1和r2，并且还包括与分压电阻器r2并联的寄生电容器cp。这种方式分压精度很高，但是当分压电阻器r1和r2的值选择较小时会有较大的漏电，会增加电路功耗；当分压电阻器r1和r2的值选择较大时又会增加电路面积，提高成本。同时，单纯的采用电阻分压会限制电压跳变的速度。例如，当需要驱动带有较大寄生电容器cp的电路时，电平转换时间会很长。
35.图3是示出包括单独的电阻分压电路的电平转换电路的信号变化仿真图。
36.在图3中，示出了这种电路结构的仿真结果。当ctrl_in电压从3.6v向0v跳变时，ctrl_out从1.8v到0v的相应时间很长，短时间只能跳变到1.5v。因此，这种电路在高速电平转换时可能会出现误码。
37.图4为根据本公开的实施例的电平转换电路的电路原理图。
38.在图4中，根据本公开的实施例的电平转换电路包括分压电路101、加速电路102和钳位保护电路103。
39.根据本公开的实施例，分压电路101包括：电阻器r11和r21，分压二极管d11、d12、d13、d21、d22、d23。输入电压ctrl_in通过输入节点进入电平转换电路的分压电路101，其中二极管d11、d12、d13和二极管d21、d22、d23串行连接在输入节点和接地节点之间，并且6个二极管尺寸完全一致，使得等比例分压ctrl_in。根据本公开的实施例，电阻器r11和r21还
可以串联进d13和d23之间，以进行电压细调节。经过二极管和电阻器串联分压后，从电阻器r11和电阻器r21之间的输出节点输出输出电压。根据本公开的实施例，输入电压ctrl_in的电平为3.6v，并且输出电压ctrl_out的电平为1.8v。
40.加速电路102包括：信号传输电容c1，偏置电阻器r1和pmos晶体管mp1。电容c1、晶体管mp1、电阻器r1共同构成电平转换电路的加速电路。其中电容c1一端连接至输入节点，另一端连接至mp1的栅端；电阻器r1一端连接至输出节点，另一端连接至mp1的栅端；晶体管mp1源端连接至输出节点，漏端接地。此外，偏置电阻器r1的阻值很大(多达数千欧姆或数十千欧姆)。在正常工作时为mp1的栅端提供一个直流电压信号，使得mp1管子关断，不会产生漏电。当逻辑电平从高到低进行切换时，ctrl_in的电平从3.6v跳变到0v，电容c1连接输入节点和mp1的栅端，会使得mp1的栅端在短时间内被快速下拉，mp1瞬间被打开，从而mp1的源端电压被加速下拉到地，即电平转换电路的输出电压ctrl_out快速从1.8v跳变至0。
41.钳位保护电路103包括：信号传输电容c2，偏置电阻器r2，钳位二极管d0和nmos晶体管mn1。
42.电容c2、晶体管mn1、电阻器r2、二极管d0共同构成钳位保护电路。其中电容c2一端与mp1的栅端连接，另一端与mn1的栅端连接；电阻器r2一端连接至mn1的栅端，另一端接地；二极管d0正端接地，负端连接至mn1的栅端；mn1的栅端与c2、r2、d0相连，漏端与mp1的栅端相连，源端接地。其中电阻器r2为偏置电阻，在正常工作时为mn1的栅端提供一个直流电压信号，使得mn1管子关断，不会产生漏电。当逻辑电平从低到高进行切换时，ctrl_in的电平从0v跳变到3.6v，由于引入了加速电路，输出电压ctrl_out会产生一个上跳过冲，电压瞬间大于1.8v，这样会损坏晶体管mp1和后级的低电平逻辑电路。加入钳位保护电路后，在电平从低到高进行切换时，电容c2连接mp1和mn1的栅端，mn1会在mp1的栅端上跳过冲时瞬间产生一个下拉信号，防止低压晶体管被损坏。由于电容c2也会产生耦合信号，mn1的栅端会产生负压状态，二极管d0正端接地，负端连接至mn1的栅端，对mn1的栅端产生钳位作用，保护了晶体管mn1。
43.根据本公开的实施例，电平转换电路还可以包括寄生电容cp，寄生电容cp为ctrl_out信号需要驱动的后级低电平逻辑电路输入端的等效寄生电容。
44.根据本公开的实施例，ctrl_in信号经过电阻和二极管组合分压后，直流工作点的高电平电压由3.6v逻辑电压变为1.8v。
45.图5为根据本公开的实施例的包括钳位电路的电平转换电路的信号变化仿真图。
46.在图5中，示出了包括钳位电路的电平转换电路的仿真结果。当高电平逻辑电路产生的电压信号ctrl_in从高电平3.6v跳变到低电平0v时，电容c1瞬态进行充放电，由于偏置电阻r1阻值很大，晶体管mp1的栅端在瞬态被快速下拉，即电平转换电路的输出电压ctrl_out快速从1.8v跳变至0v。此时钳位保护电路中的nmos晶体管mn1为关断状态，不会对电路加速下拉产生影响。
47.当高电平逻辑电路的输出信号ctrl_in从低电平0v跳变到高电平3.6v时，如图5中标注点m3所示，电容c2连接mp1和mn1的栅端，mn1会在mp1栅端上跳过冲时瞬间产生一个下拉信号，防止低压晶体管被损坏。由于电容c2也会产生耦合信号，mn1栅端会产生负压状态，二极管d0正端接地，负端连接至mn1栅端，对mn1管子的栅端产生钳位作用，也保护了晶体管mn1。这样就实现了ctrl_in从低电平到高电平跳变时，输出信号ctrl_out快速响应且不会
产生过冲。
48.图6是示出不包括钳位电路的电平转换电路的信号变化仿真图。
49.在图6中，示出了不包括钳位电路的电平转换电路的仿真结果。当高电平逻辑电路的输出信号ctrl_in从低电平0v跳变到高电平3.6v时，如果没有钳位保护电路电容c2、晶体管mn1、电阻r2和二极管d0，当逻辑电平从低到高进行切换时，由于引入了加速电路，输出电压ctrl_out会产生一个上跳过冲至2.1v，如图6中标注点m0所示，电压瞬间大于1.8v。由于电平转换电路和后级的低电平逻辑电路采用的都是低耐压晶体管，电压过冲会使电路损坏。
50.文本和附图仅作为示例提供，以帮助理解本公开。它们不应被解释为以任何方式限制本公开的范围。尽管已经提供了某些实施例和示例，但是基于本文所公开的内容，对于本领域技术人员而言显而易见的是，在不脱离本公开的范围的情况下，可以对所示的实施例和示例进行改变。
51.本公开通提出了一种用于从高电平到低电平转换的电平转换电路，在不增加额外功耗的前提下，有效减小了现有电路的芯片面积，同时在电平转换电路中加入加速电路和钳位保护电路，实现了逻辑电平从高到低和从低到高的快速响应，且不会使后级低电平逻辑芯片内的低压晶体管产生损坏。满足了多芯片的复杂系统中，不同电平的芯片间的级联应用。
52.尽管已经用示例性实施例描述了本公开，但是可以向本领域技术人员建议各种改变和修改。本公开旨在涵盖落入所附权利要求范围内的这种改变和修改。
53.本发明中的任何描述都不应被理解为暗示任何特定的元件、步骤或功能是必须包括在权利要求范围内的必要元件。专利主题的范围仅由权利要求限定。