模数转换器及控制方法与流程

模数转换器及控制方法
1.本技术要求于2021年1月29日提交的题为“adc apparatus and control method”的美国临时申请第63/143,537号的权益以及要求于2021年12月16日提交的美国正式申请第17/644,589号的权益，该申请通过引用并入本文。
技术领域
2.本发明涉及模数转换器(adc)，并且在特定实施例中，涉及逐次逼近adc。


背景技术：

3.adc通常用于电子系统中以将模拟信号转换为数字信号。数字信号可以由各种数字处理器进一步处理，例如数字音频/视频处理器、无线通信处理器等。在某些应用中，adc可以作为独立的半导体器件来实现。或者，adc可以与其他电路集成在单个集成电路上。在各种adc中，逐次逼近型adc被广泛应用于各种需要良好分辨率和精度的应用中。
4.逐次逼近adc通过在多个时钟周期内将数模转换器(dac)的各种输出值与输入模拟信号进行比较来将模拟信号转换为数字信号。例如，在第一个转换周期中，数字信号的最高有效位(msb)是通过比较输入模拟信号与dac的中量程输出(即对应于100...00的模拟输出，其中dac的msb设置为逻辑1)来确定的。如果输入模拟信号的值大于dac的中量程输出，则数字信号的msb设置为逻辑1。另一方面，如果输入模拟信号的值小于dac的中量程输出，则数字信号的msb设置为逻辑零。在第二个转换周期中，根据第一个转换周期的结果，将输入模拟信号与dac的1/4量程或3/4量程输出进行比较。在第二个转换周期中，确定第二个最高有效位。上述比较方法一直持续到数字信号的最低有效位(lsb)。一旦确定了lsb，模数转换就完成了，数字信号存储在逐次逼近adc的寄存器中。
5.通用分辨率的逐次逼近adc(例如，10位分辨率)对于大多数应用来说就足够了。然而，在某些应用中可能需要更高分辨率的逐次逼近adc(例如11位或12位分辨率)。期望有一种简单可靠的方法来提高通用分辨率逐次逼近adc的分辨率，以满足不同的应用需求。


技术实现要素：

6.本公开的优选实施例通过将数控偏移电压添加到逐次逼近的比较级中来提供更高分辨率的逐次逼近adc来解决或规避这些和其他问题的。
7.根据一个实施例，一种将模拟输入信号转换为数字输出信号的方法包括将数控偏移电压添加到逐次逼近模数转换器电路的比较级中，其中数控偏移电压呈周期性重复，每个周期内包括至少2
(k+1)
个电压步进，且每个电压步进的值分别等于与n位的数字信号的最低有效位(lsb)对应的模拟电压(alsb)的整数倍乘以2
(-k)
，根据至少2
(k+1)
步数控偏移电压，操作逐次逼近模数转换器电路顺序产生至少2
(k+1)
个n位数字信号，将至少2
(k+1)
个n位数字信号相加得到相加结果，并通过除法模块对相加结果进行除法得到具有(n+k)位的数字信号。
8.根据另一个实施例，转换器包括被配置为接收采样和保持模块的输出信号和数模
转换器的输出的比较级、被配置为生成数控偏移电压的偏移电压发生器，该数控偏移电压被添加到比较级的一个输入中，并且其中数控偏移电压呈周期性重复，且每个周期内包括至少2
(k+1)
个电压步进，逐次逼近逻辑模块被配置为接收比较级的输出信号，并基于至少2
(k+1)
步的数控偏移电压，产生至少2
(k+1)
个n位数字信号，求和模块被配置为接收逐次逼近逻辑模块的输出信号，以及除法器模块被配置为接收由求和模块生成的求和结果，其中转换器被配置为基于至少2
(k+1)
步的数控偏移电压生成具有(n+k)位的数字信号。
9.根据又一实施例，一种方法包括将数控偏移电压添加到逐次逼近模数转换器电路的比较级中，其中数控偏移电压呈周期性重复，且每个周期内包括至少2
(k+1)-1个电压步进，每个电压步进的值为与n位的数字信号的最低有效位lsb所对应的模拟电压(alsb)的整数倍与2
(-k)
的乘积，其中数控偏移电压在alsb的(2
(-k)-1)倍到alsb的(1-2
(-k)
)倍之间，操作逐次逼近模数转换器电路，基于至少2
(k+1)-1步的数控偏移电压，依次产生至少2
(k+1)-1个n位数字信号，计算2
(k+1)-1个n位数字信号的加权和，得到一个求和结果，其中将零电压偏移下逐次逼近模数转换器的输出信号对应的n位数字信号与求和结果相加两次，并通过除法器模块对求和结果进行除法，得到(n+k)位的数字信号。
10.前面已经相当宽泛地概述了本公开的特征和技术优点，以便可以更好地理解以下公开的详细描述。本公开的附加特征和优点将在下文中描述，其形成本公开的权利要求的主题。本领域技术人员应当理解，所公开的概念和具体实施例可以容易地用作修改或设计用于实现与本公开内容的相同目的的其他结构或过程的基础。本领域技术人员还应该认识到，这样的等效构造不脱离所附权利要求中阐述的本公开的精神和范围。
附图说明
11.为了更完整地理解本公开及其优点，现结合附图参考以下描述，其中：
12.图1图示了根据本公开的各种实施例的逐次逼近adc的框图；
13.图2图示了根据本公开的各种实施例的包括添加到输入电压路径中的数控偏移电压的逐次逼近adc的框图；
14.图3图示了根据本公开的各种实施例的包括添加到adc参考电压路径中的数控偏移电压的逐次逼近adc的框图；
15.图4图示了根据本公开的各种实施例的包括通过输入电压缓冲器添加到输入电压路径中的数控偏移电压的逐次逼近adc的框图；
16.图5示出了根据本公开的各种实施例的图4中所示的逐次逼近adc的示意图；
17.图6示出了根据本公开的各种实施例的图2中所示的逐次逼近adc的时序图；
18.图7示出了根据本公开的各种实施例的用于实现更高分辨率adc的方法的流程图；
19.图8示出了根据本公开的各种实施例的图2中所示的逐次逼近adc的另一时序图；以及
20.图9示出了根据本公开的各种实施例的用于实现更高分辨率adc的另一种方法的流程图。
21.除非另有说明，不同图中对应的数字和符号一般指对应的部分。绘制附图是为了清楚地说明各种实施例的相关方面并且不一定按比例绘制。
具体实施方式
22.下面详细讨论当前优选实施例的制作和使用。然而，应当理解，本公开提供了可以体现在多种特定上下文中的许多适用的发明概念。所讨论的具体实施例仅用于说明制作和使用本公开的具体方式，并不限制本公开的范围。
23.将关于特定上下文中的优选实施例来描述本公开，即更高分辨率的逐次逼近adc。然而，本公开也可以应用于将模拟信号转换为数字信号的各种系统和应用。在下文中，将参考附图详细解释各种实施例。
24.图1图示了根据本公开的各种实施例的逐次逼近adc的框图。逐次逼近adc 100包括采样保持模块112、比较级114、逐次逼近逻辑模块116、数模转换器(dac)118、求和模块120和除法器模块122。逐次逼近adc 100还包括数控偏移电压(未示出但在图2-5中示出)。根据不同的设计需要，可以将数控偏移电压添加到输入电压路径中(例如，图2中所示的逐次逼近adc 200)。或者，数控偏移电压可以被添加到adc参考电压路径中(例如，图3中所示的逐次逼近adc 300)。此外，可以通过电压缓冲器(例如，图4中所示的逐次逼近adc 400)将数控偏移电压添加到输入电压路径中。
25.在一些实施例中，逐次逼近adc 100可以实现为10位adc。通过采用数控偏移电压，逐次逼近型adc 100可以扩展为更高分辨率的adc(例如，11位adc或12位adc)。
26.如图1所示，采样保持模块112被配置为接收输入信号vin。vin是模拟信号。采样保持模块112可以被配置为在采样阶段或转换阶段中操作。在采样阶段，内部开关打开。输入信号vin可以被采样并存储在保持电路中。在一些实施例中，采样电压可以存储在电容器、电容器网络等上。在转换阶段，内部开关可能会关闭以保持电容器上的采样电压。然后可以将该采样电压提供给比较级114。通过连续比较过程，逐次逼近adc 100产生对应于输入信号vin的数字输出。
27.如图1所示，采样保持模块112的输出被馈送到比较级114的第一输入端。比较级114的第二输入端被配置为接收由dac 118生成的输出信号。dac 118用于将逐次逼近逻辑模块116产生的数字输出信号转换成对应的模拟信号。该模拟信号在比较级114处与采样保持模块112的输出信号进行比较。比较级114产生的比较结果被送入逐次逼近逻辑模块116。基于比较结果，逐次逼近逻辑模块116产生对应于输入信号vin的数字输出信号。
28.在操作中，逐次逼近adc 100基于比较级114的输出以顺序方式确定数字输出信号的每一位的值。逐次逼近adc 100通过暂时设置数字信号的最高有效位(msb)等于1并且所有其他位等于0来开始转换阶段。该数字信号被施加到dac 118。在dac 118中，基于该数字信号生成模拟信号。
29.由dac 118生成的该模拟信号与输入信号vin进行比较。如果输入信号vin大于由dac 118产生的模拟信号，则逐次逼近逻辑模块116将数字信号的msb设置为等于1。另一方面，如果输入信号vi n小于由dac 118产生的模拟信号，逐次逼近逻辑模块116将数字信号的msb设置为等于0。在该比较之后，已经确定了数字信号的msb的值。
30.近似过程继续。在下一个周期中，第二位暂时设置为1，其余未确定位设置为0。再次将dac 118的输出与输入信号vin进行比较。如果输入信号vin大于由dac 118产生的模拟信号，则第二位设置为1，否则设置为0。在此比较之后，已确定第二位的值。近似过程一直持续到数字信号的最低有效位(lsb)被确定为止。在确定数字信号的lsb后，一个模数转换周
期就完成了。确定lsb之后的数字信号的内容代表逐次逼近adc 100的数字输出。
31.在一些实施例中，逐次逼近adc 100被配置为生成n位数字信号。通过采用具有2
(k+1)
步的数控偏移电压，逐次逼近adc 100能够产生n+k位数字信号以提高逐次逼近adc 100的分辨率。
32.在操作中，数控偏移电压被添加到逐次逼近adc 100的比较级中。在一些实施例中，数控偏移电压呈周期性重复。在每个周期中，数控偏移电压有2
(k+1)
个电压步进。每个电压步进的值分别等于与n位数字信号的lsb所对应的模拟电压(alsb)的整数倍乘以2
(-k)
。在整个描述中，对应于n位数字信号的lsb的模拟电压可替代地称为alsb。在每个周期中，数控偏移电压在alsb的(2
(-k)-1)倍到alsb的(1-2
(-k)
)倍的范围内。在每个周期内，每个电压步进至少出现一次，并且一个周期的电压步进之和为零。
33.逐次逼近模数转换器电路(例如，逐次逼近逻辑模块116)被配置为基于2
(k+1)
个数控偏移电压顺序产生2
(k+1)
个n位数字信号。在求和模块120中，将2
(k+1)
个n位数字信号相加并馈入除法器模块122。在除法器模块122中，将求和模块120产生的求和结果除以2以获得具有(n+k)位的数字信号。下面结合图2-9说明数控偏移电压的详细结构和工作原理。
34.图2图示了根据本公开的各种实施例的包括数控偏移电压添加到输入电压路径中的逐次逼近adc的框图。数控偏移电压202被添加到逐次逼近adc 200的输入电压路径中。如图2所示，数控偏移电压202被放置在采样保持模块112的输出和比较级114的第一输入之间。采样保持模块112的输出电压和数控偏移电压202被加在一起。采样保持模块112的输出电压与数控偏移电压202的总和被馈送到比较级114的第一输入端。
35.在一些实施例中，数控偏移电压202具有2
(k+1)
个电压步进。2
(k+1)
个电压步进中的每一步的值等于n位数字信号的alsb的整数倍乘以2
(-k)
。2
(k+1)
步被依次添加到输入电压路径中。逐次逼近模数转换器电路被配置为基于数控偏移电压202的2
(k+1)
步顺序产生2
(k+1)
个n位数字信号。2
(k+1)
个n位数字信号被馈送到求和模块120。在求和模块120中，2
(k+1)
个n位数字信号被加在一起。该和被馈送到除法器模块122中。在除法器模块122中，将和除以2以获得具有(n+k)位的数字信号。逐次逼近模数转换器电路重复该模数转换过程。下面将参考图6讨论详细过程。
36.当k等于1时，数控偏移电压202的每个周期具有4个电压步进。数控偏移电压202的偏移范围为-alsb/2至alsb/2。第一步的偏移量等于0。第二步的偏移量等于alsb/2。第三步的偏移量等于0。第四步的偏移量等于-alsb/2。当k等于2时，数控偏移电压202的每个周期具有8个电压步进。数控偏移电压202的偏移范围为-alsb
×
3/4至alsb
×
3/4。第一步的偏移量等于0。第二步的偏移量等于alsb/4。第三步的偏移量等于alsb
×
2/4。第四步的偏移量等于alsb
×
3/4。第五步的偏移量等于0。第六步的偏移量等于-alsb/4。第七步的偏移量等于-alsb
×
2/4。第八步的偏移量等于-alsb
×
3/4。应当注意，在以上两个示例中，偏移电压每一个电压步进的顺序是任意的。偏移电压步进的顺序可以变化，只要在每个周期中，每一步至少出现一次并且一个周期中的所有偏移电压之和等于0即可。
37.下面举一个例子来进一步说明图2所示的逐次逼近型adc 200的工作原理。在一些实施例中，k＝1，n＝4。数控偏移电压202的每个周期有4个电压步进。没有数控偏移电压202的逐次逼近adc 200能够产生4位的数字信号。通过添加数控偏移电压202，逐次逼近adc 200能够生成5位的数字信号。
38.逐次逼近adc 200的全范围是1.6v。alsb的值是0.1v。数控偏移电压202具有4个电压步进，且每一步等于alsb的一半(0.1v的一半)的整数倍。在第一步中，零和alsb的乘积被添加到输入电压路径中。换句话说，偏移电压等于0v。在第二步中，0.5和alsb的乘积被添加到输入电压路径中。换句话说，偏移电压等于0.05v。在第三步中，零和alsb的乘积被添加到输入电压路径中。换句话说，偏移电压等于0v。在第四步中，-0.5和alsb的乘积被添加到输入电压路径中。换句话说，偏移电压等于-0.05v。
39.在一些实施例中，输入电压等于0.87v。adc参考电压的二进制数为1000。对应的模拟电压为0.8v。当adc过程开始时，逐次逼近模数转换器电路基于四个不同的电压步进生成四个4位二进制数。在第一步中，输入电压加上0v。逐次逼近模数转换器电路生成1000(二进制形式)。相应的十进制值等于8。在第二步中，输入电压加上0.05v。总电压0.92v被馈入比较级。逐次逼近模数转换器电路产生1001(二进制形式)。对应的十进制值等于9。在第三步中，输入电压加上0v。逐次逼近模数转换器电路产生1000(二进制形式)。对应的十进制值等于8。在第四步中，输入电压加上-0.05v。总电压0.82v馈入比较级。逐次逼近模数转换器电路生成1000(二进制形式)。对应的十进制值等于8。
40.将这四步的数字信号结果相加，然后除以2，最终结果的十进制值等于17。十进制值对应一个5位的二进制数。在该示例中，n等于4且k等于1。k用于设置数控偏移电压202的步长。n是逐次逼近adc的现有分辨率。通过将数控偏移电压添加到输入电压路径中并应用上述求和和除法算法，逐次逼近adc 200的分辨率增加了k位。
41.图3图示了根据本公开的各种实施例中的数控偏移电压添加到adc参考电压路径中的逐次逼近adc的框图。图3中所示的逐次逼近adc300类似于图2中所示的逐次逼近adc 200，不同之处在于数控偏移电压202被添加到adc参考电压路径中。逐次逼近adc 300的工作原理与上文关于图2所讨论的相似，因此在此不再赘述。
42.图4图示了根据本公开的各种实施例中的数控偏移电压通过输入缓冲器添加到输入电压路径中的逐次逼近adc的框图。图3中所示的逐次逼近adc 400类似于图2中所示的逐次逼近adc 200，不同之处在于数控偏移电压202通过输入电压缓冲器(如图5所示)被添加到输入电压路径中。逐次逼近adc 400的工作原理与上文关于图2所讨论的相似，因此在此不再赘述。
43.图5图示了根据本公开的各种实施例的图4中所示的逐次逼近adc的示意图。比较级114可以实现为图5所示的比较器124。输入电压缓冲器可以实现为图5所示的电压跟随器。在整个描述中，输入电压缓冲器可以替代地称为电压跟随器。
44.电压跟随器502耦合到采样保持模块112。如图5所示，采样保持模块112包括开关sl和电容器cl。逐次逼近adc中的采样保持电路是本领域公知的，为避免重复，不再详细讨论。
45.电压跟随器502具有被配置为接收输入电压vin的第一输入端和通过数控偏移电压202连接到电压跟随器502的输出的第二输入端。电压跟随器502的输出电压等于输入电压vin和数控偏移电压之和。
46.图6图示了根据本公开的各种实施例的图2中所示的逐次逼近adc的时序图。图6的横轴代表时间间隔。有五个纵轴。第一纵轴y1代表逐次逼近adc的起始信号。第二纵轴y2代表数控偏移电压(d_vos《k:0》)的2
(k+1)
步。第三纵轴y3代表采样时钟。第四纵轴y4代表逐次
逼近adc的n位数字输出信号(data《n-1:0》)。第五纵轴y5代表逐次逼近adc的(n+k)位数字输出信号(adc_data《(n+k-1):0》)。
47.数控偏移电压呈周期性重复。在每个周期中，数控偏移电压有2
(k+1)
个电压步进。如图6所示，第一周期是从第一时刻t1到第四时刻t4。如图6所示，第一周期包括2
(k+1)
个电压步进(从步进0到步进2
(k+1)-1)。第二周期是从第四时刻t4到第八时刻t8。第二个周期包括2
(k+1)
个电压步进(从步进0到步进2
(k+1)-1)，如图6所示。
48.在时刻t0，响应起始信号的上升沿，开始模数转换。将数控偏移电压的第一步进添加到逐次逼近adc的比较级中(例如，第一个电压步进已应用并稳定，并准备添加到即将到来的采样模拟电压中)。经过适当的延迟后，在第一时刻t1，采样保持电路从输入的模拟信号中得到一个采样的模拟电压，并将第一步的数控偏移电压加到采样信号中。响应于该修改后的输入电压(输入电压和数控偏移电压的第一个电压步进的总和)，在第二时刻t2，逐次逼近adc生成第一n位数字信号c0。同样，在下一个模数转换周期中，将数控偏移电压的第二个电压步进加入到逐次逼近adc的比较级中(例如，将第二个电压步进加入到采样后的模拟电压中)。响应于该修改后的输入电压(输入电压与数控偏移电压的第二个电压步进的总和)，在第三时刻t3，逐次逼近adc生成第二个n位数字信号c1。逐次逼近adc通过顺序添加数控偏移电压的不同电压步进来重复模数转换，直到在第四时刻t4，逐次逼近adc生成最后的n位数字信号c(2
(k+1)-1)。
49.在产生n位数字信号c(2
(k+1)-1)之后，逐次逼近adc的求和模块将2
(k+1)
个n位数字信号(c0，c1,...,c(2
(k+1)-1))加在一起。逐次逼近adc的除法器模模块将2
(k+1)
个n位数字信号的总和除以2，以生成第一个(n+k)位数字信号d0，如图6所示。
50.在随后的模数转换周期中，逐次逼近adc重复相同的模数转换过程。具体地，从第四时刻t4到第八时刻t8，在逐次逼近adc的比较级中逐个加入数控偏移电压的第二周期的2
(k+1)
个电压步进。逐次逼近adc依次生成2
(k+1)
个n位数字信号(c(2
(k+1)
),c(2
(k+1)
+1),...,c(2
(k+2)-2)和c(2
(k+2)-1))如图6所示。
51.如图6所示，在产生n位数字信号c(2
(k+1)
)之后，逐次逼近adc的求和模块对2
(k+1)
个n位数字信号求和(c1,...,c(2
(k+1)
)加在一起)。逐次逼近adc的除法器模块将2
(k+1)
个n位数字信号的总和除以2以在第五时刻t5生成第二个(n+k)位数字信号d1，如图6所示。
52.同样地，在产生n位数字信号c(2
(k+1)
+1)之后，逐次逼近adc的求和模块将2
(k+1)
个n位数字信号(c2,...,c(2
(k+1)
+1))求和，逐次逼近adc的除法器模模块将2
(k+1)
个n位数字信号的总和除以2以在第六时刻t6生成第三个(n+k)位数字信号d2，如图6所示。
53.此外，在产生n位数字信号c(2
(k+1)
+2)之后，逐次逼近adc的求和模块将2
(k+1)
个n位数字信号(c3,...,c(2(k+1)+2))求和，逐次逼近adc的除法器模模块将2
(k+1)
个n位数字信号的总和除以2以在第六时刻t7生成第四个(n+k)位数字信号d3，如图6所示。
54.逐次逼近adc重复该模数转换过程。在第八个时刻t8，逐次逼近adc的求和模块将2
(k+1)
个n位数字信号(c(2
(k+1)
),...,c(2
(k+2)-1))加在一起。逐次逼近adc的除法器模块将2
(k+1)
个n位数字信号的总和除以2，以生成(n+k)位数字信号d(2
(k+1)
)。
55.应当注意，图6中所示的用x标记的信号是未知信号。在模数转换过程中应忽略未知信号。如图6所示，在没有数控偏移电压和相关的更高分辨率adc的情况下，c0是逐次逼近adc的第一个数字输出信号。在拥有数控偏移电压和相关的更高分辨率adc之后，d0是逐次
逼近adc的第一个数字输出信号。从t2到t4，有(2
(k+1)-1)个模数转换周期。换句话说，更高分辨率的adc只会带来等于(2
(k+1)-1)个模数转换周期的延迟。
56.图7图示了根据本公开的各种实施例的用于实现更高分辨率adc的方法的流程图。图7所示的流程图仅为示例，不应过度限制权利要求的范围。本领域的普通技术人员会认识到许多变化、替代和修改。例如，可以添加、移除、替换、重新排列和重复图7中所示的各个步骤。
57.在步骤702，数控偏移电压被添加到逐次逼近模数转换器电路的比较级中。数控偏移电压呈周期性重复，每个周期内具有至少2
(k+1)
个电压步进，每个电压步进的值等于与n位数字信号的最低有效位(lsb)对应的模拟信号(alsb)的整数倍与2
(-k)
的乘积。
58.在步骤704，逐次逼近模数转换器电路被配置为基于上述的至少2
(k+1)
步数控偏移电压顺序生成2
(k+1)
个n位数字信号。
59.在步骤706，将2
(k+1)
个n位数字信号在求和模块中相加以获得求和结果。
60.在步骤708，求和模块产生的求和结果通过除法器模块进行除法，得到具有(n+k)位的数字信号。
61.在除法器模块中，将求和结果除以2以获得具有(n+k)位的数字信号。
62.该方法还包括将数控偏移电压置于采样保持模块的输出与比较级的第一输入之间，其中将采样保持模块的输出电压和数控偏移电压加在一起，并且采样保持模块的输出电压与数控偏移电压之和被馈送到比较级的第一输入。
63.该方法还包括在数模转换器电路的输出和比较级的第二输入之间放置数控偏移电压，其中数模转换器电路的输出电压和数控偏移电压相加，并将数模转换器电路的输出电压与数控偏移电压之和馈入比较级的第二输入端。
64.该方法还包括将数控偏移电压放置在采样保持模块的输入端，其中将数控偏移电压和采样保持模块的输入电压加在一起，并且输入电压和数控偏移电压的和馈入采样保持模块。
65.数控偏移电压通过输入电压缓冲器耦合到采样保持模块。输入电压缓冲器是一个电压跟随器。电压跟随器具有被配置为接收模拟输入信号的第一输入，以及通过数控偏移电压连接到电压跟随器的输出的第二输入，其中电压跟随器的输出电压等于模拟输入信号和数控偏移电压之和。
66.具有(n+k)位的数字信号在等于(2
(k+1)-1)个模数转换周期的延迟之后生成。
67.在一些实施例中，可以进一步简化数控偏移电压每个周期内的电压步进，使其仅具有2
(k+1)-1个步进。2
(k+1)-1个电压步进可以使逐次逼近adc 100能够生成(n+k)位数字信号以提高逐次逼近adc 100的分辨率。
68.类似地，在操作中，数控偏移电压被添加到逐次逼近adc 100的比较级中。在一些实施例中，数控偏移电压呈周期性重复。在每个周期中，数控偏移电压有(2
(k+1)-1)个电压步进。每个电压步进的值等于alsb的整数倍与2
(-k)
的乘积。电压步进的值在从alsb的(2
(-k)-1)倍到alsb的(1-2
(-k)
)倍的范围内。在每个周期内，每个电压步进值至少出现一次，并且一个周期的电压步进值之和为零。更具体地说，数控偏移电压步进包括以下2
(k+1)-1个值：{(2
(-k)-1)、(2
·2(-k)-1)、(3
·2(-k)-1),...,((2
(k)-1)
·2(-k)-1),0,(1-(2
(k)-1)
·2(-k)
),...,(1-3
·2(-k)
),(1-2
·2(-k)
),(1-2
(-k)
)}x alsb而且可以具有任意顺序。
69.逐次逼近模数转换器电路被配置为基于(2
(k+1)-1)个电压步进的数控偏移电压，顺序生成2
(k+1)-1个n位数字信号。(2
(k+1)-1)个n位数字信号被馈送到求和模块120。在求和模块120中，(2
(k+1)-1)个n位数字信号加在一起。与0电压偏移对应的n位数字信号被加到总和上两次。然后将该和馈入除法器模块122。在除法器模块122中，将和除以2以获得具有(n+k)位的数字信号。逐次逼近模数转换器电路重复该模数转换过程。下面将参考图8讨论详细过程。
70.在一些实施例中，当k等于1时，数控偏移电压202具有3个电压步进。数控偏移电压202的偏移电压值为-alsb/2、0和alsb/2。第一步的偏移量可以设置为0。第二步的偏移量可以设置为alsb/2。第三步的偏移量可以设置为-alsb/2。当k等于2时，数控偏移电压202有7个电压步进。数控偏移电压202的偏移电值为-alsb
×
3/4、-alsb/2、-alsb/4、0、alsb/4、alsb/2和alsb
×
3/4。第一步的偏移量可以设置为0。第二步的偏移量可以设置为alsb/4。第三步的偏移量可以设置为alsb/2。第四步的偏移量可以设置为alsb
×
3/4。第五步的偏移量可以设置为-alsb/4。第六步的偏移量可以设置为-alsb/2。第七步的偏移量可以设置为-alsb
×
3/4。需要注意的是，在上述两个例子中，偏移电压步进的顺序是任意的，只要在每个周期中，alsb和每个整数乘以2
(-k)
的乘积出现一次，并且一个周期的所有偏移电压之和为零。还应注意，alsb的整数倍乘以2
(-k)
的取值范围在alsb的(2
(-k)-1)倍至(1-2
(-k)
)倍之间。
71.下面举一个例子来进一步说明图2所示的逐次逼近型adc 200的工作原理。在一些实施例中，k＝1，n＝4。数控偏移电压202具有3级。没有数控偏移电压202的逐次逼近adc 200能够产生4位数字信号。通过添加数控偏移电压202，逐次逼近adc 200能够生成5位数字信号。
72.逐次逼近adc 200的全范围是1.6v。alsb的值是0.1v。数控偏移电压202具有3个电压步进。每一步等于alsb的一半(0.1v的一半)的整数倍，共有三个电压步进。在第一步中，零和alsb的乘积被添加到输入电压路径中。换句话说，偏移电压等于0v。在第二步中，0.5和alsb的乘积被添加到输入电压路径中。换句话说，偏移电压等于0.05v。在第三步中，-0.5和alsb的乘积被添加到输入电压路径中。换句话说，偏移电压等于-0.05v。
73.在一些实施例中，输入电压等于0.87v。adc参考电压的二进制数为1000。对应的模拟电压为0.8v。当adc过程开始时，逐次逼近模数转换器电路基于三个不同的步骤生成四个4位二进制数。在第一步中，输入电压加上0v。逐次逼近模数转换器电路生成1000(二进制形式)。相应的十进制值等于8。在第二步中，输入电压加上0.05v。总电压0.92v被馈入比较级。逐次逼近模数转换器电路产生1001(二进制形式)。相应的十进制值等于9。在第三步中，输入电压加上-0.05v。总电压0.82v被馈入比较级。逐次逼近模数转换器电路生成1000(二进制形式)。对应的十进制值等于8。
74.将这三步的数字信号结果相加，其中与0v电压偏移对应的数字信号结果(本例中为第一步)加两次形成加权和，然后将加权和除以2。最终结果的十进制值向上舍入到最接近的整数值。在当前示例中，最终结果为17，对应于8.5v的模拟电压。十进制值对应一个5位的二进制数10001。在这个例子中，n等于4，k等于1。k用于设置数控偏移电压202的步长。n定义了现有逐次逼近adc的分辨率。通过将数控偏移电压添加到输入电压路径中并应用上述求和和除法算法，逐次逼近adc 200的分辨率增加了k位。
75.图8图示了根据本公开的各种实施例的图2中所示的逐次逼近adc的另一个时序
图。图8的横轴代表时间间隔。有五个纵轴。第一纵轴y1代表逐次逼近adc的起始信号。第二纵轴y2代表2
(k+1)-1步的数控偏移电压(d_vos《k:0》)。第三纵轴y3代表采样时钟。第四纵轴y4代表逐次逼近adc的n位数字输出信号(data《n-1:0》)。第五纵轴y5代表逐次逼近adc的(n+k)位数字输出信号(adc_data《(n+k-1):0》)。
76.数控偏移电压呈有周期性重复。在每个周期内，数控偏移电压有2
(k+1)-1步。如图8所示，第一周期是从第一时刻t1到第四时刻t4。第一个周期包括(2
(k+1)-1)个电压步进(从电压步进0到电压步进(2
(k+1)-2))，如图8所示。第二个周期是从第四时刻t4到第第八时刻t8。第二个周期包括(2
(k+1)-1)个电压步进(从电压步进0到电压步进(2
(k+1)-2))，如图8所示。
77.在时刻t0，响应起始信号的上升沿，开始模数转换。将数控偏移电压的第一步添加到逐次逼近adc的比较级中(例如，应用第一个电压步进并使其稳定，并准备好添加到即将到来的采样模拟电压中)。经过适当的延迟后，在第一个时刻t1，采样保持电路从输入的模拟信号中获得一个采样的模拟电压，然后将第一个数控偏移电压加到采样信号上。响应于该修改后的输入电压(输入电压和数控偏移电压的第一个电压步进的总和)，在第二时刻t2，逐次逼近adc生成第一个n位数字信号c0。同样，在下一个模数转换周期中，将数控偏移电压的第二个电压步进加入到逐次逼近adc的比较级中(例如，将第二个电压步进加入到采样后的模拟电压中)。响应于该修改后的输入电压(输入电压与数控偏移电压的第二个电压步进的总和)，在第三时刻t3，逐次逼近adc生成第二个n位数字信号c1。逐次逼近adc通过顺序添加数控偏移电压的不同电压步进来重复模数转换，直到在第四时刻t4，逐次逼近adc生成最后的n位数字信号c(2
(k+1)-2)。
78.在产生n位数字信号c(2
(k+1)-2)之后，第(2
(k+1)-1)个n位数字信号(c0,c1,...,c(2
(k+1)-2))在逐次逼近adc的求和模块中进行处理，其中2
(k+1)
个数字相加。2
(k+1)
个数字包括c0,c1,...,c(2
(k+1)-2)和一个对应于数控偏移电压为0时的逐次逼近adc输出的n位数字信号。这个n位数字信号可以是c0～c(2
(k+1)-2)中的任何一个，这取决于偏移电压步进的实际顺序。逐次逼近adc的除法器模模块将2
(k+1)
个n位数字信号的总和除以2，以生成第一个(n+k)位数字信号d0，如图8所示。
79.在随后的模数转换周期中，逐次逼近adc重复相同的模数转换过程。具体地，从第四时刻t4到第八时刻t8，在逐次逼近adc的比较级中加入数控偏移电压第二个周期的(2
(k+1)-1)个电压步进。逐次逼近adc依次生成(2
(k+1)-1)个n位数字信号(c(2
(k+1)-1),c(2
(k+1)
),c(2
(k+1)
+1),...,和c(2
(k+2)-3))如图8所示。
80.如图8所示，在产生n位数字信号c(2
(k+1)-1)后，逐次逼近adc的求和模块对2
(k+1)
个n位的数字信号求和,数字信号包括c1，...，c(2
(k+1)-1)和一个对应于数控偏移电压为0时逐次逼近adc输出的n位数字信号。这个n位数字信号可以是c1～c(2
(k+1)-1)中的任何一个，具体取决于电压偏移步进的实际顺序。然后将总和馈入逐次逼近adc的除法器模块，其中2
(k+1)
个n位数字信号的总和除以2以在第五时刻t5生成第二个(n+k)位数字信号d1，如图8所示。
81.同样地，在生成n位数字信号c(2
(k+1)
)之后，逐次逼近adc的求和模块对2
(k+1)
个n位数字信号求和，包括c2、.....,c(2
(k+1)
)和一个对应于数控偏移电压为0时逐次逼近adc输出的n位数字信号。该n位数字信号可以是c2～c(2
(k+1)
)取决于偏移步进的实际顺序。然后将总和馈入逐次逼近adc的除法器模块，其中2
(k+1)
个n位数字信号的总和除以2以在第六时刻t6生成第三个(n+k)位数字信号d2如图8所示。
82.此外，在生成n位数字信号c(2
(k+1)
+1)之后，逐次逼近adc的求和模块对2
(k+1)
个n位数字信号求和,包括c3，...,c(2
(k+1)
+1)和一个对应于数控偏移电压为0时逐次逼近adc输出的n位数字信号。这个n位数字信号可以是c3～c(2
(k+1)
+1)中的任何一个，取决于电压偏移步进的实际顺序。然后将总和馈入逐次逼近adc的除法器模块中，其中2
(k+1)
个n位数字信号的总和除以2以在第六个时刻t7生成第四个(n+k)位数字信号d3，如图8所示。
83.逐次逼近adc重复该模数转换过程。在第八时刻t8，逐次逼近adc的求和模块对2
(k+1)
个n位数字信号进行求和，包括(c(2
(k+1)-1),...,c(2
(k+2)-3))和一个对应于数控偏移电压为0时逐次逼近adc输出的n位数字信号。该n位数字信号可以是c(2
(k+1)-1)～c(2
(k+2)-3)中任意一个，取决于电压偏移步进的实际顺序。然后将总和馈入逐次逼近adc的除法器模模块，其中2
(k+1)
个n位数字信号的总和除以2以生成(n+k)位数字信号d(2
(k+1)-1)如图8所示。
84.需要说明的是，图8中用x标记的信号为未知信号。在模数转换过程中应忽略未知信号。如图8所示，在没有数控偏移电压和相关的更高分辨率adc的情况下，c0是逐次逼近adc的第一个数字输出信号。在拥有数控偏移电压和相关的更高分辨率adc之后，d0是逐次逼近adc的第一个数字输出信号。从t2到t4，有(2
(k+1)-2)个模数转换周期。换句话说，更高分辨率的adc仅带来等于(2
(k+1)-2)个模数转换周期的延迟。
85.还需要说明的是，虽然图8中基于图2所示实施例描述了逐次逼近adc的工作原理，但图3-5所示实施例适用于上述关于图8描述的逐次逼近adc。
86.图9图示了根据本公开的各种实施例的用于实现更高分辨率adc的方法的流程图。图9所示的流程图仅为示例，不应过度限制权利要求的范围。本领域的普通技术人员会认识到许多变化、替代和修改。例如，可以添加、移除、替换、重新排列和重复图9中所示的各个步骤。
87.在步骤902，数控偏移电压被添加到逐次逼近模数转换器电路的比较级中，数控偏移电压呈周期性重复，在每个周期内具有包括至少2
(k+1)-1个电压步进，且每个电压步进的值分别等于与n位数字信号的最低有效位(lsb)对应的模拟电压(alsb)的整数倍和2
(-k)
的乘积，其范围从alsb的(2
(-k)-1)倍到(1-2
(-k)
)倍。
88.在步骤904中，逐次逼近模数转换器电路被配置为基于至少2
(k+1)-1个数控偏移电压，依次生成2
(k+1)-1个n位数字信号。
89.在步骤906，计算2
(k+1)-1个n位数字信号的加权和，得到求和结果，包括对应于当数控偏移电压为0时逐次逼近adc输出的n位数字信号在一个求和模块中相加两次，得到加权求和结果。
90.在步骤908，求和模块产生的求和结果通过除法模块进行除法，得到具有(n+k)位的数字信号。
91.在除法器模块中，将求和结果除以2以获得具有(n+k)位的数字信号。
92.在等于(2
(k+1)-2)个模数转换周期的延迟之后生成具有(n+k)位的数字信号。
93.虽然已经详细描述了本公开的实施例及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以在本文中进行各种改变、替换和变更。
94.此外，本技术的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。作为本领域的普通技术人员将容易地从本公开的公开中理解目前存在的或以后将开发的执行基本相同功能的过程、机器、制造、物质组合物、手段、方
法或步骤或者实现与根据本公开可以利用的在此描述的相应实施例基本相同的结果。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、手段、方法或步骤包括在它们的范围内。