开关电路及控制电路的制作方法

1.本技术涉及电路技术领域，特别是涉及一种开关电路及控制电路。


背景技术：

2.在现有的开关电路中，开关经常以mos管来实现，即以mos管作为开关电路中的开关。但现有以mos管作为开关的开关电路中，普遍存在开关关断状态的寄生电容耦合影响等非理想特性，从而会对开关电路的性能产生很大的影响。
3.因此，如何消除以mos管作为开关的开关电路中存在的开关关断状态的寄生电容耦合影响等非理想特性是亟需解决的问题。


技术实现要素：

4.基于此，有必要提供一种开关电路，以消除以mos管作为开关的开关电路中存在的开关关断状态的寄生电容耦合影响等非理想特性。
5.本技术实施例提供了一种开关电路，包括：
6.开关管组件，包括第一控制端、第二控制端、第一端、第二端及第三端；所述第一控制端及所述第二控制端均连接第一控制信号；所述开关管组件的第一端与第一节点相连接，所述开关管组件的第二端与第二节点相连接；
7.第一开关管，包括控制端、第一端及第二端；所述第一开关管的控制端连接第二控制信号，所述第二控制信号为所述第一控制信号的互补信号；所述第一开关管的第一端与所述开关管组件的第三端相连接，所述第一开关管的第二端接地；
8.所述开关管组件受所述第一控制信号导通时，所述第一开关管受所述第二控制信号关断；所述开关管组件受所述第一控制信号关断时，所述第一开关管受所述第二控制信号导通。
9.上述开关电路中，开关管组件的第三端经由第一开关管接地，相当于在开关管组件的节点引入一个低阻点，切断了开关管组件中寄生电容形成的交流通路，从而消除了开关组件关断状态的寄生电容耦合影响等非理想特性。
10.可选地，所述开关管组件包括：
11.第二开关管，所述第二开关管包括控制端、第一端及第二端，所述第二开关管的控制端为所述开关管组件的第一控制端连接所述第一控制信号；所述第二开关管的第一端作为所述开关管组件的第一端与所述第一节点直接连接；
12.第三开关管，所述第三开关管包括控制端、第一端及第二端，所述第三开关管的控制端为所述开关管组件的第二控制端连接所述第二控制信号；所述第三开关管的第一端与所述第二开关管的第三端相连接，共同作为所述开关管组件的第三端与所述第一开关管的第一端相连接；所述第三开关管的第二端作为所述开关管组件的第二端与所述第二节点直接连接。
13.可选地，所述开关电路还包括第四开关管，所述第四开关管包括控制端、第一端及
第二端；所述第四开关管的控制端连接所述第二控制信号；所述第四开关管的第一端与所述第一节点相连接；所述第四开关管的第二端与所述第二开关管的第一端相连接。
14.可选地，所述开关电路还包括第五开关管，所述第五开关管包括控制端、第一端及第二端；所述第五开关管的控制端连接所述第二控制信号；所述第五开关管的第一端与所述第三开关管的第二端相连接；所述第五开关管的第二端与所述第二节点相连接。
15.可选地，所述第一开管、所述第二开关管、所述第三开关管、所述第四开关管及所述第五开关管均为nmos管；所述第一开关管的控制端、所述第二开关管的控制端、所述第三开关管的控制端、所述第四开关管的控制端及所述第五开关管的控制端均为栅极；所述第一开关管的第一端、所述第二开关管的第一端、所述第三开关管的第一端、所述第四开关管的第一端及所述第五开关管的第一端均为源极；所述第一开关管的第二端、所述第二开关管的第二端、所述第三开关管的第二端、所述第四开关管的第二端及所述第五开关管的第二端均为漏极。
16.可选地，所述第一开管、所述第二开关管、所述第三开关管、所述第四开关管及所述第五开关管均为pmos管；所述第一开关管的控制端、所述第二开关管的控制端、所述第三开关管的控制端、所述第四开关管的控制端及所述第五开关管的控制端均为栅极；所述第一开关管的第一端、所述第二开关管的第一端、所述第三开关管的第一端、所述第四开关管的第一端及所述第五开关管的第一端均为漏极；所述第一开关管的第二端、所述第二开关管的第二端、所述第三开关管的第二端、所述第四开关管的第二端及所述第五开关管的第二端均为源极。
17.可选地，所述第二开关管的宽长比与所述第四开关管的宽长比相等；所述第三开关管的宽长比与所述第五开关管的宽长比相等。
18.可选地，所述第一开关管的宽长比、所述第二开关管的宽长比、所述第三开关管的宽长比、所述第四开关管的宽长比及所述第五开关管的宽长比均相等。
19.本技术还提供一种控制电路，所述控制电路包括上述任一方案中所述的开关电路。
20.可选地，所述控制电路还包括：
21.第一控制信号生成电路，所述第一控制信号生成电路的输出端与所述开关管组件的第一控制端及第二控制端相连接，用于生成并输出所述第一控制信号；
22.反相器，包括输入端及输出端；所述反相器的输入端与所述第一控制信号生成电路的输出端相连接；所述反相器的输出端至少与所述第一开关管的控制端相连接，所述反相器的输出端用于输出所述第二控制信号。
附图说明
23.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1为一种开关电路的电路图；
25.图2为本技术一实施例中提供的开关电路的电路图；
26.图3为本技术另一实施例中提供的控制电路的电路图。
具体实施方式
27.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本技术的公开内容更加透彻全面。
28.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
29.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
30.可以理解，本技术所使用的术语“第一”、“第二”、“第三”、“第四”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本技术的范围的情况下，可以将第一控制装置称为第二控制装置，且类似地，可将第二控制装置称为第一控制装置。第一控制装置和第二控制装置两者都是控制装置，但其不是同一控制装置。
31.可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
32.在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
33.在开关电路中，开关经常以mos管来实现，即以mos管作为开关电路中的开关。一种以mos管m0为开关的简单开关电路如图1所示，图1中的mos管m0以nmos管为例，mos管m0的栅极连接控制信号ck_sw，mos管的源极连接第一节点node_a，mos管的漏极连接第二节点node_b。但图1的开关电路中，普遍存在非理想特性，譬如，开关关断状态的寄生电容耦合影响及开关的控制信号ck_sw对开关传递信号的时钟馈通影响等；而这些非理想特性会对开关电路的性能产生很大的影响。
34.因此，如何消除开关电路中开关关断状态的寄生电容耦合影响及开关的控制信号ck_sw对开关传递信号的时钟馈通影响等非理想特性是亟需解决的问题。
35.请参阅图2，本技术实施例提供了一种开关电路，包括：开关管组件10，开关组件10包括第一控制端、第二控制端、第一端、第二端及第三端；第一控制端及第二控制端均连接第一控制信号ck_sw；开关管组件10的第一端与第一节点node_a相连接，开关管组件10的第二端与第二节点node_b相连接；第一开关管m1，第一开关管m1包括控制端、第一端及第二端；第一开关管m1的控制端连接第二控制信号ck_swb，第二控制信号ck_swb为第一控制信号ck_sw的互补信号；第一开关管m1的第一端与开关管组件10的第三端相连接，第一开关管
m1的第二端接地；开关管组件10受第一控制信号ck_sw导通时，第一开关管m1受第二控制信号ck_swb关断；开关管组件10受第一控制信号ck_sw关断时，第一开关管m1受第二控制信号ck_swb导通。
36.上述开关电路中，开关管组件10的第三端经由第一开关管m1接地，相当于在开关管组件10的节点引入一个低阻点，切断了开关管组件10中寄生电容形成的交流通路，从而消除了开关组件10关断状态的寄生电容耦合影响等非理想特性。
37.具体的，第二控制信号ck_swb可以为第一控制信号ck_sw经过一个反相器后产生的互补信号。
38.在一个示例中，开关管组件10可以包括：第二开关管m2，第二开关管m2包括控制端、第一端及第二端，第二开关管m2的控制端为开关管组件10的第一控制端连接第一控制信号ck_sw；第二开关管m2的第一端作为开关管组件的第一端与第一节点node_a直接连接；第三开关管m3，第三开关管m3可以包括控制端、第一端及第二端，第三开关管m3的控制端为开关管组件10的第二控制端连接第二控制信号ck_swb；第三开关管m3的第一端与第二开关管m2的第三端相连接，共同作为开关管组件10的第三端与第一开关管m1的第一端相连接；第三开关管m3的第二端作为开关管组件10的第二端与第二节点node_b直接连接。
39.需要说明的是，第二开关管m2的第一端作为开关管组件的第一端与第一节点node_a直接连接是指第二开关管m2经由连接线与第一节点node_a连接，第二开关管m2与node_a之间没有其他任何开关管。第三开关管m3的第二端作为开关管组件10的第二端与第二节点node_b直接连接是指第三开关管m3经由连接线与第二节点node_b连接，第三开关管m3与node_b之间没有其他任何开关管。
40.在一个示例中，如图2所示，第一开管m1、第二开关管m2及第三开关管m3可以均为nmos管；第一开关管m1的控制端、第二开关管m2的控制端及第三开关管m3的控制端均为栅极；第一开关管m1的第一端、第二开关管m2的第一端及第三开关管m3的第一端均为源极；第一开关管m1的第二端、第二开关管m2的第二端及第三开关管m3的第二端均为漏极。
41.在另一个示例中，第一开管m1、第二开关管m2及第三开关管m3可以均为pmos管；第一开关管m1的控制端、第二开关管m2的控制端及第三开关管m3的控制端均为栅极；第一开关管m1的第一端、第二开关管m2的第一端及第三开关管m3的第一端均为漏极；第一开关管m1的第二端、第二开关管m2的第二端及第三开关管m3的第二端均为源极。
42.在一个可选的示例中，请继续参阅图2，开关电路还可以包括第四开关管m4，第四开关管m4包括控制端、第一端及第二端；第四开关管m4的控制端连接第二控制信号ck_swb；第四开关管m4的第一端与第一节点node_a相连接；第四开关管m4的第二端与第二开关管m2的第一端相连接。
43.在一个示例中，如图2所示，第四开关管m4可以为nmos管；第四开关管m4的控制端为栅极；第四开关管m4的第一端为源极；第四开关管m4的第二端为漏极。
44.在另一个示例中，第四开关管m4可以为pmos管；第四开关管m4的控制端为栅极；第四开关管m4的第一端为漏极；第四开关管m4的第二端为源极。
45.在一个可选的示例中，请继续参阅图2，开关电路还包括第五开关管m5，第五开关管m5包括控制端、第一端及第二端；第五开关管m5的控制端连接第二控制信号ck_swb；第五开关管m5的第一端与第三开关管m3的第二端相连接；第五开关管m5的第二端与第二节点
node_b相连接。
46.在一个示例中，如图2所示，第五开关管m5可以为nmos管；第五开关管m5的控制端为栅极；第五开关管m5的第一端为源极；第五开关管m5的第二端为漏极。
47.在另一个示例中，第五开关管m5可以为pmos管；第五开关管m5的控制端为栅极；第五开关管m5的第一端为漏极；第五开关管m5的第二端为源极。
48.需要说明的是，开关电路中，第一开管m1、第二开关管m2、第三开关管m3、第四开关管m4及第五开关管m5可以为相同类型的晶体管。
49.在一个示例中，第一开管m1、第二开关管m2、第三开关管m3、第四开关管m4及第五开关管m5可以均为nmos管。
50.在另一个示例中，第一开管m1、第二开关管m2、第三开关管m3、第四开关管m4及第五开关管m5可以均为pmos管。
51.在一个示例中，第二开关管m2的宽长比与第四开关管m4的宽长比相等；第三开关管m3的宽长比与第五开关管m5的宽长比相等。通过上述设置，可以确保第二开关管m2与第四开关管m4完全对称，第三开关管m3与第五开关管m5完全对称。在第一控制信号ck_sw为高电平，第二开关管m2导通和关闭的过程中，第一控制信号ck_sw通过第二开关管m2的栅极到沟道的寄生电容对开关信号结点即第二开关管m2的沟道产生时钟馈通的电荷注入；同时，第二控制信号ck_swb通过第四开关管m4的栅极到沟道的寄生电容对开关电路的第一节点node_a产生另一个方向的时钟馈通的电荷注入；又第二开关管m2与第四开关管m4完全对称，且第一控制信号ck_sw与第二控制信号ck_swb幅度一致，方向相反，从而会使得第二开关管m2和第四开关管m4的时钟馈通基本抵消。同理，在第一控制信号ck_sw为高电平，第三开关管m3导通和关闭的过程中，第一控制信号ck_sw通过第三开关管m3的栅极到沟道的寄生电容对开关信号结点即第三开关管m3的沟道产生时钟馈通的电荷注入；同时，第二控制信号ck_swb通过第五开关管m5的栅极到沟道的寄生电容对开关电路的第二节点node_b产生另一个方向的时钟馈通的电荷注入；又第三开关管m3与第五开关管m5完全对称，且第一控制信号ck_sw与第二控制信号ck_swb幅度一致，方向相反，从而会使得第三开关管m 3和第五开关管m5的时钟馈通基本抵消。
52.在一个示例中，第一开关管m1的宽长比、第二开关管m2的宽长比、第三开关管m3的宽长比、第四开关管m4的宽长比及第五开关管m5的宽长比可以均相等。
53.以图2中的第一开管m1、第二开关管m2、第三开关管m3、第四开关管m4及第五开关管m5可以均为nmos管作为示例，本技术的开关电路的工作原理如下：
54.当第一控制信号ck_sw为高电平时，第二开关管m2及第三开关管m3导通；第二控制信号ck_swb为低电平，第一开关管m1、第四开关管m4及第五开关管m 5不导通；第一节点node_a到第二节点node_b之间通过第二开关管m2及第三开关管m3达到导通的效果；同时和地节点gnd断开。
55.当第一控制信号ck_sw为低电平时，第二开关管m2及第三开关管m3断开；第二控制信号ck_swb为高电平，第一开关管m1、第四开关管m4及第五开关管m5导通；第一节点node_a到第二节点node_b之间通过第二开关管m2及第三开关管m3达到断开的效果。
56.需要说明的是，第一控制信号ck_sw为高电平指等于电源电压，第一控制信号ck_sw为低电平指等于地电压。第二控制信号ck_swb为高电平指等于电源电压，第二控制信号
ck_swb为低电平指等于地电压。
57.请参阅图3，本技术还提供一种控制电路，,控制电路包括上述任一实施例中的开关电路。开关电路的具体结构请参阅图2及相关文字描述，此处不再累述。
58.作为示例，请继续参阅图3，控制电路还包括：第一控制信号生成电路20，第一控制信号生成电路20的输出端与开关管组件10的第一控制端及第二控制端相连接，第一控制信号生成电路20用于生成并输出第一控制信号ck_sw；反相器30，反相器30包括输入端及输出端；反相器30的输入端与第一控制信号生成电路20的输出端相连接；反相器30的输出端至少与第一开关管m1的控制端相连接，反相器30的输出端用于输出第二控制信号ck_swb。
59.具体的，反相器30的输出端与第一开关管m1的控制端、第四开关管m4的控制端及第五开关管m5的控制端均相连接。
60.需要说明的是，用于生成并输出第一控制信号ck_sw的第一控制信号生成电路20为本领域技术人员所知晓，此处不再累述。
61.在本说明书的描述中，上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
62.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。