PMOS开关电路、芯片及电子设备的制作方法

pmos开关电路、芯片及电子设备
技术领域
1.本发明涉及一种开关电路，特别是涉及一种pmos开关电路、芯片及电子设备。


背景技术：

2.pmos(positive channel metal oxide semiconductor)是指n型衬底、p沟道、靠空穴的流动运送电流的mos管。实际应用中，pmos管可以作为开关使用，例如图1所示，通过调整pmos管m_1栅极和源极之间的电压vgs可以控制源极和漏极之间处于导通或断开状态，从而实现开关功能。然而，发明人在实际应用中发现，在pmos处于断开状态时源极和漏极之间有时也会存在电流，这会导致pmos开关关断不彻底，从而影响电路性能。


技术实现要素：

3.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种pmos开关电路、芯片及电子设备，用于解决现有技术中pmos处于断开状态时源极和漏极之间存在电流的问题。
4.为实现上述目的及其他相关目的，本发明的第一方面提供一种pmos开关电路，所述pmos开关电路包括开关pmos管以及n阱体端连接电路，所述开关pmos管包括第一连接端、第二连接端、控制端和n阱体端；当所述第一连接端的电压高于所述第二连接端的电压时，所述n阱体端连接电路自动将所述n阱体端与所述第一连接端相电连接；当所述第一连接端的电压低于所述第二连接端的电压时，所述n阱体端连接电路自动将所述n阱体端与所述第二连接端相电连接。
5.于所述第一方面的一实施例中，所述n阱体端连接电路包括第一连接支路和第二连接支路，其中，所述第一连接支路用于连接所述n阱体端和所述第一连接端，所述第二连接支路用于连接所述n阱体端和所述第二连接端，并且：当所述第一连接端的电压高于所述第二连接端的电压时，所述第一连接支路导通且所述第二连接支路断开；当所述第一连接端的电压低于所述第二连接端的电压时，所述第一连接支路断开且所述第一连接支路导通。
6.于所述第一方面的一实施例中，所述第一连接支路包括第一mos管，所述第二连接支路包括第二mos管。
7.于所述第一方面的一实施例中，所述第一mos管和所述第二mos管为pmos管，其中：所述第一mos管的栅极与所述第二连接端相连，所述第一mos管的源极与所述第一连接端相连，所述第一mos管的漏极及其n阱体端与所述开关pmos管的n阱体端相连；所述第二mos管的栅极与所述第一连接端相连，所述第二mos管的源极与所述第二连接端相连，所述第二mos管的漏极及其n阱体端与所述开关pmos管的n阱体端相连。
8.于所述第一方面的一实施例中，当所述第一连接端的电压等于所述第二连接端的电压时，所述第一连接支路和所述第二连接支路均断开。
9.于所述第一方面的一实施例中，所述第一连接端与第一器件相连，所述第二连接端与第二器件相连，在一个或多个时间段内所述第一器件的电压高于所述第二器件的电
压，在另外一个或多个时间段内所述第一器件的电压低于所述第二器件的电压。
10.本发明的第二方面提供一种芯片，所述芯片包括本发明第一方面任一项所述的pmos开关电路。
11.本发明的第三方面提供一种电子设备，所述电子设备包括本发明第一方面任一项所述的pmos开关电路、第一器件和第二器件，所述第一器件与所述pmos开关电路的第一连接端相连，所述第二器件与所述pmos开关电路的第二连接端相连。
12.可选地，于所述第三方面的一实施例中，所述电子设备还包括通断状态控制电路，所述通断状态控制电路与所述pmos开关电路的控制端相连。
13.可选地，于所述第三方面的一实施例中，在一个或多个时间段内所述第一器件的电压高于所述第二器件的电压，在另外一个或多个时间段内所述第一器件的电压低于所述第二器件的电压。
14.如上所述，本发明一个或多个实施例中提供的pmos开关电路、芯片及电子设备具有以下有益效果：
15.pmos开关电路包括开关pmos管和n阱体端连接电路，其中，n阱体端连接电路能够自动将第一连接端和第二连接端中电压较高的一端与n阱体端相连，从而保证开关pmos管在断开状态时第一连接端和第二连接端之间不存在电流。因此，所述pmos开关电路具有良好的开关性能。
附图说明
16.图1显示为现有技术中pmos开关电路的示例图。
17.图2显示为本发明所述pmos开关电路于一具体实施例中的结构示意图。
18.图3显示为本发明所述pmos开关电路于一具体实施例中的结构示意图。
19.图4显示为本发明所述pmos开关电路于一具体实施例中的结构示意图。
20.图5显示为本发明所述芯片于一具体实施例中的结构示意图。
21.图6显示为本发明所述电子设备于一具体实施例中的结构示意图。
22.元件标号说明
[0023]1ꢀꢀꢀꢀꢀꢀꢀ
pmos开关电路
[0024]
11
ꢀꢀꢀꢀꢀꢀ
开关pmos管
[0025]
12
ꢀꢀꢀꢀꢀꢀ
n阱体端连接电路
[0026]
121
ꢀꢀꢀꢀꢀ
第一连接支路
[0027]
122
ꢀꢀꢀꢀꢀ
第二连接支路
[0028]aꢀꢀꢀꢀꢀꢀꢀ
第一连接端
[0029]bꢀꢀꢀꢀꢀꢀꢀ
第二连接端
[0030]cꢀꢀꢀꢀꢀꢀꢀ
n阱体端
[0031]gꢀꢀꢀꢀꢀꢀꢀ
控制端
[0032]
m1
ꢀꢀꢀꢀꢀꢀ
第一mos管
[0033]
m2
ꢀꢀꢀꢀꢀꢀ
第二mos管
[0034]
m_1
ꢀꢀꢀꢀꢀ
pmos管
具体实施方式
[0035]
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0036]
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。此外，在本文中，诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
[0037]
实际应用中，pmos管可以作为开关使用。然而，在开关pmos管处于断开状态时源极和漏极之间有时也会存在电流，这会导致开关关断不彻底，从而影响电路性能。针对上述问题，发明人进行了大量研究发现，现有技术中开关pmos管的体端固定与某一个连接端相连。当该连接端的电压低于开关pmos管的另一连接端电压时，该两个连接端之间会存在电流，从而导致开关pmos管关断不彻底。基于此，本发明提供一种pmos开关电路，该pmos开关电路包括开关pmos管以及n阱体端连接电路。其中n阱体端连接电路能够自动将开关pmos管的第一连接端和第二连接端中电压较高的一端与n阱体端相连，从而保证开关pmos管在断开状态时第一连接端和第二连接端之间不存在电流。因此，本发明提供的pmos开关电路具有良好的开关性能。
[0038]
接下来将通过具体实施例结合附图的方式对本发明提供的pmos开关电路进行详细介绍。
[0039]
请参阅图2，于本发明的一实施例中，pmos开关电路1包括开关pmos管11和n阱体端连接电路12。其中，开关pmos管11包括第一连接端a、第二连接端b、n阱体端c和控制端g。n阱体端连接电路12分别与开关pmos管11的第一连接端a、第二连接端b和n阱体端c相连。在一些实施例中，第一连接端a可以为开关pmos管11的源极，第二连接端b可以为开关pmos管11的漏极，控制端g可以为开关pmos管11的栅极。在另外一些实施例中，第一连接端a可以为开关pmos管11的漏极，第二连接端b可以为开关pmos管11的源极，控制端g可以为开关pmos管11的栅极。
[0040]
当第一连接端a的电压高于第二连接端b的电压时，n阱体端连接电路12自动将n阱体端c与第一连接端a相电连接；当第一连接端a的电压低于第二连接端b的电压时，n阱体端连接电路12自动将n阱体端c与第二连接端b相电连接。也即，当第一连接端a和第二连接端b的电压不同时，n阱体端连接电路12始终将n阱体端c与电压高的一个连接端相连，通过此种方式能够保证开关pmos管11在断开状态时第一连接端a和第二连接端b之间不存在电流。因此，本实施例提供的pmos开关电路1具有良好的开关性能。
[0041]
请参阅图3，于本发明的一实施例中，n阱体端连接电路12包括第一连接支路121和第二连接支路122。其中，第一连接支路121用于连接n阱体端c和第一连接端a，第二连接支路122用于连接n阱体端c和第二连接端b。当第一连接端a的电压高于第二连接端b的电压
时，第一连接支路121导通且第二连接支路122断开。当第一连接端a的电压低于第二连接端b的电压时，第一连接支路121断开且第二连接支路122导通。
[0042]
在一些实施例中，第一连接支路121和第二连接支路122可以通过电压比较器以及压控开关来实现上述功能。以第一连接支路121为例，可以将第一连接端a和第二连接端b的电压输入电压比较器。当第一连接端a的电压高于第二连接端b的电压时，该电压比较器输出一高电平从而控制压控开关导通以实现n阱体端c与第一连接端a的电连接。当第一连接端a的电压低于第二连接端b的电压时，该电压比较器输出一低电平从而控制压控开关断开，以实现n阱体端c与第一连接端a断开。第二连接支路122可以采用与上述第一连接支路121类似的方式实现，此处不做过多赘述。需要说明的是，上述方式仅为本发明的一种可行方式，但本发明并不以此为限。
[0043]
可选地，第一连接支路121可以包括第一mos管，第二连接支路122可以包括第二mos管。其中，n阱体端c通过第一mos管与第一连接端a相连，并通过第二mos管与第二连接端b相连。
[0044]
可选地，当pmos开关电路1导通时，第一连接端a和第二连接端b的电压相同，此时，第一连接支路121和第二连接支路122均断开。
[0045]
请参阅图4，于本发明的一实施例中，n阱体端连接电路12包括第一mos管m1和第二mos管m2，其中第一mos管m1和第二mos管m2均为pmos管。第一mos管m1的栅极与第二连接端b相连，第一mos管m1的源极与第一连接端a相连，第一mos管m1的漏极以及n阱体端与开关pmos管11的n阱体端c相连。第二mos管m2的栅极与第一连接端a相连，第二mos管m2的源极与第二连接端b相连，第二mos管m2的漏极及其n阱体端与开关pmos管11的n阱体端c相连。
[0046]
本实施例中，当pmos开关电路1断开时，开关pmos管11的n阱体端c始终与连接端a和b中电压较高的一端相连，因而能够保证连接端a和b之间不存在电流，从而实现pmos开关电路1的彻底断开。
[0047]
可选地，当pmos开关电路1导通时，第一连接端a和第二连接端b的电压相同，此时，第一mos管m1和第二mos管m2均断开，开关pmos管11的n阱体端c处于悬空状态。
[0048]
于本发明的一实施例中，pmos开关电路1的第一连接端a和第二连接端b分别与第一器件和第二器件相连。
[0049]
可选地，在一些实施例中，当pmos开关电路1处于断开状态时，第一器件的电压可以始终高于第二器件的电压。此时，开关pmos管11的n阱体端c始终与第一连接端a相连。本实施例中，第一器件的电压是指第一器件与pmos开关电路1连接处的电压，也即第一连接端a处的电压；第二器件的电压是指第二器件与pmos开关电路1连接处的电压，也即第二连接端b处的电压。
[0050]
可选地，在另外一些实施例中，当pmos开关电路1处于断开状态时，第一器件的电压可以始终低于第二器件的电压。此时，开关pmos管11的n阱体端c始终与第二连接端b相连。
[0051]
可选地，在其他一些实施例中，当pmos开关电路1处于断开状态时，第一器件和第二器件之间的电压差随时间变化。具体地，在一个或多个时间段内第一器件的电压高于第二器件的电压，在另外一个或多个时间段内第一器件的电压低于第二器件的电压。此时，开关pmos管11的n阱体端c始终与第一器件和第二器件中电压较高的一个相连。
[0052]
基于以上对所述pmos开关电路1的描述，本发明还提供一种芯片，该芯片包括图2至图4中任一图所示的pmos开关电路1。例如，请参阅图5，显示为本发明一实施例中芯片的结构示意图，该芯片提供至少三个端口，各端口分别对应pmos开关电路的第一连接端、第二连接端和控制端。
[0053]
基于以上对所述pmos开关电路1的描述，本发明还提供一种电子设备。图6显示为本发明一实施例中电子设备的结构示意图。如图6所示，本实施例中电子设备包括上述pmos开关电路、第一器件和第二器件。其中，第一器件与pmos开关电路的第一连接端a相连，第二器件与pmos开关电路的第二连接端b相连。
[0054]
可选地，电子设备还可以包含通断状态控制电路。该通断状态控制电路通过调整开关pmos管控制端g处的电压控制pmos开关电路处于导通或者断开状态。
[0055]
可选地，当pmos开关电路处于断开状态时，第一器件和第二器件之间的电压差随时间变化。例如，在一个或多个时间段内第一器件的电压高于第二器件的电压，在另外一个或多个时间段内第一器件的电压低于第二器件的电压。
[0056]
综上所述，本发明一个或多个实施例中提供的pmos开关电路包括开关pmos管和n阱体端连接电路，其中，n阱体端连接电路能够自动将第一连接端和第二连接端中电压较高的一端与n阱体端相连，从而保证开关pmos管在断开状态时第一连接端和第二连接端之间不存在电流。因此，所述pmos开关电路具有良好的开关性能。因此，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0057]
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。