一种控制电路的制作方法

1.本实用新型涉及一种控制电路。


背景技术：

2.随着电子技术的发展，当前电路设计的一般是模块化设计，即将不同功能的电路分开，减少彼此的依赖，提高各电控板的独立性和可维护性。其中，主控板可以用于控制从机板，当需要实现某种功能时，只需要控制主控板向对应的从机板供电即可，能够有效降低电路中的功耗。目前，一般是在主控板中设置继电器，通过控制继电器的吸合来实现控制对从机板的供电，但这种方法适用于电流较大的电路中，对于电流较小的电路，采用继电器则电路的成本较高；同时，继电器是基于线圈实现电路的通断的，即需要对继电器施加电流，因此，耗费的电量较大，且继电器的体积较大。综上所述，在控制电流较小的电路，如何实现降低控制电路的功耗和成本，同时使控制电路小型化是亟待解决的技术问题。


技术实现要素：

3.本实用新型主要提供一种控制电路。
4.本实用新型主要提供一种控制电路，所述控制电路包括主机板的控制电路和至少一个从机板的控制电路；所述主机板的控制电路包括金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor，mosfet)、第一双极型晶体管(bipolar junction transistor，bjt)、第一微处理单元、第二微处理单元和第一电源；所述至少一个从机板的控制电路包括至少一个电容；其中：
5.所述mosfet的栅极连接所述第一微处理单元的输出端，所述mosfet的源极和漏极连接在所述第一电源与所述主机板的控制电路的输出端之间；
6.所述第一bjt的基极连接所述第二微处理单元的输出端，所述第一bjt的发射极和集电极连接在所述第一电源与所述主机板的控制电路的输出端之间；
7.所述至少一个电容连接在所述主机板控制电路的输出端与所述主机板控制电路的接地端之间。
8.在一种实现方式中，在所述mosfet为p沟道型的情况下，所述mosfet的源极连接所述主机板的控制电路的输出端，所述mosfet的漏极连接所述第一电源；
9.在所述mosfet为n沟道型的情况下，所述mosfet的漏极连接所述主机板的控制电路的输出端，所述mosfet的源极连接所述第一电源。
10.在一种实现方式中，所述主机板的控制电路还包括第一电阻；其中：
11.在所述mosfet为p沟道型的情况下，所述第一电阻连接在所述mosfet的栅极与漏极之间；
12.在所述mosfet为n沟道型的情况下，所述第一电阻连接在所述mosfet的栅极与源极之间。
13.在一种实现方式中，所述主机板的控制电路还包括第二bjt；其中：
14.所述第二bjt的基极连接所述第一微处理单元的输出端，所述第二bjt的发射极接地，所述第二bjt的集电极连接所述mosfet的栅极。
15.在一种实现方式中，所述在所述mosfet为p沟道型的情况下，所述主机板的控制电路还包括第二电阻；其中：
16.所述第二电阻连接在所述第二bjt的集电极与所述mosfet的栅极之间。
17.在一种实现方式中，在所述第一bjt为pnp型的情况下，所述第一bjt的发射极连接所述第一电源，所述第一bjt的集电极连接所述主机板的控制电路的输出端；
18.在所述第一bjt为npn型的情况下，所述第一bjt的集电极连接所述第一电源，所述第一bjt的发射极连接所述主机板的控制电路的输出端。
19.在一种实现方式中，所述主机板的控制电路还包括第三电阻；其中：
20.在所述第一bjt为pnp型的情况下，所述第三电阻连接在所述第一bjt的集电极与所述主控板的控制电路的输出端之间；
21.在所述第一bjt为npn型的情况下，所述第三电阻连接在所述第一bjt的发射极与所述主控板的控制电路的输出端之间。
22.在一种实现方式中，所述主机板的控制电路还包括第三bjt；其中：
23.所述第三bjt的基极连接所述第二微处理单元的输出端，所述第三bjt的发射极接地，所述第三bjt的集电极连接所述第一bjt的基极。
24.在一种实现方式中，所述在所述第一bjt为pnp型的情况下，所述主机板的控制电路还包括第四电阻；其中：
25.所述第四电阻连接在所述第三bjt的集电极与所述第一bjt的基极之间。
26.在一种实现方式中，所述控制电路还包括瞬态抑制二极管(transient voltage suppressor，tvs)；其中：
27.所述tvs的正极接地，所述tvs的负极连接所述主控板的控制电路的输出端。
28.基于本实用新型提供的控制电路中，所述控制电路包括主机板的控制电路和至少一个从机板的控制电路；所述主机板的控制电路包括mosfet、第一bjt、第一微处理单元、第二微处理单元和第一电源；所述至少一个从机板的控制电路包括至少一个电容；其中：所述mosfet的栅极连接所述第一微处理单元的输出端，所述mosfet的源极和漏极连接在所述第一电源与所述主机板的控制电路的输出端之间；所述第一bjt的基极连接所述第二微处理单元的输出端，所述第一bjt的发射极和集电极连接在所述第一电源与所述主机板的控制电路的输出端之间；所述至少一个电容连接在所述主机板控制电路的输出端与所述主机板控制电路的接地端之间。
29.可以看出，本实用新型在主机板的控制电路设置mosfet和第一bjt，将mosfet的控制端与第一微处理单元的输出端连接，将第一bjt的控制端与第二微处理单元的输出端连接，在mosfet和第一bjt接收到驱动信号时，实现控制主机板的控制电路的导通或断开，从而实现控制向至少一个从机板的控制电路供电。可以看出，本实用新型通过采用mosfet和第一bjt，实现控制主机板的控制电路的导通或断开，能够有效降低控制电路的成本和功耗，同时，第一bjt可以采用贴片的bjt，贴片的bjt体积较小，能够节省很大的空间，使控制电路小型化。
30.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非
限制本实用新型。
附图说明
31.此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本实用新型的实施例，并与说明书一起用于说明本实用新型的技术方案。
32.图1为相关技术中一种控制电路的电路原理图；
33.图2为本实用新型实施例提供的一种控制电路的电路原理图；
34.图3为本实用新型实施例提供的一种主机板的控制电路的电路原理图；
35.图4为本实用新型实施例提供的一种控制电路的工作流程示意图。
具体实施方式
36.相关技术中，当前电路设计的一般是模块化设计，当出现多块电控板联合控制时，由主控板控制是否向从机板进行供电，这种控制方法能够有效降低电路中的功耗。相关技术方案中，一般通过控制继电器的吸合来实现对从机板的供电，但这种方法适合于电流比较大的电路，对于控制小电流的电路，采用继电器则使得控制电路的成本较高，且继电器的体积较大。在这种情况下，如何实现降低控制电路的功耗和成本，同时使控制电路小型化是亟待解决的技术问题。
37.在相关技术中，可以采用mosfet代替继电器，通过控制mosfet的导通或截止状态，从而实现对从机板的供电，如图1所示，控制电路包括主机板的控制电路和从机板的控制电路，其中，主机板的控制电路包括：第一电源vdd1和mosfet q1，从机板的控制电路包括：第一电容e1、第二电容e2和第三电容e3。
38.mosfet q1的源极连接主机板的控制电路的输出端，mosfet q1的漏极连接所述第一电源vdd1，mosfet q1的栅极可以连接驱动装置，用于控制mosfet的导通或截止；第一电容e1连接在主机板控制电路的输出端与主机板控制电路的接地端之间，第二电容e2连接在主机板控制电路的输出端与主机板控制电路的接地端之间，第三电容e3连接在主机板控制电路的输出端与主机板控制电路的接地端之间。
39.在mosfet q1为导通状态时，主机板的控制电路可以向从机板的控制电路进行供电，需要说明的是，在mosfet q1导通的过程中，主机板的控制电路会对从机板的控制电路的电容进行充电，但当从机板的控制电路中电容并联的数量比较多时，会导致电容整体的容量较大，则在mosfet q1导通的瞬间会导致mosfet q1上流过一个电流很大的脉冲，从而造成mosfet q1的损坏。
40.针对上述技术问题，提出本实用新型实施例的技术方案。以下结合附图及实施例，对本实用新型实施例进行进一步详细说明。应当理解，此处所提供的实施例仅用以解释本实用新型，并不用于限定本实用新型。另外，以下所提供的实施例是用于实施本实用新型的部分实施例，而非提供实施本实用新型的全部实施例，在不冲突的情况下，本实用新型实施例记载的技术方案可以任意组合的方式实施。
41.需要说明的是，在本实用新型实施例中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的方法或者装置不仅包括所明确记载的要素，而且还包括没有明确列出的其他要素，或者是还包括为实施方法或者装置所固有
的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括该要素的方法或者装置中还存在另外的相关要素(例如方法中的步骤或者装置中的单元，例如的单元可以是部分电路、部分处理器、部分程序或软件等等)。
42.本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括a、b、c中的至少一种，可以表示包括从a、b和c构成的集合中选择的任意一个或多个元素。
43.例如，本实用新型实施例提供的一种控制电路包括了一系列电路，但是本实用新型实施例提供的一种控制电路不限于包括所明确记载的电路，还可以包括为获取相关信息、或基于信息进行处理时所需要设置的电路。
44.本实用新型实施例提出来一种控制电路，对控制电路的导通或断开进行控制。
45.本实用新型实施例提供的控制电路可以包括：主机板的控制电路和至少一个从机板的控制电路；主机板的控制电路包括mosfet、第一bjt、第一微处理单元、第二微处理单元和第一电源；至少一个从机板的控制电路包括至少一个电容；其中：
46.mosfet的栅极连接所述第一微处理单元的输出端，mosfet的源极和漏极连接在所述第一电源与所述主机板的控制电路的输出端之间；
47.第一bjt的基极连接所述第二微处理单元的输出端，第一bjt的发射极和集电极连接在第一电源与主机板的控制电路的输出端之间；
48.至少一个电容连接在主机板控制电路的输出端与主机板控制电路的接地端之间。
49.本实用新型实施例中，主机板控制电路用于控制向至少一个从机板的控制电路进行供电，这里，至少一个从机板的控制电路用于实现某种功能。
50.示例性地，在一种控制电路中，控制电路包括主机板的控制电路、第一从机板的控制电路、以及第二从机板的控制电路。当主机板处于待机状态时，主机板的控制电路停止向第一从机板的控制电路和第二从机板的控制电路进行供电；当主机板恢复正常工作状态时，主机板的控制电路开始向第一从机板的控制电路和第二从机板的控制电路进行供电。
51.本实用新型实施例中，mosfet是一种电压控制器件，基于控制输入回路的电场效应来控制输出回路电流的一种半导体器件，mosfet具有开关速度快、输入阻抗高、驱动功率小、导通损耗较小、稳定性优良等特点，常用作开关器件。mosfet具有栅极(gate，g极)、源极(source，s极)和漏极(drain，d极)，即可以根据栅极的电压来控制电流，从而控制源极和漏极的导通或截止状态。
52.本实用新型实施例中，根据mosfet中工作载流子种类的不同，可以分为p沟道mosfet和n沟道mosfet，这里，p表示的是正极(positive)，即在p沟道mosfet中，参与导电的载流子为带正电的空穴，n表示的是负极(negative)，即在n沟道mosfet中参与导电的载流子为带负电的电子。
53.在一些实施方式中，在mosfet为p沟道型的情况下，mosfet的源极连接所述主机板的控制电路的输出端，mosfet的漏极连接所述第一电源；
54.在mosfet为n沟道型的情况下，mosfet的漏极连接所述主机板的控制电路的输出端，mosfet的源极连接所述第一电源。
55.本实用新型实施例中，mosfet可以是p沟道mosfet，也可以是n沟道mosfet，对此本
实用新型实施例不作限定。对于n沟道mosfet，在栅极电压大于源极电压的情况下，源极和漏极导通，即mosfet为导通状态；对于p沟道mosfet，在栅极电压小于源极电压的情况下，源极和漏极导通，即mosfet为导通状态。
56.本实用新型实施例中，bjt是一种电流控制器件，bjt与mosfet相比具有体积小、重量轻、耗电少、寿命长、可靠性高的优点，常用于放大信号，以及作为开关器件。bjt具有基极(base，b)、发射极(emitter，e)和集电极(collector，c)，可以根据基极的电流控制发射极和集电极的导通或截止。
57.本实用新型实施例中，bjt是通过一定的工艺将两个pn结结合在一起的器件，需要说明的是，通过采用不同的掺杂工艺，基于扩散作用，将p型半导体与n型半导体制作在同一块半导体(通常是硅或锗)基片上，在它们的交界面形成空间电荷区为pn结，因此，bjt中电子和空穴可以同时参与导电。根据p型半导体与n型半导体组合方式的不同，可以分为pnp和npn两种组合结构。
58.在一些实施方式中，在第一bjt为pnp型的情况下，第一bjt的发射极连接第一电源，第一bjt的集电极连接所述主机板的控制电路的输出端；
59.在第一bjt为npn型的情况下，第一bjt的集电极连接第一电源，第一bjt的发射极连接主机板的控制电路的输出端。
60.本实用新型实施例中，第一bjt可以是npn型，也可以是pnp型，对此本实用新型实施例不作限定，对于npn型的bjt，在基极接收到高电平信号时，bjt为导通状态，在基极接收到低电平信号时，bjt为截止状态；对于pnp型的bjt，在基极接收到低电平信号时，bjt为导通状态，在基极接收到高电平信号时，bjt为截止状态。
61.示例性地，mosfet为p沟道mosfet，第一bjt为pnp型，如图2所示，控制电路包括主机板的控制电路和从机板的控制电路，其中主机板的控制电路包括：mosfet q1、第一bjt q2、第三电阻r3和第一电源vdd1，从机板的控制电路包括：第一电容e1、第二电容e2和第三电容e3。
62.mosfet q1源极连接主机板的控制电路的输出端，mosfet q1的漏极连接所述第一电源vdd1，第一bjt q2的发射极连接第一电源vdd1，第一bjt q2的集电极连接主机板的控制电路的输出端、第三电阻r3连接在第一bjt q2的集电极与主控板的控制电路的输出端之间。
63.第一电容e1连接在主机板控制电路的输出端与主机板控制电路的接地端之间，第二电容e2连接在主机板控制电路的输出端与主机板控制电路的接地端之间，第三电容e3连接在主机板控制电路的输出端与主机板控制电路的接地端之间。
64.本实用新型实施例中，第一微处理单元用于向mosfet的栅极发送驱动信号，从而控制mosfet的导通或截止；第二微处理单元用于向bjt的基极发送驱动信号，从而控制bjt的导通或截止，这里，驱动信号包括高电平信号和低电平信号。
65.示例性地，在mosfet为p沟道mosfet，第一bjt为pnp型的情况下，第一微处理单元和第二微处理单元发送低电平信号时，mosfet和第一bjt为导通状态，第一微处理单元和第二微处理单元发送高电平信号时，mosfet和第一bjt为截止状态。
66.本实用新型实施例中，电容是一种储存电量和电能的元器件，至少一个电容可以在第一bjt导通的过程中向从机板中的负载进行供电。
67.可以看出，本实用新型实施例中，通过在主机板的控制电路中设置mosfet和第一bjt，将mosfet的控制端与第一微处理单元的输出端连接，将第一bjt的控制端与第二微处理单元的输出端连接，可以根据第一微处理单元发送的驱动信号控制mosfet的导通或截止，根据第二微处理单元发送的驱动信号控制第一bjt导通或截止，实现控制主机板的控制电路的导通或断开，从而实现控制向至少一个从机板的控制电路供电。可以看出，本实用新型通过采用mosfet和第一bjt，实现了控制主机板的控制电路的导通或断开，能够有效降低控制电路的成本和功耗，同时，第一bjt可以采用贴片的bjt，能够有效减小电路中电子元器件的体积，使控制电路小型化。
68.在一些实施方式中，主机板的控制电路还包括第一电阻；其中：
69.在mosfet为p沟道型的情况下，所述第一电阻连接在所述mosfet的栅极与漏极之间；
70.在mosfet为n沟道型的情况下，所述第一电阻连接在mosfet的栅极与源极之间。
71.本实用新型实施例中，第一电阻用于稳定电平信号，当mosfet的栅极没有接收到驱信信号时，使栅极处于稳定电平状态，保障mosfet为截止状态。
72.在一些实施方式中，主机板的控制电路还包括第二bjt；其中：
73.第二bjt的基极连接第一微处理单元的输出端，第二bjt的发射极接地，第二bjt的集电极连接mosfet的栅极。
74.本实用新型实施例中，第二bjt用于放大第一微处理单元发送的驱动信号，防止第一微处理单元的驱动能力不足，使得mosfet无法导通。需要说明的是，第二bjt可以是npn型也可以是pnp型，对此本实用新型实施例不作限定，仅以npn型bjt为例进行说明。
75.本实用新型实施例中，第二bjt的基极接收第一微处理单元发送的驱动信号，在驱动信号为高电平信号的情况下，第二bjt为导通状态，则第二bjt的集电极向mosfet的栅极发送高电平信号；在驱动信号为低电平信号的情况下，第二bjt为截止状态，则第一微处理单元发出的驱动信号不能发送至mosfet。
76.在一些实施方式中，在mosfet为p沟道型的情况下，主机板的控制电路还包括第二电阻；其中：
77.第二电阻连接在第二bjt的集电极与mosfet的栅极之间。
78.本实用新型实施例中，在mosfet为p沟道型的情况下，当mosfet的栅极接收到低电平信号时，mosfet为导通状态，因此，第二电阻用于对第二bjt的集电极与mosfet的栅极之间的电路进行限流。在第一微处理单元发送的驱动信号为高电平信号时，第二bjt的基极接收到高电平信号，第二bjt为导通状态，则第二bjt的集电极发出高电平信号，经过第二电阻限流，mosfet的栅极接收到低电平信号，则mosfet为导通状态；在第一微处理单元发送的驱动信号为低电平信号时，第二bjt的基极接收到低电平信号，第二bjt为截止状态，则第二bjt不能向mosfet发送驱动信号，则mosfet为截止状态。
79.在一些实施方式中，主机板的控制电路还包括第三电阻；其中：
80.在第一bjt为pnp型的情况下，第三电阻连接在第一bjt的集电极与主控板的控制电路的输出端之间；
81.在第一bjt为npn型的情况下，第三电阻连接在第一bjt的发射极与主控板的控制电路的输出端之间。
82.本实用新型实施例中，第三电阻用于对第一bjt与主控板的控制电路的输出端之间的电路进行限流，防止电路中的电流过大。在第一bjt为导通状态时，主控板的控制电路可以对至少一个从机板的控制电路中的电容进行充电，通过第三电阻进行限流，即通过小电流对至少一个从机板的控制电路中的电容充电，使电容中的电量较小，能够防止第一bjt和mosfet被损坏。
83.在一些实施方式中，主机板的控制电路还包括第三bjt；其中：
84.第三bjt的基极连接第二微处理单元的输出端，第三bjt的发射极接地，第三bjt的集电极连接第一bjt的基极。
85.本实用新型实施例中，第三bjt用于放大第二微处理单元发送的驱动信号，防止第二微处理单元的驱动能力不足，使得第一bjt无法导通。需要说明的是，第三bjt可以是npn型也可以是pnp型，对此本实用新型实施例不作限定，仅以npn型bjt为例进行说明。
86.本实用新型实施例中，第三bjt的基极接收第二微处理单元发送的驱动信号，在驱动信号为高电平信号的情况下，第三bjt为导通状态，则第二bjt的集电极向第一bjt的基极发送高电平信号；在驱动信号为低电平信号的情况下，第三bjt为截止状态，则第二微处理单元发出的驱动信号不能发送至第一bjt。
87.在一些实施方式中，在第一bjt为pnp型的情况下，主机板的控制电路还包括第四电阻；其中：
88.第四电阻连接在第三bjt的集电极与第一bjt的基极之间。
89.本实用新型实施例中，在第一bjt为pnp型的情况下，当第一bjt的基极接收到低电平信号时，第一bjt为导通状态，因此，第四电阻用于对第三bjt的集电极与第一bjt的基极之间的电路进行限流。在第二微处理单元发送的驱动信号为高电平信号时，第三bjt的基极接收到高电平信号，第三bjt为导通状态，则第三bjt的集电极发出高电平信号，经过第四电阻限流，第一bjt的基极接收到低电平信号，则第一bjt为导通状态；在第二微处理单元发送的驱动信号为低电平信号时，第三bjt的基极接收到低电平信号，第三bjt为截止状态，则第三bjt不能向第一bjt发送驱动信号，则第一bjt为截止状态。
90.在一些实施方式中，控制电路还包括tvs；其中：
91.tvs的正极接地，tvs的负极连接主控板的控制电路的输出端。
92.本实用新型实施例中，tvs是一种基于二极管实现的高效能保护器件，tvs具有响应时间快、瞬态功率大、漏电流低、击穿电压偏差、箝位电压较易控制、无损坏极限、体积小等优点。
93.本实用新型实施例中，当控制电路正常工作时，tvs为截止状态，不影响控制电路的正常工作，当控制电路中存在异常过压时，tvs迅速由截止状态变换为导通状态，给控制电路中的瞬间电流提供一个低阻抗导通路径，同时将异常高压箝制在一个安全水平之内，从而实现保护控制电路，当异常过压消失时，tvs由导通状态变换为截止状态，控制电路正常工作。
94.图3为本实用新型实施例提供的一种主机板的控制电路的电路原理图，如图3所示，主机板的控制电路包括mosfet q1、第一bjt q2、第二bjt q3、第三bjt q4、第一微处理单元mcu1、第二微处理单元mcu2、第一电源vdd1、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第六电阻r6、第七电阻r7、tvs d1，其中，q1为p沟道型的mosfet、q2
为pnp型的bjt、q3为npn型的bjt、q4为npn型的bjt。
95.本实用新型实施例中，第五电阻r5的一端与第一微处理单元mcu1的输出端连接，第二bjt q3的基极与第五电阻r5的另一端连接，第二bjt q3的发射极接地，第二bjt q3的集电极与第二电阻r2的一端连接，mosfet q1的栅极与第二电阻r2的另一端连接，mosfet q1的源极连接主机板的控制电路的输出端，mosfet q1的漏极连接第一电源vdd1，第一电阻r1连接在mosfet q1的源极与漏极之间。
96.本实用新型实施例中，第六电阻r6的一端与第二微处理单元mcu2的输出端连接，第三bjt q4的基极与第六电阻r6的另一端连接，第三bjt q4的发射极接地，第三bjt q4的集电极与第四电阻r4的一端连接，第一bjt q2的基极与第四电阻r4的另一端连接，第一bjt q2的发射极连接第一电源vdd1，第三电阻r3的一端连接第一bjt q2的集电极，第三电阻r3的令一端连接主机板的控制电路的输出端。
97.本实用新型实施例中，第七电阻r7的一端连接第六电阻r6与第二bjt q3的基极的公共端，第七电阻r7的另一端连接tvs d1的正极，tvs d1的负极连接主机板的控制电路的输出端。
98.本实用新型实施例中，在第二微处理单元mcu2发出高电平信号时，第三bjt q4的基极接收到高电平信号，第三bjt q4为导通状态，经过第四电阻r4的限流，第二bjt q2的基极接收到低电平信号，则第二bjt q2为导通状态，经过第三电阻r3限流，主机板的控制电路为导通状态，可以对从机板中至少一个电容进行充电；在第二微处理单元mcu2发出低电平信号时，第三bjt q4的基极接收到低电平信号，则第三bjt q4为截止状态，不能向第二bjt q2发送驱动信号，则第二bjt q2为截止状态，即主机板的控制电路为断开状态。
99.本实用新型实施例中，在第一微处理单元mcu1发出高电平信号时，第二bjt q3的基极接收到高电平信号，第二bjt q3为导通状态，经过第二电阻r2的限流，mosfet q1的栅极接收到低电平信号，则mosfet q1为导通状态，主机板的控制电路为导通状态，可以对从机板进行供电；在第一微处理单元mcu1发出低电平信号时，第二bjt q3的基极接收到低电平信号，第二bjt q3为截止状态，不能向mosfet q1发送驱动信号，则mosfet q1为截止状态，即主机板的控制电路为断开状态。
100.本实用新型实施例中，当主机板的控制电路正常工作时，tvs d1为截止状态；当控制电路中存在异常过压时，tvs d1由截止状态变换为导通状态，对主机板的控制电路中的瞬间电流提供一个低阻抗导通路径，同时将异常高压箝制在一个安全水平之内，当异常过压消失时，tvs d1由导通状态变换为截止状态。
101.基于图3的控制电路的技术构思，本实用新型实施例还提供了一种控制电路的工作流程，图4为本实用新型实施例提供的一种控制电路的工作流程示意图，该流程可以包括：
102.步骤401：判断主机板是否为待机状态，若是，则执行步骤402，若否，则执行步骤403。
103.本实用新型实施例中，当主机板的工作状态为待机状态时，则至少一个从机板的工作状态也为待机状态，即主机板的控制电路不需要对至少一个从机板的控制电路进行供电。
104.步骤402：第一微处理单元发送低电平信号，控制mosfet为截止状态，第二微处理
单元发送低电平信号，控制第一bjt为截止状态，执行步骤401。
105.本实用新型实施例中，第一微处理单元发送低电平信号，第二bjt的基极接收到低电平信号，则第二bjt为截止状态，不能向mosfet发送驱动信号，则mosfet为截止状态。
106.本实用新型实施例中，第二微处理单元发送低电平信号，第三bjt的基极接收到低电平信号，则第三bjt为截止状态，不能向第一bjt发送驱动信号，则第一bjt为截止状态。
107.步骤403：第二微处理单元发送高电平信号，控制第一bjt为导通状态。
108.本实用新型实施例中，第二微处理单元发送高电平信号，第三bjt的基极接收到高电平信号，则第三bjt为导通状态，经过电阻限流，第一bjt的基极接收到低电平信号，则第一bjt为导通状态，主机板的控制电路对从机板的控制电路中的至少一个电容进行充电。
109.步骤404：启动tm延时。
110.本实用新型实施例中，启动tm延时表示等待tm时间，在tm时间内，第二微处理单元发送高电平信号，控制第一bjt为导通状态。
111.本实用新型实施例中，通过第二微处理单元发送高电平信号，先控制第一bjt为导通状态，对从机板的控制电路中的至少一个电容进行充电，从而实现防止至少一个电容中的电量过大，导致在mosfet导通的瞬间，对mosfet传输一个电流很大的脉冲使得mos管的损坏。
112.本实用新型实施例中，tm为第一bjt的导通时间，tm可以通过求解方程式tm＝r*c
×
ln[(v
dd-vset-v0)/(v
dd-vset-v
t
)]获得，需要说明的是，r为第三电阻的阻值，c为从机板电容的容量，v
dd
为第一电源的电压值，vset为第一bjt的饱和压降，v0为从机板的控制电路的初始电压，v
t
为从机板控制电路在t时刻的电压。
[0113]
步骤405：判断tm延时是否结束，若是，则执行步骤406，若否，则执行步骤405。
[0114]
本实用新型实施例中，若tm延时已结束，说明主机板的控制电路已经对从机板的控制电路中的至少一个电容完成了充电。
[0115]
步骤406：第二微处理单元发送低电平信号，控制第一bjt为截止状态，第一微处理单元发送高电平信号，控制mosfet为导通状态，执行步骤401。
[0116]
本实用新型实施例中，在主机板的控制电路对从机板的控制电路中的至少一个电容进行充电后，第一微处理单元发送高电平信号，第二bjt的基极接收到高电平信号，则第二bjt为导通状态，经过电阻限流，mosfet的栅极接收到低电平信号，则mosfet为导通状态，主机板的控制电路对从机板的控制电路中进行供电，则从机板的工作状态为正常工作。
[0117]
上文对各个实施例的描述倾向于强调各个实施例间的不同处，其相同或相似处可以互相参考，为了简洁，本文不再赘述。
[0118]
本技术所提供的各产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
[0119]
本技术所提供的设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的设备实施例。
[0120]
在本技术所提供的几个实施例中，应该理解到，所揭露的设备，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，示例性地，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互
间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
[0121]
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网格单元上；可以根据实际的可以选择其中的部分或全部单元来实现本实施例方案的目的。
[0122]
以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。