专利名称：调谐控制方式的制作方法
技术领域：
本发明涉及仅使规定的频率信号通过的调谐控制方式。
背景技术：
使用了LC谐振等的各种结构的滤波器及调谐电路是众所周知的。例如，超外差式接收机的中频放大电路，就备有作为滤波器的功能，一般说来，现有的中频放大电路通过采用多组中频变压器(IFT)和电容器实现预期的频率特性。例如，在AM接收机的情况下，将中心频率设定为455kHz，同时设定为当从该中心频率失调9kHz时仅衰减规定量。另外，还已知有使用一个陶瓷滤波器代替多组中频变压器等实现预期的频率特性的AM接收机。
可是，在采用上述超外差方式的现有技术中，由于在进行调谐的滤波器即中频放大电路的结构中包含中频变压器或陶瓷滤波器，所以，将包含这些部件的整体在半导体衬底上进行集成是很困难的。
另外，与该中频放大电路组合的局部振荡电路，如果是简单的则由采用局部振荡变压器的LC振荡器实现，若构成高精度的则由采用晶体振荡的PLL结构实现。特别是采用局部振荡电路作为PLL结构时，因包含进行正弦波振荡的电压控制型振荡器(VCO)而很难集成化，所以在一部分电路中采用了混合IC。
因此，作为一个总体，不仅包含作为滤波器而工作的中频放大电路，甚至还包含着与其组合而构成调谐机构的局部振荡电路，因而很难集成化，所以期望着有一种能使调谐机构整体集成化的调谐控制方式。此外，即使对以往存在的滤波器的整体或包含该滤波器的电路的整体实现了集成化，但由于在电路参数中产生很大的离散偏差，所以制成的每块芯片的特性都不相同。另外，还要考虑到中心频率随温度等发生很大变化的情况，所以，迄今为止还没有提出一种在集成后仍能可靠地达到预期频率特性的调谐控制方式。
发明的公开本发明是为解决上述课题而提出的，其目的是提供一种适用于集成化的新的调谐控制方式。
本发明的调谐控制方式备有调谐电路，包含2个级联连接的全通型移相电路、及将后级的上述移相电路的输出作为反馈信号反馈到前级的上述移相电路的输入侧，同时将上述反馈信号与输入信号相加后输入到前级的上述移相电路的加法电路，并仅使靠近规定频率的信号通过；及频率控制电路，当对上述调谐电路输入了其频率靠近上述规定频率的信号时，根据上述调谐电路的输入输出信号之间的相位差，使上述调谐电路的调谐频率与上述调谐电路的输入信号的频率一致。
于是，通过进行控制使调谐电路的输入输出信号之间不存在相位差，即可使调谐频率始终跟踪输入信号的频率并保持一致。
附图的简单说明
图1是表示作为采用了本发明的调谐控制方式的一实施形态的调谐机构的结构的图。
图2是表示调谐电路的详细结构的图。
图3是将图2所示的前级移相电路的结构抽出后示出的电路图。
图4是表示图3所示移相电路的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
图5是将图2所示的后级移相电路的结构抽出后示出的电路图。
图6是表示图5所示移相电路的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
图7是将图2所示2个移相电路和分压电路的整体置换为具有传递函数K1的电路后的电路图。
图8是根据米勒定理对图7所示电路进行变换后的电路图。
图9是表示图2所示调谐电路的调谐特性的图。
图10是表示2个移相电路的输入输出信号之间的相位关系的图。
图11是表示调谐频率高于输入到前级移相电路的信号频率时各移相电路的输入输出信号之间的相位关系的图。
图12是表示调谐频率低于输入到前级移相电路的信号频率时各移相电路的输入输出信号之间的相位关系的图。
图13是表示频率控制电路详细结构的电路图。
图14是表示调谐电路的调谐频率高于输入到调谐电路的信号频率时的时间图。
图15是表示调谐电路的调谐频率低于输入到调谐电路的信号频率时的时间图。
图16是表示兼作AM检波的调谐机构的结构的图。
图17是表示图16所示频率控制电路的详细结构的电路图。
图18是表示采用了图16所示调谐机构的AM接收机结构的图。
图19是表示兼作FM检波的调谐机构的结构的图。
图20是表示图19所示频率控制电路的详细结构的电路图。
图21是表示频率控制电路的另一结构例的图。
图22是表示调谐电路的调谐频率高于输入到图21所示调谐电路的信号的频率时的时间图。
图23是表示调谐电路的调谐频率低于输入到图21所示调谐电路的信号的频率时的时间图。
图24是表示频率控制电路的另一结构例的图。
图25是表示调谐电路的调谐频率高于输入到图24所示调谐电路的信号的频率时的时间图。
图26是表示调谐电路的调谐频率低于输入到图24所示调谐电路的信号的频率时的时间图。
图27是表示频率控制电路的另一结构例的图。
图28是表示调谐电路的调谐频率高于输入到图27所示调谐电路的信号的频率时的时间图。
图29是表示调谐电路的调谐频率低于输入到图27所示调谐电路的信号的频率时的时间图。
图30是表示包含LR电路的移相电路结构的电路图。
图31是表示图30所示移相电路的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
图32是表示包含LR电路的移相电路的另一种结构的电路图。
图33是表示图32所示移相电路的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
图34是表示调谐电路的第2变形例的电路图。
图35是表示包含LR电路的移相电路结构的电路图。
图36是表示包含LR电路的移相电路的另一种结构的电路图。
图37是表示调谐电路的第4变形例的电路图。
图38是表示调谐电路的第5变形例的电路图。
图39是表示调谐电路的第6变形例的电路图。
图40是表示调谐电路的第7变形例的电路图。
图41是表示调谐电路的第8变形例的电路图。
图42是将图41所示的前级移相电路的结构抽出后示出的电路图。
图43是表示图42所示移相电路的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
图44是将图41所示的后级移相电路的结构抽出后示出的电路图。
图45表示图44所示移相电路的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
图46是表示包含LR电路的移相电路的结构的电路图。
图47是表示图46所示移相电路的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
图48是表示包含LR电路的移相电路的另一种结构的电路图。
图49是表示图48所示移相电路的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
图50是表示调谐电路的第10变形例的电路图。
图51是表示调谐电路的第11变形例的电路图。
图52是表示调谐电路的第12变形例的电路图。
图53是将图52所示的前级移相电路的结构抽出后示出的电路图。
图54表示图53所示移相电路的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
图55是将图52所示的后级移相电路的结构抽出后示出的电路图。
图56表示图55所示移相电路的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
图57是表示包含LR电路的移相电路的结构的电路图。
图58是表示图57所示移相电路的输入输出电压与出现在电感器等上的电压之间的关系的矢量图。
图59是表示包含LR电路的移相电路的另一种结构的电路图。
图60是表示图59所示移相电路的输入输出电压与出现在电感器等上的电压之间的关系的矢量图。
图61是表示调谐电路的第14变形例的电路图。
图62是表示调谐电路的第15变形例的电路图。
图63是用MOS型FET形成图3所示的移相电路内的可变电阻的调谐电路的电路图。
图64是表示采用FET以外的元件作为移相电路内的可变电阻时的一例的电路图。
图65是在运算放大器的结构中将移相电路动作所需要的部分抽出后示出的电路图。
用于实施发明的最佳形态以下，参照附图具体地说明本发明的调谐控制方式的一实施形态。
本发明的调谐控制方式的特征在于在将一定频率的正弦波信号输入到调谐电路时，检测调谐电路的输入输出之间的相位差，并进行控制使调谐频率与输入信号的频率一致。
图1是表示作为采用了本发明的调谐控制方式的一实施形态的调谐机构的结构的图。
在该图中示出的调谐机构，包含调谐电路1，起到使靠近一定频率的信号通过的滤波器的作用；及频率控制电路2，对该调谐电路1的中心通过频率进行控制。
调谐电路1，包含如后文所述的2个移相电路，在将后级移相电路的输出作为调谐电路1的输出取出的同时，将该信号通过反馈电阻进行反馈，将通过输入电阻输入的输入信号与通过反馈电阻反馈的反馈信号相加，并输入到前级移相电路。借助于以上的结构，将2个移相电路合在一起的相移量在规定的频率上设定为360°。
另外，调谐电路1可以根据从外部输入的控制信号将调谐频率在一定的范围内任意设定。关于调谐电路1的详细结构和详细动作，将在后文中说明。
当调谐电路1的输入信号及输出信号输入到频率控制电路2、且该输入输出信号之间的相位差偏离360°时，即在输入信号中的想要通过的分量的频率与调谐电路1的调谐频率存在偏差时，对调谐电路1的调谐频率进行控制，使该偏差等于零。
为进行这种控制，频率控制电路2在结构上包含同步整流电路3和控制信号生成电路4。
同步整流电路3，将调谐电路1的输出信号用作参照信号，对调谐电路1的输入信号进行同步整流。同步整流后的输出被输入到后级的控制信号生成电路4。例如，若考虑对调谐电路1输入单一频率信号的情况，则当调谐电路1的输入信号频率与调谐频率一致因而输入输出信号之间的相位差为360°时，从上述的同步整流电路3输出完全的半波整流波形电压，当偏离360°时，输出与该偏差相当的电压。
控制信号生成电路4，在结构上包含脉冲变换电路5、极性判别电路6及电压合成电路7，用于检测上述的调谐电路1的输入输出信号之间的相位误差，同时判别该误差的大小和极性，并生成使误差等于零的控制信号。
脉冲变换电路5输出其脉冲宽度与从同步整流电路3输出的与偏差相当的电压分量出现的时间间隔相对应的脉冲串。极性判别电路6，根据从同步整流电路3输出的与偏差相当的电压分量是在半波整流波形之前出现还是在之后出现，判别相位误差的极性。该误差的极性表示调谐频率低于或是高于输入信号的频率(准确地说，是相对通过调谐电路1从输入信号中取出的信号的频率)。
电压合成电路7，用于产生与从脉冲变换电路5输出的信号的脉冲宽度对应的电压，同时，按照由极性判别电路6判定的相位误差的极性，执行对该生成的电压进行加法或减法运算的电压合成，并将合成后的电压作为控制信号向调谐电路1输出。
另外，构成上述频率控制电路2的同步整流电路3和控制信号生成电路4的更为详细的结构和动作，将在后文中说明。
下面，对图1示出的调谐电路1进行详细说明。图2是表示调谐电路1的详细结构的电路图。该图所示的调谐电路1，在结构上包含2个移相电路110C、130C，分别将所输入的交流信号的相位移动规定量，从而在规定的频率下进行合计为360°的相移；分压电路160，由设在后级移相电路130C的输出侧的电阻162和164构成；及加法电路，将分别通过反馈电阻170和输入电阻174(假定输入电阻174的电阻值为反馈电阻170的电阻值的n倍)的分压电路160的分压输出(反馈信号)和在输入端子190输入的信号(输入信号)按规定比例相加。
图3是将图2所示的前级移相电路110C的结构抽出后示出的电路图。该图所示的前级移相电路110C，在结构上包含运算放大器112，是一种差动放大器；可变电阻116和电容器114，将在输入端122上输入的交流信号的相位移动规定量后输入到运算放大器112的同相输入端子；电阻118，插接在输入端122与运算放大器112的反相输入端子之间；电阻121和123，与运算放大器112的输出端子连接，并构成分压电路；及电阻120，连接在该分压电路的输出端子与运算放大器112的反相输入端子之间。
在具有上述结构的移相电路110C中，将电阻118和电阻120设定为相同的电阻值。此外，可以根据来自外部的控制电压改变可变电阻116的电阻值，例如，如图3所示，将FET的沟道用作电阻体，并将从外部供给的控制电压通过图2所示的控制端子194施加在栅极上，从而可以进行电阻值的设定。
当在图3所示的输入端子122上输入规定的交流信号时，将在可变电阻116的两端出现的电压VR1施加于运算放大器112的同相输入端子。而在电阻118的两端出现与在电容器114的两端出现的电压VC1相同的电压VC1。在2个电阻118、120上流过相同的电流I，而且，如上所述，由于电阻118和电阻120的各电阻值相等，所以在电阻120的两端也出现电压VC1。如考虑以运算放大器112的反相输入端子(VR1)为基准，则将电阻118的两端电压VC1进行矢量相加后，可得输入电压Ei，将电阻120的两端电压VC1进行矢量相减后，可得电阻121与电阻123的连接点的电压(分压输出)Eo′。
图4是表示前级移相电路110C的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
如上所述，如考虑以施加于运算放大器112的同相输入端子的电压VR1为基准，则输入电压Ei与分压电压Eo′只是对电压VC1合成的方向不同，而其绝对值相等。由此可知，输入电压Ei与分压电压Eo′的大小和相位的关系，可以用将输入电压Ei及分压电压Eo′作为斜边、将电压VC1的2倍作为底边的等腰三角形表示，分压电压Eo′的振幅与输入信号的振幅相等而与频率无关，相移量用图4中示出的_1表示。该相移量_1，以输入电压Ei为基准，按照频率沿时针转动方向(相位延迟方向)从180°变化到360°。
另外，移相电路110C的输出端124连接着运算放大器112的输出端子，所以，如假定电阻121的电阻值为R21、电阻123的电阻值为R23，则当R21和R23与电阻120的电阻值相比十分小时，在输出电压Eo与上述分压电压Eo′之间具有Eo＝(1+R21/R23)Eo′的关系。因此，通过调整R21和R23的值，可以获得大于1的增益，而且，如图4所示，即使频率改变，输出电压Eo的振幅可以保持恒定，仅其相位移动规定量。
同样，图5是将图2所示的后级移相电路的结构抽出后示出的电路图。该图所示的后级移相电路130C，在结构上包含运算放大器132，是一种差动放大器；电容器134和电阻136，将在输入端142输入的信号的相位移动规定量后输入到运算放大器132的同相输入端子；电阻138，插接在输入端142与运算放大器132的反相输入端子之间；电阻141和143，与运算放大器132的输出端子连接，并构成分压电路；及电阻140，连接在该分压电路的输出端子与运算放大器132的反相输入端子之间。
在具有上述结构的移相电路130C中，将电阻138和电阻140设定为相同的电阻值。
当在图5所示的输入端子142上输入规定的交流信号时，将在电容器134的两端出现的电压VC2施加于运算放大器132的同相输入端子。而在电阻138的两端出现与在电阻136的两端出现的电压VR2相同的电压VR2。在2个电阻138、电阻140上流过相同的电流I，而且，如上所述，由于电阻138和电阻140的电阻值相等，所以在电阻140的两端也出现电压VR2。如考虑以运算放大器132的反相输入端子(VC2)为基准，则将电阻138的两端电压VR2进行矢量相加后，可得输入电压Ei，将电阻140的两端电压VR2进行矢量相减后，可得电阻41与电阻43的连接点的电压(分压输出)Eo′。
图6是表示后级移相电路130C的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
如上所述，如考虑以施加于运算放大器132的同相输入端子的电压VC2为基准，则输入电压Ei与分压电压Eo′只是对电压VR2的合成方向不同，而其绝对值相等。由此可知，输入电压Ei与分压电压Eo′的大小和相位的关系，可以用将输入电压Ei及分压电压Eo′作为斜边、将电压VR2的2倍作为底边的等腰三角形表示，分压电压Eo′的振幅与输入信号的振幅相等而与频率无关，相移量用图6中示出的_2表示。该相移量_2，以输入电压Ei为基准，随着频率沿时针转动方向从0°变化到180°。
另外，移相电路130C的输出端144连接着运算放大器132的输出端子，所以，如假定电阻141的电阻值为R41、电阻143的电阻值为R43，则当R41和R43与电阻140的电阻值相比十分小时，在输出电压Eo与上述分压电压Eo′之间具有Eo＝(1+R41/R43)Eo′的关系。因此，通过调整R41和R43的值，可以获得大于1的增益，而且，如图6所示，即使频率改变，输出电压Eo的振幅可以保持恒定，仅其相位移动规定量。
按照这种方式，在2个移相电路110C、130C中分别将相位移动规定量，并如图4和图6所示，在规定频率下，在调谐电路1的总体中的相移量为360°。
另外，后级移相电路130C的输出，如图2所示，从输出端子192作为调谐电路1的输出取出，同时，将使该移相电路130C的输出通过分压电路160的信号经由反馈电阻170反馈到前级移相电路110C的输入侧。然后，将该反馈信号与通过输入电阻174输入的信号相加，并将该相加后的信号输入到前级移相电路110C。
这样，由2个移相电路110C、130C在规定频率下产生的相移量，合计为360°，这时，通过将由2个移相电路110C、130C、分压电路160及反馈电阻170构成的反馈回路的回路增益设定在1以下，即可进行仅使上述规定频率分量的信号通过的调谐动作。
另外，从调谐电路1的输出端子192取出的是输入到分压电路160前的移相电路130C的输出，所以，可以保持调谐电路本身的增益，因而能在进行调谐动作的同时将信号的振幅放大。
图7是将具有上述结构的2个移相电路110C、130C及分压电路160整体置换成具有传递函数K1的电路后的电路图，与具有传递函数K1的电路并联的具有电阻R0的反馈电阻170与输入电阻174串联连接，该输入电阻174的电阻值为反馈电阻170的n倍(nR0)。
图8是根据米勒定理对图7所示电路进行变换后的电路图，变换后的整个系统的传递函数A，可以以下式表示A＝Vo/Vi＝K1/{n(1-K1)+1} ...(1)如假定由可变电阻116和电容器114构成的CR电路的时间常数为T1(如设可变电阻116的电阻值为R、电容器114的静电电容为C，则T1＝CR)，则前级移相电路110C的传递函数K2为K2＝-a1(1-T1s)/(1+T1s) ...(2)式中，s＝jω，a1为移相电路110C的增益，即a1＝(1+R21/R23)＞1。
另外，如假定由电容器34和电阻36构成的CR电路的时间常数为T2(如设电容器34的静电电容为C、电阻36的电阻值为R，则T2＝CR)，则前级移相电路110C的传递函数K3为K3＝a2(1-T2s)/(1+T2s)...(3)式中，a2为移相电路130C的增益，即a2＝(1+R41/R43)＞1。
如假定通过分压电路160后信号振幅衰减到1/a1a2，则将将2个移相电路110C、130C与分压电路160级联连接时的总体传递函数K1为
K1＝-{1+(Ts)2-2Ts}/{1+(Ts)2+2Ts} ...(4)而在上述式(4)中，为简化计算，将各移相电路的时间常数T1、T2均假定为T。如将该式(4)代入上述式(1)，可得A＝-{1+(Ts)2-2Ts}/[(2n+1){1+(Ts)2}+2Ts]＝-{1/(2n+1)}[{1+(Ts)2-2Ts}/{1+(Ts)2+2Ts/(2n+1)}]...(5)从该式(5)可知，当ω＝0(直流区域)时，A＝-1/(2n+1)，可提供最大的衰减量。而当ω＝∞时，也等于A＝-1/(2n+1)，可知也可以提供最大的衰减量。还可以看出，在ω＝1/T的调谐点(在各移相电路的时间常数不同的情况下，ω=1/(T1·T2)]]>的调谐点)上，A＝1，因而与反馈电阻170和输入电阻174的电阻比n无关。换句话说，如图9所示，即使n的值改变，调谐点也不会偏移、且调谐点的衰减量也不会发生变化。
而且，通过改变前级移相电路110C内的可变电阻116的电阻值，可以改变移相电路110C所包含的CR电路的时间常数，并能在一定范围内任意改变调谐频率ω。
可是，在上述的图7中，当以传递函数K1表示的全通电路具有输入阻抗时，由反馈电阻170与该全通电路的输入阻抗形成分压电路，所以包含全通电路的反馈回路的回路增益将小于传递函数K1的绝对值。所谓全通电路的输入阻抗，是前级移相电路110C的输入阻抗，也正是将由可变电阻116和电容器114构成的CR电路的串联阻抗与运算放大器112的输入电阻118并联连接所形成的输入阻抗。因此，为补偿由全通电路的输入阻抗引起的反馈回路的回路增益损失，必须将全通电路本身的增益设定在1以上。
例如，如果将移相电路110C所包含的电阻121、123的分压电路忽略(考虑分压比为1的情况，即上述式(2)中的a1＝1的情况)，则按照式(2)，移相电路110C必须根据输入的频率在从作为增益为1倍的跟随器电路到作为增益为-1倍的反相放大器的范围内动作，所以最好不要使电阻118与120的电阻比为1以外的值。其原因是，如假定电阻118、120的各电阻值为R18、R20，则移相电路110C作为反相放大器动作时的增益为-R20/R18，但作为跟随器电路动作时的增益，与电阻118与电阻120的电阻比无关总是等于1，所以，当电阻118与电阻120的电阻比不是1时，在移相电路110C的整个动作范围上，不能满足只是输入输出之间的相位发生变化而输出振幅不变的理想条件。
通过在移相电路110C的输出侧附加由电阻121和电阻123构成的分压电路，并通过该分压电路对运算放大器112的反相输入端子进行反馈，就可以在将电阻118与电阻120的电阻比保持为1的情况下，将移相电路110C的增益设定在1以上。同样，通过在移相电路130C的输出侧附加由电阻141和电阻143构成的分压电路，并通过该分压电路对运算放大器132的反相输入端子进行反馈，就可以在将电阻138与电阻140的电阻比保持为1的情况下，将移相电路130C的增益设定在1以上。
另外，如从式(2)或式(3)求取图4、图6所示的_1(以输入电压Ei为基准，沿时针转动方向，180°≤_1≤360°)、_2(以输入电压Ei为基准，沿时针转动方向，0°≤_2≤180°)，则_1＝tan{2ωT1/(1-ω2T12)}...(6)_2＝tan{2ωT2/(1-ω2T22)}...(7)例如，在T1＝T2(＝T)的情况下，当ω＝1/T时，2个移相电路110C、130C的相移量合计为360°，并进行上述调谐动作，这时，_1＝270°、_2＝90°。
图10是表示2个移相电路110C、130C的输入输出信号之间的相位关系的图，表示出当输入到前级移相电路110C的信号频率与调谐频率相等、且各移相电路的时间常数T1、T2相等时的例。
如图10(A)所示，前级移相电路110C的输出信号S2，以输入信号S1为基准沿时针转动方向移动_1＝270°的相位。而后级移相电路130C的输出信号S3，以输入信号S2为基准沿时针转动方向移动_2＝90°的相位。因此，在将2个移相电路110C、130C级联连接时，如图10(C)所示，作为总体移动360°的相位。
然而，当所设定的调谐频率高于输入到前级移相电路110C的信号频率时，将上述的_1、_2相加后的结果不是360°。
图11是表示调谐频率高于输入到前级移相电路110C的信号频率时各移相电路的输入输出信号之间的关系的图。另外，在图11和后文所述的图12中，与上述图10的情况一样，作为一例示出各移相电路的时间常数T1、T2相等时的情况。
当调谐频率高于输入到前级移相电路110C的信号频率时，即当所输入的信号频率比调谐频率低时，从图4和图6可以清楚地看出，在这种情况下，前级移相电路110C的相移量_1小于270°，后级移相电路130C的相移量_2小于90°。因此，如将_1和φ2分别示于图11(A)、图11(B)，则将2个移相电路110C、130C级联连接时，如图11(C)所示，总相移量小于360°。
但是，在上述情况下，为使调谐频率接近于实际输入的信号频率，只须将上述_1增大即可，具体地说，可以加大图2所示的可变电阻116的两端电压VR1。例如，如以n沟道型FET形成可变电阻116时，则降低栅电压以加大沟道电阻即可。
另外，当调谐频率低于输入到前级移相电路110C的信号频率时，将上述_1、_2相加后的结果也不是360°。
图12是表示调谐频率低于输入到前级移相电路110C的信号频率时各移相电路的输入输出信号之间的相位关系的图。
当调谐频率低于输入到前级移相电路110C的信号频率时，即当所输入的信号频率比调谐频率高时，从图4和图6可以清楚地看出，在这种情况下，前级移相电路110C的相移量_1大于270°，后级移相电路130C的相移量_2大于90°。因此，如将_1和φ2分别示于图12(A)、图12(B)，则将2个移相电路110C、130C级联连接时，如图12(C)所示，总相移量大于360°。
但是，在上述情况下，为使调谐频率接近于实际输入的信号频率，只须将上述_1的绝对值减小即可，具体地说，可以减小图2所示的可变电阻116的两端电压VR1。例如，如以n沟道型FET形成可变电阻116时，则提高栅电压以减小沟道电阻即可。
如上所述，在上述调谐电路1中，由于将移相电路110C内的电阻118与电阻120的电阻值设定为相同值并同时将移相电路130C内的电阻138与电阻140的电阻值设定为相同值，所以能够防止改变调谐频率时的振幅变化，从而可以获得振幅基本恒定的调谐输出。
特别是，通过抑制调谐输出的振幅变化，可以加大上述的电阻比n，因而能增大调谐电路1的Q值。即，如果回路增益与频率具有依赖关系，则在增益低的频率下，即使加大电阻比n，Q值也不会增加，在增益高的频率下，回路增益如超过1则有时会发生振荡。因此，在振幅变化大的情况下，为防止发生上述的振荡，不能将电阻比n设定为太大的值，因而调谐电路的Q值也减小。另一方面，在图2所示的调谐电路1中，由于在移相电路110C、130C中连接了分压电路，所以，即使将电阻比n设定得较大，调谐电路1的调谐输出也不会发生振幅变化。因此，在图2所示的调谐电路1中，可以加大电阻比n，从而增大Q值。
另外，通过将经分压电路160衰减后的信号用作反馈信号，同时将输入分压电路160前的信号作为调谐电路1的输出取出，可以进行从输入信号中仅抽出规定频率分量的调谐动作，同时对该所抽出的信号进行规定的放大。
在上述图2所示的调谐电路1中，还可以将与调谐电路1所包含的各移相电路内的运算放大器112或132的输出端连接的分压电路中的任何一个分压电路省略，或将其分压比设定为1。例如，可以将移相电路110C内的分压电路省略而将运算放大器112的输出端子直接与电阻120的一端连接。
这样，如将级联连接的2个移相电路之一内的分压电路省略而将增益设定为1，则通过将另一移相电路110C的增益设定为大于1的值，即可进行与图2所示调谐电路1同样的调谐动作。
另外，在不需要放大工作的情况下，也可以将移相电路130C的后级的分压电路160省略，并将移相电路130C的输出直接反馈到前级侧。或者，使分压电路160内的电阻162的电阻值为极小的值，从而将分压比设定为1。
以下，对在图1中示出的频率控制电路2进行详细说明。图13是表示频率控制电路2的结构的电路图，分别示出同步整流电路3、脉冲变换电路5、极性判别电路6及电压合成电路7的详细结构。
图13所示的同步整流电路3，在结构上包含模拟开关(AS)30、电压比较器32、电平移动装置(LS)34。
在电压比较器32的一个输入端(例如反相输入端子)上输入调谐电路1的输出信号，另一输入端(例如同相输入端子)接地。电压比较器32的输出，当调谐电路1的输出信号的电位大于0V时变为L电平(例如0V)，反之，当调谐电路1的输出信号的电位在0V以下时变为H电平(例如规定的正电压)。除上述的输出端外，电压比较器32还备有一个输出逻辑反转后的信号的反相输出端，该反相输出端连接于后文所述的极性判别电路6。
电平移动装置34，在对从电压比较器32输出的信号进行极性反转的同时，进行电平移动，并将具有正极性和负极性的电压电平的矩形波作为参照信号输出。
模拟开关30与从电平移动装置34输出的参照信号同步动作，在规定的定时使与参照信号并行输入的调谐电路1的输入信号通过或将其切断。例如，模拟开关30，在参照信号的矩形波处在正极性的电压电平时使输入信号通过，而处在负极性的电压电平时将输入信号切断。
另外，图13所示的同步整流电路3，在电压比较器32与模拟开关30之间还插入着一个电平移动装置34，但也可以将电平移动装置34省略而将电压比较器32的输出直接作为参照信号使模拟开关30动作。
这样，同步整流电路3与调谐电路1的输出信号同步地对调谐电路1的输入信号进行同步整流。例如，当调谐电路1的输入信号频率与调谐电路1的调谐频率一致时，从同步整流电路3输出只有输入信号的正极性侧的半波整流波形信号，作为同步整流输出。
图13所示的脉冲变换电路5在结构上包含电压比较器50、及由电阻52、54构成的分压电路。
在电压比较器50的一个输入端(例如同相输入端子)上输入同步整流电路3内的模拟开关30的输出信号，在另一输入端(例如反相输入端子)上输入分压电路的分压输出。然后，电压比较器50将两个输入端上的电压进行比较，并输出其比较结果。构成分压电路的电阻52的一端接地，电阻54的一端与负电源VSS连接。此外，将电阻54的电阻值设定为比电阻52的电阻值大的值(例如大100倍左右)，从而将电压比较器50的反相输入端子的电压设定为比0V低一些的电平。
上述的同步整流电路3，生成与参照信号极性相同的分量和极性相反的分量。该极性相反的分量表示调谐电路1的相位偏差，脉冲变换电路5内部的电压比较器50输出其脉冲宽度与该相位偏差成比例的脉冲串。具体地说，电压比较器50输出极性彼此不同的两种脉冲串，一个脉冲串输入到电压合成电路7，另一个脉冲串输入到极性判别电路6。
如上所述，当输入到调谐电路1的信号频率与调谐频率一致时，作为同步整流输出可以得到完全的半波整流波形，所以其电压电平总是为正极性或0V。而当输入信号频率与调谐频率不一致时，在与其相位偏差对应的时刻在同步整流输出中生成具有负极性的电压分量。因此，当调谐频率与输入信号的频率存在偏差因而产生该负极性部分时，在与该负极性部分的发生时刻相同的时刻，脉冲变换电路5内的电压比较器50的输出变成L电平。
图13所示的极性判别电路6，在结构上包含2个反相电路60、61及2个D型触发器62、63。
在本实施形态中，由2个反相电路60、61构成延迟电路，在使脉冲变换电路5内的电压比较器50的输出通过级联连接的2个反相电路60、61之后，输入到触发器62、63的各时钟端子。
在极性判别电路6内的D型触发器62的D输入端子上输入与同步整流电路3的参照信号时序相同而只是电平不同的信号。输入到该D输入端子的信号，与从脉冲变换电路5输出的脉冲串的上升同步地被锁存，并输入到下一级的D型触发器63的D输入端子上。因此，下一级的D型触发器63，根据从脉冲变换电路5内的电压比较器50输出的脉冲串，输出表示相位方向的H或L电平的电压。
图13所示的电压合成电路7，在结构上包含2个三态缓冲器700、702、差动放大器、及可变偏置电路，差动放大器包含运算放大器704，可变偏值电路包含着可变电阻706。
其中一个三态缓冲器700的输入端与脉冲变换电路5内的电压比较器50的反相输出端连接，其输出端通过电阻710连接于差动放大器的反相输入端子。该三态缓冲器700根据从极性判别电路6内的后级触发器63的输出端子Q输出的信号的逻辑进行动作，例如，当该信号的逻辑为H时，将所输入的信号按原状态输出，反之，当该信号的逻辑为L时，使输出端变成高阻抗状态。
同样，另一个三态缓冲器702的输入端与脉冲变换电路5内的电压比较器50的反相输出端连接，其输出端通过电阻708连接于差动放大器的同相输入端子。该三态缓冲器702根据从极性判别电路6内的后级触发器63的反相输出端子输出的信号的逻辑进行动作，例如，当该信号的逻辑为H时，将所输入的信号按原状态输出，反之，当该信号的逻辑为L时，使输出端变成高阻抗状态。
差动放大器在差动输入端子上分别输入上述2个三态缓冲器700、702的各个输出，以规定的放大倍数将其差分放大，同时进行规定的滤波动作以将高频分量除去，并生成控制电压。
该差动放大器，具体地说，除运算放大器704外，在结构上还包含插接在运算放大器704的反相输入端子与输出端子之间的反馈电阻712和与该反馈电阻712并联连接的电容器714；插接在运算放大器704的同相输入端子与地之间的电阻716和与该电阻716并联连接的电容器718，用于对从三态缓冲器702输出的信号电压电平进行分压，从而在运算放大器704的两个输入之间进行调整；及插接在运算放大器704的反相输入端子与地之间的电容器720。
另外，2个固定端子与正电源Vdd及负电源Vss连接的可变电阻706的可动端子，通过电阻722与运算放大器704的反相输入端子连接。因此，通过由该可变电阻706形成的偏置电路，在运算放大器704的输出端设定规定的偏置电压。而当将该可变电阻706在半导体衬底上实际形成时，可以利用FET等有源元件形成。
当调谐电路1的调谐频率与输入信号频率一致时(即无误差时)，该偏置电路用于设定应在调谐电路1的一个移相电路110C所包含的可变电阻116的栅极上施加的电压。
本实施形态的频率控制电路2具有上述的详细结构，以下分不同情况说明其详细动作。
图14是表示调谐电路1的调谐频率高于输入到调谐电路1的信号频率时的时间图，示出频率控制电路2内各构成部分的输入输出时序。该图(A)～(N)与在图13电路图中给出的符号A～N相对应。另外，在该图(I)～(N)中包含的斜线区域对应于不确定部分，其状态实际上按照在该图所示各构成部分的输入输出波形之前的时刻输入输出的波形状态决定。
当调谐频率高于调谐电路1的输入信号频率时，如图11(C)所示，2个移相电路110C、130C的总相移量小于360°，所以如在某个时刻观察调谐电路1的输入输出2个信号，则可以得到如图14(A)、(B)所示的相位关系。
同步整流电路3内的电压比较器32，当调谐电路1的输出信号电压电平低于0V时输出H电平信号，当高于0V时输出L电平信号。因此，如图14(C)所示从电压比较器32输出具有与调谐输出相同的频率和相位、且当调谐输出的电压电平具有正极性时为L电平、相反当调谐输出的电压电平具有负极性时为H电平的矩形波。
电压比较器32，除上述输出外，还从反相输出端子输出其逻辑反转后的信号，其波形示于图14(D)。
电平移动装置34对图14(C)所示的电压比较器32的输出进行逻辑反转，并如图14(E)所示，输出具有绝对值相等的正极性和负极性电压状态的矩形波。
模拟开关30，根据从该电平移动装置34输出的矩形波的电压电平进行开关的通断动作。当调谐电路1的调谐频率高于输入信号频率时，如图14(F)所示，从模拟开关30输出在前端与完全的半波整流波形稍有偏差的波形、即在比取出调谐输出的上半部分起的时刻稍微提前的时刻取出的波形。
电压比较器50，输出仅当该模拟开关30的输出电压电平低于0V时为L电平、除此之外为H电平的脉冲串。因此，当从模拟开关30输出的同步整流输出在前端与半波整流波形稍有偏差时，如图14(G)所示，在与该前端偏差对应的时间内，电压比较器50的输出变为L电平。
电压比较器50，除上述输出外，还从反相输出端子输出其逻辑反转后的信号，其波形示于图14(H)。
极性判别电路6内的前级触发器62，在电压比较器50的输出从L电平上升为H电平的时刻(准确地说，是使电压比较器50的输出通过2个反相电路60、61后的信号上升的时刻)，取入并保持从同步整流电路3内的电压比较器32的反相输出端子输出的信号逻辑。如图14(G)和(D)所示，当从电压比较器50输出的信号上升时，从电压比较器32的反相输出端子输出的信号变为H电平，所以，如图14(I)所示，由前级的触发器62保持该逻辑H。
另外，后级的触发器63，在电压比较器50的下一个输出从L电平上升为H电平的时刻，取入并保持前级触发器62的输出，并如图14(J)所示，从输出端子Q输出逻辑H信号。另外，如图14(K)所示，还从触发器63的反相输出端子输出将该逻辑H反转后的逻辑L信号。
这样，当调谐频率高于调谐电路1的输入信号频率时，从后级的触发器63的输出端子Q输出逻辑H信号，并从反相输出端子输出逻辑L信号。因此，如着眼于电压合成电路7内的2个三态缓冲器700、702的动作，则在控制端子上输入逻辑L信号的三态缓冲器702的输出端变成高阻抗状态，只有在控制端子上输入逻辑H信号的三态缓冲器700，如图14(L)所示，作为缓冲器而动作。
另外，由于三态缓冲器702的输出端通过电阻708和716接地，所以其输出端的电位，如图14(M)所示变为0V。
可是，三态缓冲器700，其输入端与电压比较器50的反相输出端连接，其输出端子通过电阻710与运算放大器704的反相输入端子连接着。因此，当在控制端子上输入逻辑H信号并且三态缓冲器700具有只作为缓冲器的功能时，从电压比较器50的反相端子输出的信号通过电阻710输入到运算放大器704的反相输入端子。
当按上述方式在运算放大器704的反相输入端子上输入正极性脉冲时，对应于该脉冲输入，运算放大器704的输出端子的电压降低。但因实际上在运算放大器704的反相输入端子与地之间连接电容器720、在运算放大器704的输出端子与反相输入端子之间连接着电容器714并对输出电压进行滤波，所以，如图14(N)所示，包含运算放大器704的差动放大器，使仅与通过三态缓冲器700输入的信号脉冲宽度对应的输出电压、即控制电压平缓地降低。
按照这种方式，反馈到调谐电路1的控制电压降低，并使调谐电路1的调谐频率向低频方向变化。反复进行这种控制，直到将调谐电路1的输入信号频率与调谐频率之间的偏差消除为止，经过规定时间后，调谐频率与输入信号的频率一致。
图15是表示调谐电路1的调谐频率低于输入到调谐电路1的信号频率时的时间图，示出频率控制电路2内的各构成部分的输入输出时序。与图14一样，图15(A)～(N)与在图13电路图中给出的符号A～N相对应。
当调谐频率低于调谐电路1的输入信号频率时，如图12(C)所示，2个移相电路110C、130C的总相移量大于360°，所以如在某个时刻观察调谐电路1的输入输出2个信号，则可以得到如图15(A)、(B)所示的相位关系。
从同步整流电路3内的电压比较器32输出与调谐电路1的调谐输出同步的信号(图15(C))，在电平移动装置34中，对该信号进行反相放大，同时进行规定的电平移动(图15(E))。模拟开关30，仅当电平移动装置34的输出信号的电压电平为正极性时使调谐电路1的输入信号通过，所以变成如图5(F)所示的输出波形。
因此，从脉冲变换电路5内的电压比较器50输出在图15(F)所示的输出波形中电压电平变为负极性的时间内为0V、而在除此以外的时间内具有规定正电压的脉冲串(图15(G))。
同时，极性判别电路6内的触发器62，与该脉冲串的上升同步地取入并保存从同步整流电路3内的电压比较器32的反相输出端子输出的信号(图15(D))，但因上述矩形波的上升时刻与图15(D)所示的电压比较器32的输出上升时刻大致在同一时刻，所以，在该状态下，有可能在触发器62的输入数据确定之前进行数据的取入。反相电路60、61是为避免这种不适当的情况而插入的延迟电路，通过将数据的取入时间延迟规定的时间，即可防止在输入数据确定之前取入数据。
在图13所示的结构中，采用2个反相电路60、61构成延迟电路，但还可以考虑采用4个以上的反相电路或不进行逻辑反转的多个缓冲器等各种实现延迟电路的方法。
按照上述方式，极性判别电路6内的2个触发器62、63分别取入从同步整流电路3内的电压比较器32的反相输出端子输出的信号的0V部分(相当于逻辑L)，所以，从后级的触发器63的输出端子Q及其反相输出端子分别输出如图15(J)、(K)所示的逻辑L和逻辑H信号。
该触发器63的各输出信号，如与图14所示的情况、即与调谐频率高于输入信号的频率的情况相比，则具有相反的逻辑状态，并只是电压合成电路7内的三态缓冲器702作为缓冲器而动作(图15(L)、(M))。因此，在结构上包含运算放大器704的差动放大器的同相输入端子上输入具有规定脉冲宽度的正极性脉冲，从该差动放大器向调谐电路1输出的控制电压平缓地上升(图15(N))，并使调谐电路1的调谐频率向高频方向变化。反复进行这种控制，直到在调谐电路1的输入信号频率与调谐频率之间不存在偏差为止，经过规定时间后，调谐频率与输入信号的频率一致。
这样，如按照本实施形态的调谐机构，则通过进行控制使调谐电路1的输入输出信号之间不存在相位差，即可使调谐频率始终跟踪输入信号的频率并与其一致。因此，例如在超外差式的接收机中使用时，可以很容易地使调谐频率与所输入的广播波等的载波频串一致。
另外，实现本实施形态的调谐机构的调谐电路1及频率控制电路2，由触发器等各种数字电路以及运算放大器、电容器、电阻构成，由于每种元件都可以在半导体衬底上形成，所以调谐机构整体或包含调谐机构及其外围电路的整体可以在半导体衬底上集成。
特别是，在对调谐机构整体进行集成时，应考虑到在制成的每块芯片上的电路参数将会产生大的离散偏差，因而频率特性不是固定的，但即使在这种情况下如采用本实施形态的调谐机构，则因能改变调谐电路1的调谐频率，使其跟踪具有规定频率的输入信号，所以，调谐特性的离散偏差不影响实际的调谐特性，因而能够实现始终稳定的特性。
另外，在对调谐机构整体进行集成时，还应考虑到电阻等各种元件参数随使用时的温度变化而变化，但因在本实施形态的调谐控制方式中可以进行始终与输入信号的频率一致的控制，所以，即使在各种元件参数发生变化的情况下，也可以进行适当的反馈，抑制调谐频率的变化。
本实施形态的调谐机构，还可以将调谐电路1的输出信号(调谐输出)作为参照信号，由同步整流电路3进行与输入信号对应的同步整流，并根据该同步整流信号生成脉冲宽度与输入输出信号间的相位差对应的信号，一旦对脉冲进行变换和处理后，就可以消除输入信号的振幅变化等的影响，因而可以进行不易受外部因素影响的稳定的调谐控制。
另外，在结构上使极性判别电路6包含2个触发器62、63，从而在例如调谐频率与输入信号频率大致相等并交替地输出图14(G)和图15(G)所示的脉冲的情况下，仍可以由电压合成电路7正确地进行电压相加运算。即，前级触发器62，与图14(G)或图15(G)所示的信号的上升同步地将图14(D)或图15(D)所示的电压比较器32的反相输出锁存，并将锁存的数据在输出下一个图14(G)或图15(G)所示脉冲的时刻反映到控制电压。因此，在交替地输出图14(G)和图15(G)所示的脉冲的情况下，当输出一种脉冲时，就会将与另一种脉冲相当的电压反映到控制电压，因而不能将与相位差对应的脉冲宽度正确地反映到控制电压。可是，在将2个(或2个以上的偶数个)触发器62、63级联连接的情况下，向控制电压的反映被延迟一个周期的这种不适当的情况就不存在了。
以下，说明将上述的本实施形态的调谐机构应用于AM接收机的情况。由于在本实施形态的频率控制电路2中包含着同步整流电路3，所以，可以将其同步整流输出作为只能通过低通滤波器的AM检波信号使用。
图16是是表示兼作AM检波的调谐机构的结构的图。在该图中示出的结构，将图1所示的频率控制电路2内的同步整流电路3的输出分出一路，并使分路后的信号通过低通滤波器(LPF)8，作为AM检波信号取出。
与某个参照信号同步地对输入信号进行切换的这样的操作，一般可以说，是与将参照信号和输入信号混频的操作等效的。这里，作为输入信号考虑频率彼此接近的第1和第2信号，并假定第1信号的频率为f1、第2信号的频率为f2＝(f1+Δf)。另外，假定参照信号的频率为fr。
当采用这种参照信号对输入信号进行同步整流时，相当于对可以用三角函数表示的各信号进行乘法运算，所以，作为结果生成输入信号频率f1和f2与参照信号频率fr之和或差的分量。因此，通过将输入信号中的第1信号与参照信号相乘，可显现出f1+fr、f1-fr的各频率分量，将输入信号中的第2信号与参照信号相乘，可显现出f1+Δf+fr、f1+Δf-fr的各频率分量。
当参照信号的频率fr与第1信号的频率f1一致时，通过将第1信号与参照信号相乘，可显现出2f1、0的频率分量，通过将第2信号与参照信号相乘，可显现出2f+Δf、Δf的频率分量。因此，作为同步整流输出，可显现出2f+Δf、2f1、Δf、0的各频率分量。这里，频率为「0」的分量，就是直流分量，实际上在该直流分量中含有调制信号，所以通过将该直流分量与除其以外的交流分量(2f+Δf、2f1、Δf)分离并仅取出直流分量，即可同时进行利用同步整流的检波及调谐分离。
当考虑国内的AM广播时，因上述的Δf为9kHz，所以，通过利用能将该9kHz以上的频率分量除去的低通滤波器，就可以只将所需的与参照信号同频率的广播波取出。
图17是表示图16所示频率控制电路2的详细结构的电路图。构成频率控制电路2的同步整流电路3、脉冲变换电路5、极性判别电路6、电压合成电路7的各详细结构，与图13所示各电路的详细结构相同，其特征是将同步整流电路3所包含的模拟开关30的输出输入到脉冲变换电路5内的电压比较器50，同时向外部取出。
如上所述，从设在频率控制电路2内的同步整流电路3后级的低通滤波器8输出的信号，本身就是AM检波信号，所以，在将本实施形态的调谐机构应用于AM接收机时，只用原来的调谐机构即可，不需要在调谐机构的后级另外设置AM检波电路，因而能使电路简化。
另外，在本实施形态中使用的调谐电路1，象以图2所示的详细结构所说明的那样，在理论上信号振幅不衰减，即使在调谐频率变化的情况下，也始终能够得到振幅恒定的输出信号。但是，实际上，在组装调谐电路1时，或如进行仿真实验则输出振幅因调谐频率的变化而有若干变化时，在某些情况下，将由于构成可变电阻116的FET的种类或振幅可变等而在输出信号中产生畸变。可是，如图16和图17所示，由于对调谐电路1的输入信号进行同步整流，所以不会因通过调谐电路而产生使振幅变化或发生畸变等而受到影响，因而能取出SN比良好的AM检波信号。
另外，由于将同步整流输出用于AM检波，所以，能够消除采用例如二极管进行AM检波时的正向电压以下的不灵敏区，因而可以进行线性良好的AM接收。尤其是，在将包含AM检波电路的整个调谐机构在半导体衬底上进行集成时，由于不能使用正向电压低的锗二极管等而只能使用正向电压高的硅二极管，所以，必须采用不使用二极管的检波方式，因而将上述同步整流输出兼作AM检波信号使用的方法具有很多优点。
在图16和图17中，将在频率控制电路2的控制中所必需的同步整流输出分路后用于AM检波信号，但当然也可以象在现有的接收机中进行的那样，在调谐电路1的后级连接采用了同步整流的AM检波电路、或在调谐电路1的后级连接采用其他检波方式的AM检波电路，以取得AM检波信号。。
图18是表示采用了图16所示调谐机构的AM接收机结构的图。
图18所示的AM接收机，在结构上包含图16和图17所示的调谐电路1和频率控制电路2以及低通滤波器8、高频放大电路10、低频放大电路12、扬声器14及天线16。
高频放大电路10对由天线16接收的AM波进行高频放大并输入到调谐电路1。如上所述，调谐电路1由频率控制电路2控制调谐频率，使该调谐频率与所输入的AM波具有的频率一致。
频率控制电路2检测出调谐电路1的输入输出信号的相位差，将其作为误差信号，并进行控制以消除该相位差，所以，必须对电压合成电路7内的构成偏置电路的可变电阻706进行预先调整，以便将调谐电路1的调谐频率设定为接近想要接收的AM波的频率。
低频放大电路12对从低通滤波器8输出的信号(AM检波信号)进行低频放大，并从扬声器14输出声音。也可以不采用扬声器14，而由耳机等变换成声音。
另外，图18所示的AM接收机，在从天线16起的输入部分中不采用由可变电容器与磁棒天线构成的LC电路，而是由调谐电路1直接抽出所需频率的AM波，所以使输入部分的设计变得容易进行。因此，可以用短棒形或软线状的导电性材料构成天线16，并能对AM波进行高效率的接收。具体地说，采用在汽车收音机中使用的拉杆天线形成天线16，或仅用耳机的导线部分作为天线16，都能以良好的灵敏度接收所需要的AM波，因而可以不采用在以往不可缺少的棒形天线。
另外，由于不使用棒形天线也不存在问题，所以使包括调谐电路1、频率控制电路2及高频放大电路10等的AM接收机的几乎全部构成电路都可以在半导体衬底上进行集成，也可以将构成电路在一片芯片上形成。
以下，说明将上述的本实施形态的调谐机构应用于FM接收机的情况。本实施形态的频率控制电路2，在调谐电路1的输入信号频率改变时，可以跟踪该频率变化而改变反馈到调谐电路1的控制电压。因此，在原理上可以在该控制电压内包含与调谐电路1的输入信号频率变化、即FM波的调制信号相同的频率分量，并将其用作FM检波信号。
图19是表示兼作FM检波的调谐机构的结构的图。在该图中示出的结构，将图1所示的控制信号生成电路4内的电压合成电路7置换成电压合成电路7A，并与从该电压合成电路7A向调谐电路1反馈的控制电压并行地取出FM检波信号。
图20是表示图19所示频率控制电路2的详细结构的电路图。构成频率控制电路2的同步整流电路3、脉冲变换电路5、及极性判别电路6的各详细结构，与图13所示各电路的详细结构相同，电压合成电路7A的结构与图13所示的电压合成电路7有若干不同。
电压合成电路7A，在包含2个三态缓冲器700、702及连接在其后级的包括运算放大器704的差动放大器这一点上、以及在可以通过控制可变电阻706的电阻值而任意改变从电压合成电路7A施加于调谐电路1的控制电压的偏置电压这一点上，与图13所示的电压合成电路7相同。
而除了上述结构外，电压合成电路7A在2个三态缓冲器700、702的后级还具有结构与上述第1差动放大器基本相同的第2差动放大器。
具体地说，该第2差动放大器，在结构上包含运算放大器724、插接在运算放大器724的反相输入端子与输出端子之间的反馈电阻732和与该反馈电阻732并联连接的电容器734、插接在运算放大器724的同相输入端子与地之间用于通过对从三态缓冲器702经电阻728输入的信号电压电平进行分压而在运算放大器724的两个输入之间进行调整的电阻736和与该电阻736并联连接的电容器738、及连接在通过电阻730从三态缓冲器700输入信号的运算放大器724的反相输入端子与地之间的电容器740。
这样，第2差动放大器具有与第1差动放大器相同的结构。但是，第1差动放大器连接着由可变电阻706构成的偏置电路，该偏置电路用于设定在调谐电路1的移相电路110C所包含的可变电阻116的栅极上施加的偏置电压，因该电路与FM检波动作没有直接关系，所以第2差动放大器没有连接该电路。
另外，在第1差动放大器中，通过调整与反馈电阻712并联连接的电容器714等的静电电容而对出现在运算放大器704的输出端的电压进行滤波，以便得到变化平稳的控制电压，但在第2差动放大器中，通过调整与反馈电阻732并联连接的电容器734、738或740的静电电容而从出现在运算放大器724的输出端的电压中除去约20kHZ以上的高频分量。因此能从第二差动放大器中取出约20kHz以下的频率分量即可以取出FM声等FM检波信号。
作为包含图20所示调谐机构的FM接收机的总体结构，可以原封不动地采用图18所示的接收机的大部分结构(去掉低通滤波器8)。即，由高频放大电路10对由天线16接收的FM波进行高频放大，然后输入到调谐电路1。由调谐电路1通过频率控制电路2的控制，仅抽出具有所需频率的FM波(载波)，并从进行该控制的频率控制电路2输出FM检波信号。该FM检波信号由低频放大电路12放大后，从扬声器14输出。当考虑将字符等各种数据作为FM调制信号时，只须将低频放大电路12的后级置换成数据处理电路即可。
另外，与AM接收机时一样，图20所示的频率控制电路2检测出调谐电路1的输入输出信号的相位差，将其作为误差信号，并进行控制以消除该相位差，所以，必须对电压合成电路7A内的构成偏置电路的可变电阻706进行预先调整，以便将调谐电路1的调谐频率设定为接近想要接收的FM波的频率。
这样，通过调整频率控制电路2内的电压合成电路7的差动放大器所包含的滤波电路的时间常数，可以很容易地从输入到调谐电路1的进行FM调制的信号中只取出FM调制信号，因而在将图20所示的调谐机构应用于FM接收机时，只用原来的调谐机构即可，不需要在调谐机构的后级另外设置FM检波电路。因而能使电路简化。
另外，在现有的FM接收机中，在调谐机构与FM检波电路之间设有用于在将振幅变化的影响消除后进行FM检波的限幅电路，但在图20所示的调谐机构中，由于采用频率控制电路2内的脉冲变换电路5变换成与相位变化量对应的脉冲宽度，所以不受振幅变化的影响，因而也不需要以往不可缺少的限幅电路。
图19和图20说明了从频率控制电路2内的电压合成电路7A取出FM检波信号的情况，但当然也可以象在现有的接收机中进行的那样，在调谐电路1的后级连接限幅电路及采用了各种检波方式的FM检波电路，以取得FM检波信号。
以下，说明图1所示频率控制电路2的其他结构例。在图13中示出详细结构的频率控制电路2内的电压合成电路7，采用三态缓冲器，但也可以采用其他的元件。
图21是表示频率控制电路的另一结构例的详细电路图，具有将图13中示出的电压合成电路7置换成电压合成电路7B的结构。图21所示的电压合成电路7B，在结构上包括将在2个输入端上输入的信号反相并求其逻辑积的二个带反相器的“或非”门744、746、在内部包含运算放大器704的差动放大器、及在内部包含可变电阻706的偏置电路。
如将图21所示的电压合成电路7B与图13所示的电压合成电路7进行比较，则除2个“或非”门744、746外，差动放大器及偏置电路的结构与图13所示的电压合成电路7所包含的差动放大器及偏置电路的结构相同，不同点在于，将图13中示出的三态缓冲器700、702置换成“或非”门744、746，同时对其输入输出的接线作了变更。
一个“或非”门744，其一个输入端与极性判别电路6内后级的反相电路61的输出端连接，另一个输入端与该极性判别电路6内后级的触发器63的反相输出端子连接。另一个“或非”门746，其一个输入端，与上述“或非”门744一样，与反相电路61的输出端连接，另一个输入端与上述触发器63的输出端子Q连接。
图22是表示调谐电路1的调谐频率高于输入到图21所示调谐电路1的信号频率时的时间图，分别表示出构成频率控制电路的同步整流电路3、脉冲变换电路5、极性判别电路6、电压合成电路7B的输入输出时序。图22(A)～(M)与在图21电路图中给出的符号A～M相对应。
另外，图22(A)～(J)，除图14(H)外，与图14(A)～(K)相同，以下，主要着眼于2个“或非”门744、746的动作进行说明。
当调谐电路1的输入信号频率高于调谐频率时，如图22(I)、(J)所示，极性判别电路6的后级触发器63，分别从输出端子Q输出逻辑H信号、从反相输出端子输出逻辑L信号。
因此，只有输入逻辑L信号的“或非”门744，将具有与图22(G)大致相同波形的反相电路61的输出信号的逻辑状态反转，并输出图22(K)所示的信号。而输入逻辑H信号的“或非”门746，如图22(L)所示，不论反相电路61的输出信号为何种逻辑状态，始终输出具有逻辑L状态的信号。
这样，只从一个“或非”门744输出正极性的脉冲，并通过电阻710输入到运算放大器704的反相输入端子。因此，如图22(M)所示，包含运算放大器704的差动放大器只使与从“或非”门744输入的信号的脉冲宽度对应的电压、即控制电压平稳地降低。按照这种方式，反馈到调谐电路1的控制电压降低，并使调谐电路1的调谐频率向低频方向变化。
图23是表示调谐电路1的调谐频率低于输入到图21所示调谐电路的信号频率时的时间图，图23(A)～(M)与在图21电路图中给出的符号A～M相对应。
如图23(I)、(J)所示，与调谐频率高时相反，极性判别电路6的后级触发器63，分别从输出端子Q输出逻辑L信号、从反相输出端子输出逻辑H信号。
因此，只有输入逻辑L信号的“或非”门746，将具有与图23(G)大致相同波形的反相电路61的输出信号的逻辑状态反转，并输出图23(L)所示的信号。而输入逻辑H信号的“或非”门744，如图23(K)所示，不论反相电路61的输出信号为何种逻辑状态，始终输出具有逻辑L状态的信号。
这样，只从一个“或非”门746输出正极性的脉冲，并通过电阻708输入到运算放大器704的同相输入端子。因此，如图23(M)所示，包含运算放大器704的差动放大器只使与从“或非”门746输入的信号的脉冲宽度对应的电压、即控制电压平稳地上升。按照这种方式，反馈到调谐电路1的控制电压升高，并使调谐电路1的调谐频率向高频方向变化。
如上所述，如按照图21所示的调谐机构，则当调谐电路1的输入信号频率与调谐频率之间存在偏差时，产生使该偏差减小的控制电压并进行控制，从而可以使调谐频率始终跟踪输入信号的频率并与其一致。
另外，图21所示的调谐机构，与图13所示的调谐机构一样，由于各构成元件都可以在半导体衬底上形成，所以调谐机构整体或包含调谐机构及其外围电路的整体可以在半导体衬底上集成。特别是，在对调谐机构整体进行集成时，即使各种元件参数发生变化，也能进行适当的反馈，从而达到稳定的调谐频率。此外，上述调谐机构，还可以消除输入信号的振幅变化等的影响，因而可以进行不易受外部因素影响的稳定的调谐控制。
图21所示调谐机构的基本动作，与图13所示的调谐机构相同，当考虑AM波作为调谐电路1的输入时，如图16所示，可以使同步整流电路3的输出通过低通滤波器8，从而取出AM检波信号并构成AM接收机。
同样，当考虑FM波作为调谐电路1的输入时，如图19所示，可以从电压合成电路取出FM检波信号并构成FM接收机。在这种情况下，在图21所示的电压合成电路7B中，在2个“或非”门744、746的输出侧并联连接第2差动放大器(与图20所示电压合成电路7A内的在结构上包含运算放大器724的差动放大器相同)，并从该第2差动放大器取出约20kHz以下的FM检波信号。
以下，说明图1所示频率控制电路2的其他结构例。在图13中示出详细结构的电压合成电路7采用三态缓冲器构成，或在图21中示出了详细结构的电压合成电路7B采用“或非”门构成，但也可以采用模拟开关代替这些元件。
图24是表示频率控制电路的另一结构例的详细电路图，其结构是将图13所示的同步整流电路3、脉冲变换电路5、极性判别电路6及电压合成电路7分别置换为同步整流电路3A、脉冲变换电路5A、极性判别电路6A及电压合成电路7C。
同步整流电路3A，在结构上包含模拟开关(AS)35和电压比较器36。该电压比较器36，其反相输入端子接地，当在其同相输入端子上输入的信号电位大于0V时，输出端变为规定的正电压电平，反之，小于0V时，输出端变为规定的负电压电平。由于采用这种电压比较器36，所以，可以不使用图13所示的电平移动装置34，而直接产生正负两种极性的电压。
模拟开关35，与从电压比较器36输出的信号电压对应地进行开关的通断动作，当电压比较器36的输出为规定的正电压时，使调谐电路1的输入信号通过，当电压比较器36的输出为规定的负电压时，将该输入信号切断。
脉冲变换电路5A具有与图13所示的脉冲变换电路5基本相同的结构，其不同点是将图13所示的电压比较器50置换为电压比较器58。该电压比较器58，当在其同相输入端子上输入的同步整流输出的电压电平低于0V时，输出负极性脉冲，当同步整流输出的电压电平为0V或为正极性时，输出信号的电压电平变为0V。
极性判别电路6A，在结构上包含输出具有正负两种极性的电压状态的脉冲串的电压比较器64、作为延迟电路而动作的2个反相电路65、66、及2个触发器67、68。
在电压比较器64的2个输入端子上，并行地输入在上述电压比较器58的2个输入端子上输入的信号，在电压比较器64中进行与电压比较器58同样的动作，其不同点在于，根据其比较结果输出具有正极性或负极性的电压状态的脉冲串。
另外，2个反相电路65、66及2个触发器67、68，对应于图13所示的2个反相电路60、61及2个触发器62、63，并进行基本相同的动作，但不同点是逻辑H对应于规定的正电压、逻辑L对应于规定的负电压。
电压合成电路7C，在结构上包含2个模拟开关(AS)750、752、由运算放大器754和2个电阻756、758构成的第1反相放大器、由运算放大器760和2个电阻764、766构成的第2反相放大器、与电阻766并联连接用于对该第2反相放大器的输出电压进行滤波的电容器768、及由连接在正负电源Vdd、Vss之间的可变电阻770和电阻772构成的偏置电路。
一个模拟开关750，根据从极性判别电路6A内的后级触发器68的输出端子Q输出的信号电压电平进行开关的通断动作。当从输出端子Q输出的信号逻辑为H、即施加正的规定电压时，模拟开关750使从脉冲变换电路5A内的电压比较器58输出的信号通过电阻756输入到第1反相放大器。
第1反相放大器使从该模拟开关750输出的信号电压的极性反相，并使该反相后的信号通过电阻762输入到第2反相放大器。
而另一个模拟开关752，根据从极性判别电路6A内的后级触发器68的反相输出端子输出的信号电压电平进行开关的通断动作。当从反相输出端子输出的信号逻辑为H、即施加正的规定电压时，模拟开关752使从脉冲变换电路5A内的电压比较器58输出的信号通过电阻768输入到第2反相放大器。
在第2反相放大器的反相输入端子上，连接着一端与第1反相放大器的输出端连接的电阻762、一端与由电阻770构成的偏置电路连接的电阻772、及一端与模拟开关752的输出端连接的电阻764。第2反相放大器进一步使该相加后的电压的极性反相。此外，还由电容器768与该反相动作并行地进行电压的滤波。
下面，分别说明当调谐频率高于和低于调谐电路1的输入信号频率时图24所示调谐机构的动作。
图25是表示调谐电路1的调谐频率高于输入到图24所示调谐电路1的信号频率时的时间图，示出构成频率控制电路的同步整流电路3A、脉冲变换电路5A、极性判别电路6A、电压合成电路7C各个结构的动作时序。图25(A)～(M)的各时间波形与在图24电路图中给出的符号A～M相对应。
当调谐频率高于调谐电路1的输入信号频率时，产生与该频率偏差相当的相位差，所以，如观察在某个时刻的2个信号波形时，其相位关系如图25(A)、(B)所示。
同步整流电路3A内的电压比较器36，当调谐电路1的输出信号的电压电平低于0V时，输出具有规定的负电压的L电平信号，高于0V时，输出具有规定的正电压的H电平信号。因此，从电压比较器36输出如图25(C)所示的具有与调谐输出相同的频率和相位的矩形波。
模拟开关35，根据从该电压比较器36输出的矩形波的电压电平进行开关的通断动作。当调谐电路1的调谐输出的频率高于输入信号时，如图25(D)所示，从模拟开关35输出在前端与完全的半波整流波形稍有偏差的波形、即在比取出调谐输出的上半部分的时刻稍微提前的时刻取出的波形。
脉冲变换电路5A内的电压比较器58，输出仅当该模拟开关35的输出电压电平低于0V时为L电平(规定的负电压)、除此之外为H电平(0V)的信号。因此，当从模拟开关35输出的同步整流输出在前端与半波整流波形稍有偏差时，如图25(E)所示，在与该前端偏差对应的时间，从电压比较器58输出L电平、即负极性的脉冲。
另外，极性判别电路6A内的电压比较器64，也进行同样的电压比较动作，当从模拟开关35输出的同步整流输出在前端与半波整流波形稍有偏差时，如图25(F)所示，在与该前端偏差对应的时间，输出变为L电平(规定的负电压)、在除此之外的时间为H电平(规定的正电压)。这样，电压比较器64的输出，其H电平对应于规定的正电压，这一点与上述的电压比较器58不同。
极性判别电路6A内的前级触发器67，在电压比较器64的输出从L电平上升为H电平的时刻(准确地说，是使该时刻延迟规定时间后的时刻)，取入并保持从同步整流电路3A内的电压比较器36输出的信号逻辑状态。如图25(F)、(C)所示，当从电压比较器64输出的信号上升时，从电压比较器36输出的信号变为H电平，所以，如图25(G)所示，由前级的触发器67保持该逻辑H。
另外，后级的触发器68，在电压比较器64的下一个输出上升的时刻，取入并保持前级触发器67的输出，并分别如图25(H)所示，从输出端子Q输出与逻辑H相当的信号，如图25(I)所示，从反相输出端子输出与逻辑L相当的信号。
这样，当调谐频率高于调谐电路1的输入信号频率时，从后级的触发器68的输出端子Q输出逻辑H信号，只有电压合成电路7C内的一个模拟开关750的切换动作变为接通状态。因此，从该模拟开关750直接输出从电压比较器58输出的信号(负极性的脉冲串)(图25(J))，而由另一个模拟开关752将从电压比较器58输出的信号切断(图25(K))。
在结构上包含运算放大器754的第1反相放大器，使从模拟开关750输出的负极性的脉冲串反相，并变换成图25(L)所示的正极性的脉冲串。
该正极性的脉冲串输入到在结构上包含运算放大器760的第2反相放大器，第2反相放大器，使仅与该正极性脉冲串的脉冲宽度对应的输出电压、即控制电压平稳地降低(图25(M))。
按照这种方式，反馈到调谐电路1的控制电压降低，并使调谐电路1的调谐频率向低频方向变化。反复进行这种控制，直到将调谐电路1的输入信号频率与调谐频率之间的偏差消除为止，经过规定时间后，调谐频率与输入信号的频率一致。
图26是表示调谐电路1的调谐频率低于输入到图24所示调谐电路1的信号频率时的时间图。图25(A)～(M)的各时间波形与在图24电路图中给出的符号A～M相对应。
当调谐频率低于调谐电路1的输入信号频率时，与上述调谐频率高时相反，从极性判别电路6A内的后级触发器68的反相输出端子输出与逻辑H相当的信号，只有电压合成电路7C内的另一个模拟开关752的切换动作变为接通状态。因此，从该模拟开关752直接输出从电压比较器58输出的信号(负极性的脉冲串)(图26(K))，与此相反，由模拟开关750将从电压比较器58输出的信号切断(图26(J))。
因此，如图26(L)所示，与模拟开关750的输出侧连接的第1反相放大器的输出端保持0V的电压状态，仅将将从模拟开关752输出的负极性的脉冲串和规定的偏置电压作为输入施加于在结构上包含运算放大器760的第2反相放大器。因此，第2反相放大器，使仅与该负极性脉冲串的脉冲宽度对应的输出电压、即控制电压平稳地上升(图26(M))。
按照这种方式，反馈到调谐电路1的控制电压升高，并使调谐电路1的调谐频率向高频方向变化。反复进行这种控制，直到将调谐电路1的输入信号频率与调谐频率之间的偏差消除为止，经过规定时间后，调谐频率与输入信号的频率一致。
以下，说明图1所示频率控制电路的其他结构例。在图24中示出详细结构的电压合成电路7C，具有第1、第2反相放大器，并由第1反相放大器根据需要将负极性的脉冲串变换为正极性的脉冲串，但由于从开始起产生的是正极性脉冲串，所以可将第1反相放大器省略。
图27是表示频率控制电路的另一结构例的详细电路图，其结构是将图24所示的脉冲变换电路5A、极性判别电路6A及电压合成电路7C分别置换为脉冲变换电路5B、极性判别电路6B及电压合成电路7D。
脉冲变换电路5B具有在其同相输入端子上输入从同步整流电路3A内的模拟开关35输出的同步整流输出的电压比较器59、及在该电压比较器59的反相输入端子上施加比0V稍低的电压的由电阻52、54构成的分压电路。该电压比较器59，作为比较结果，输出具有正负的任何一种电压电平的脉冲串。
极性判别电路6B，在结构上包含2个触发器67、68。这两个触发器67、68，分别使逻辑H与规定的正电压对应、逻辑L与规定的负电压对应，与在图24所示的极性判别电路6A中使用的一样。
电压合成电路7D，在结构上包含作为延迟电路而动作同时用于取出彼此反相的信号的2个反相电路780、782、从前级反相电路780的输出取出正极性脉冲的二极管784和电阻786、从后级反相电路782的输出取出负极性脉冲的二极管788和电阻790、2个三态缓冲器700、702、在结构上包含运算放大器760和电阻766的反相放大器、与电阻766并联连接用于对该反相放大器的输出电压进行滤波的电容器768、及由连接在正负电源Vdd、Vss之间的可变电阻770构成的偏置电路。其中，反相放大器及偏置电路，进行与图24所示的电压合成电路7C所包含的电路基本相同的动作。
前级的反相电路780，输出将从脉冲变换电路5B内的电压比较器59输出的脉冲串的逻辑反转后的信号，但当该信号的电压电平达到二极管784的正向电压以上时，因通过二极管784和电阻786流过电流，所以只取出正极性的脉冲串，并输入到其中一个三态缓冲器700。
同样，后级的反相电路782，输出将从前级的反相电路780输出的脉冲串的逻辑反转后的信号，但当该信号的电压电平降低到使极性反转的二极管784的正向电压以下时，因通过二极管788和电阻790流过电流，所以只取出负极性的脉冲串，并输入到另一个三态缓冲器702。
后级的反相电路782的输出，还输入到极性判别电路6B内的前级触发器67的时钟端子C。这样，从脉冲变换电路5B内的电压比较器59输出的信号，通过起延迟电路作用的2个反相电路780、782输入到极性判别电路6B内的前级触发器67，该信号的流动，与在图24所示的极性判别电路6A中使从电压比较器64输出的信号通过起延迟电路作用的2个反相电路65、66输入到前级触发器67的情况一样。
这样，在图27所示的电压合成电路7D中，由于正极性脉冲由二极管784等产生，所以不需要图24所示的在结构上包含运算放大器754的第1反相放大器。因此，在通过电阻762或764简单地加上一个三态缓冲器700的输出和另一个三态缓冲器702的输出后，由在结构上包含运算放大器760的反相放大器仅将极性反转并产生所要求的控制电压。
图28是表示调谐电路1的调谐频率高于输入到图27所示调谐电路1的信号频率时的时间图，示出构成频率控制电路的各电路的输入输出信号的动作时序。图28(A)～(N)分别与在图27电路图中给出的符号A～N相对应。
另外，图28(A)～(I)，除图28(F)外，与除图25(E)外的图25(A)～(I)相同，以下，主要着眼于不同点进行说明。
当调谐电路1的输入信号频率与调谐频率不同时，从脉冲变换电路5A内的电压比较器59输出具有与该相位差相当的脉冲宽度的信号(图28(E))，从电压合成电路7D内的前级反相电路780输出使该信号反相的信号(图28(F))。
如上所述，当从前级反相电路780输出的信号的电压高于规定值时，通过二极管784和电阻786流过电流，所以，如图28(J)所示，通过该二极管784取出正极性的脉冲，并输入到三态缓冲器700。同样，当从前级反相电路782输出的信号的电压低于另一规定值时，通过二极管788和电阻790流过电流，所以，如图28(K)所示，通过该二极管788取出负极性的脉冲，并输入到三态缓冲器702。
在此期间，当调谐频率高于调谐电路1的输入信号频率时，分别从极性判别电路6B内的后级触发器68的输出端子Q输出与逻辑H相当的信号(图28(H))，从反相输出端子输出与逻辑L相当的信号(图28(I))，因此，如图28(L)、(M)所示，只是其中一个三态缓冲器700作为缓冲器而动作。
因此，按规定的周期将从其中一个三态缓冲器700输出的正极性脉冲电压与由以可变电阻770构成的偏置电路设定的规定偏置电压相加，从而使在结构上包含运算放大器760的反相放大器的仅与该正极性脉冲的脉冲宽度相当的输出电压平稳地降低。按照这种方式，如图28(N)所示，从电压合成电路7D施加于调谐电路1的控制电压降低，并使调谐频率向低频方向变化。
图29是表示调谐电路1的调谐频率低于输入到图27所示调谐电路1的信号频率时的时间图。图29(A)～(N)与在图27电路图中给出的符号A～N相对应。
当调谐频率低于输入信号频率时，从极性判别电路6B内的后级触发器68的输出端子Q输出与逻辑L相当的信号(图29(I))，从反相输出端子输出与逻辑H相当的信号(图28(H))，因此，如图29(L)、(M)所示，只是另一个三态缓冲器702作为缓冲器而动作。
因此，按规定的周期将从另一个三态缓冲器702输出的负极性脉冲电压与由以可变电阻770构成的偏置电路设定的规定偏置电压相加、即进行电压的相减，从而使在结构上包含运算放大器760的反相放大器的仅与该负极性脉冲的脉冲宽度相当的输出电压平稳地上升。按照这种方式，如图29(N)所示，从电压合成电路7D施加于调谐电路1的控制电压升高，并使调谐频率向高频方向变化。
这样，如按照图24或图27所示的调谐机构，则当调谐电路1的输入信号频率与调谐频率之间存在偏差时，改变控制电压并进行控制以使该偏差减小，从而可以使调谐频率始终跟踪输入信号的频率并与其一致。
另外，图24或图27所示的调谐机构，与图13所示的调谐机构一样，由于各构成元件都可以在半导体衬底上形成，所以调谐机构整体或包含调谐机构及其外围电路的整体可以在半导体衬底上集成。特别是，在对调谐机构整体进行集成时，即使各种元件参数发生变化，也能进行适当的反馈，从而设定稳定的调谐频率。此外，上述调谐机构，还可以消除输入信号的电平变化等的影响，因而可以进行不易受外部因素影响的稳定的调谐控制。
图24或图27所示调谐机构的基本动作，与图13所示的调谐机构相同，当考虑AM波作为调谐电路1的输入时，可以使与图16所示的同步整流电路3对应的图24或图27的同步整流电路3A的输出通过低通滤波器8，从而取出AM检波信号并构成AM接收机。
同样，当考虑FM波作为调谐电路1的输入时，如图19的电压合成电路7A所示，取出FM检波信号并构成FM接收机。在这种情况下，只须在图24所示的电压合成电路7C中在2个模拟开关750、752的输出侧再另外设置一组第3和第4反相放大器并从该第4反相放大器取出约20kHz以下的FM检波信号即可。或者，只须在图27所示的电压合成电路7D中在2个三态缓冲器700、702的输出侧并联连接第2反相放大器并从该第2反相放大器取出约20kHz以下的FM检波信号即可。
图2所示调谐机构所包含的调谐电路1，在各移相电路110C、130C内包含CR电路，但也可以采用将CR电路置换为由电阻和电感器构成的LR电路后的移相电路构成调谐电路。
图30是表示包含LR电路的移相电路的另一种结构的电路图，示出置换图3所示调谐电路1的前级移相电路110C的一种可能的结构。该图所示的移相电路110L，具有将图3所示移相电路110C内的由电容器114和可变电阻116构成的CR电路置换成由可变电阻116和电感器117构成的LR电路后的结构。
因此，在图30中示出的移相电路110L，的输入输出电压等关系，如图31的矢量图所示，可以看作是分别将图4所示的电压VC1置换成可变电阻116的两端电压VR1、将图4所示的电压VR1置换成电感器117的两端电压VL1。
另外，如假定由电感器117和可变电阻116构成的LR电路的时间常数为T1(如设电感器117的电感为L、可变电阻116的电阻值为R，则T1＝L/R)，则移相电路110L的相移量_3与上述的式(6)中的_1相同。
图32是表示包含LR电路的移相电路的另一种结构的电路图，示出置换图2所示调谐电路1的后级移相电路130C的一种可能的结构。该图所示的移相电路130L，具有将图5所示移相电路130C内的由电阻136和电容器134构成的CR电路置换成由电感器137和电阻136构成的LR电路后的结构。
因此，在图32中示出的移相电路110L的输入输出电压等关系，如图33的矢量图所示，可以看作是分别将图6所示的电压VC2置换成电阻136的两端电压VR2、将图6所示的电压VR2置换成电感器137的两端电压VL2。
另外，如假定由电阻136和电感器137构成的LR电路的时间常数为T2(如设电阻136的电阻值为R。电感器137的电感为L，则T2＝L/R)，则移相电路130L的相移量_4与上述的式(7)中的_2相同。
这样，在图30中示出的移相电路110L及在图32中示出的移相电路130L，分别与图3或图5所示的移相电路110C、130C等效，因而在图2所示的调谐电路1中，可分别将前级的移相电路110C置换为图30中示出的移相电路110L、将后级的移相电路130C置换为图32中示出的移相电路130L。在结构上包含移相电路110L、130L的调谐电路的调谐频率，例如与各移相电路110L、130L内的LR电路的时间常数的倒数R/L成比例，由于其中的电感L很容易通过集成化减小，所以，通过对在结构上包含2个移相电路110L、130L的调谐电路的整体进行集成，很容易使调谐频率达到高的频率。
另外，在图2所示的调谐电路1中，也可以将移相电路110C、130C中的任何一个置换为图30或图32中示出的移相电路110L、130L。在将包含CR电路的移相电路与包含LR电路的移相电路级联连接而构成调谐电路时，如对调谐电路整体进行集成，则可以防止因温度变化而引起的调谐频率的变化、即可以进行温度补偿。
如果将图3所示的移相电路110C与图30所示的移相电路110L进行比较，则使形成可变电阻116的FET的栅电压改变时的各相移量的变化方向相反。例如，在移相电路110C中，使可变电阻116的栅电压上升而使电压VR1减低时，调谐频率向高频侧变化。另一方面，在移相电路110L中，使可变电阻116的栅电压上升而使电压VR1减低时，调谐频率向低频侧变化。因此，在将移相电路110C置换成移相电路110L时，在图13中，必须将触发器63的2个输出端子与三态缓冲器700、702的连接调换，或将2个三态缓冲器700、702的输出端的连接端彼此调换，即必须作若干的变更，以便使从频率控制电路2向调谐电路1施加的控制电压的变化方向与调谐电路1的调谐频率的变化方向变成反向。
另外，在图2所示的调谐电路1中，在将前级和后级的移相电路110C、130C中的至少一个置换为图30和图32中示出的移相电路110L、130L时，也可以将各移相电路内连接在运算放大器112或132的输出端的分压电路中的任何一个分压电路省略。或者，也可以将两个分压电路都省略，并调整电阻118和120的电阻比、电阻138和140的电阻比，从而补偿在调谐电路1的反馈回路中产生的损失。
另外，在不需要放大动作的情况下，还可以将后级移相电路的后级分压电路160省略，并将后级移相电路的输出直接反馈到前级侧。或者，使分压电路160内的电阻162的电阻值为极小的值，从而将分压比设定为1。
图34是表示调谐电路的第2变形例的电路图。在该图中示出的调谐电路1A，在结构上包含2个移相电路210C、230C，通过将各自的输入交流信号的相位移动规定量而在规定频率下进行合计为360°的相移；及加法电路，分别通过反馈电阻170和输入电阻174(假定输入电阻174的电阻值为反馈电阻170的电阻值的n倍)将后级移相电路230C的输出(反馈信号)与在输入端子190上输入的信号(输入信号)以规定的比例相加。
在图2所示的调谐电路1中，通过将前级移相电路110C内的电阻118和电阻120的各电阻值设定为相同值，抑制当所输入的交流信号的频率变化时的振幅变化，并通过由电阻121和123构成的分压电路连接在运算放大器112的输出侧，将移相电路110C的增益设定为大于1的值。与此不同，图34示出的调谐电路1A中所包含的前级移相电路210C，在移相电路内不设分压电路，而是将将电阻120′的电阻值设定得大于电阻118′的电阻值，从而将移相电路210C的增益设定为大于1的值。
在后级的移相电路230C中，也同样将电阻140′的电阻值设定得大于电阻138′的电阻值，从而将移相电路230C的增益设定为大于1的值。另外，将反馈电阻170、输出端子192及电阻178与移相电路230的输出端子连接。
另外，在图34所示的调谐电路1A中，将后级移相电路230C的输出直接进行反馈，但也可以在后级移相电路230C的再后一级侧连接一个分压电路，并将其分压输出通过反馈电阻170进行反馈。
可是，如上所述，当设定各电阻的值使移相电路的增益大于1时，增益将随着输入信号的频率而发生变化。例如，如考虑前级的移相电路210C，则当输入信号的频率降低时，移相电路210C用作电压跟随器时的增益为1倍，而当频率高时，移相电路210C用作反相放大器时的增益为-m倍(m为电阻120′和电阻118′的电阻比)，所以当输入信号频率变化时，移相电路210C的增益也变化，因而使输出信号发生振幅变化。
通过将电阻119与运算放大器112的反相输入端子连接并使输入信号频率低时和高时的增益一致，可以抑制上述振幅变化。具体地说，如假定电阻118′的电阻值为r、电阻120′的电阻质为mr，则通过将电阻119的电阻值设定为mr/(m-1)，就可以使输入信号的频率为0和无穷大时的移相电路210C的各增益一致。同样，对于移相电路230C，也可以通过将具有规定电阻值的电阻139与运算放大器132的反相输入端子连接，抑制输出信号的振幅变化。此外，也可以将电阻119和电阻139的一端与接地电平以外的固定电位连接。
在图34所示的调谐电路1A中，说明了移相电路210C和230C内包含CR电路的例，但当代替CR电路而包含LR电路时，也可以构成同样的移相电路。
图35是表示包含LR电路的移相电路的结构的电路图，示出置换图34所示调谐电路1A的前级移相电路210C的一种可能的结构。该图所示的移相电路210L，具有将图34所示前级移相电路210C内的由电容器114和可变电阻116构成的CR电路置换成由可变电阻116和电感器117构成的LR电路后的结构。
如果将图34所示的移相电路210C与图35所示的移相电路210L进行比较，则使形成可变电阻116的FET的栅电压改变时的各相移量的变化方向相反。例如，在移相电路210C中，使可变电阻116的栅电压上升而使可变电阻116的两端电压减低时，调谐频率向高频侧变化。另一方面，在移相电路210L中，使可变电阻116的栅电压上升而使可变电阻116的两端电压减低时，调谐频率向低频侧变化。因此，在将移相电路210C置换成移相电路210L时，在图13中，必须将触发器63的2个输出端子与三态缓冲器700、702的连接调换，或将2个三态缓冲器700、702的输出端的连接端彼此调换，即必须作若干的变更，以便使从频率控制电路2向调谐电路1施加的控制电压的变化方向与调谐电路1的调谐频率的变化方向变成反向。
图36是表示包含LR电路的移相电路的另一种结构的电路图，示出置换图34所示调谐电路1A的后级移相电路230C的一种可能的结构。该图所示的移相电路230L，具有将图34所示后级移相电路230C内的由电阻136和电容器134构成的CR电路置换成由电感器137和电阻136构成的LR电路后的结构。
这样，图35中示出的移相电路210L与图34中示出的前级移相电路210C等效，因而在图34所示的调谐电路1A中，可分别将前级的移相电路210C置换为图35中示出的移相电路210L、将后级的移相电路230C置换为图36中示出的移相电路230L。在将2个移相电路210C、230C分别置换成移相电路210L、230L时，通过对调谐电路的整体进行集成，很容易使调谐频率达到高的频率。也可以将二个移相电路210C、230C中的任何一个置换为移相电路210L或230L。在这种情况下，具有抑制与温度变化对应的调谐频率的变化的效果。
另外，在图34所示的调谐电路1A中，通过将电阻119或139分别与二个移相电路210C、230C连接以防止调谐频率改变时的振幅变化，但因在频率的可变范围窄时振幅变化也变小，所以也可以将上述电阻119、139去掉构成调谐电路。或者，也可以只将一边的电阻119或139去掉而构成调谐电路。
在上述调谐电路1、1A中，由包含2个移相电路110C等的全通电路和反馈电阻170构成的反馈回路的回路增益损失，是由前级移相电路110C等的输入阻抗引起的，所以为抑制因该输入阻抗引起的损失的发生，也可以在前级移相电路110C等的更前一级侧插入由晶体管构成的跟随器电路，并使所反馈的信号通过该跟随器电路输入到前级移相电路(例如110C或110L等)。
图37是表示在内部具有跟随器电路的调谐电路一例的电路图。在该图中示出的调谐电路1B，在前级移相电路110C的更前一级侧插入由晶体管构成的跟随器电路50，在这一点上，与图2所示的调谐电路1不同。而图37所示的跟随器电路50，是所谓的源极跟随器电路，但也可以由发射极跟随器电路构成。此外，在图37中，也可以将分压电路160的分压比设定为1、或将该分压电路160本身省略，从而只是由调谐电路整体进行简单的调谐动作，而不进行放大动作。
这样，如果在前级移相电路110C等的更前一级侧级联连接由晶体管构成的跟随器电路，则与图2的调谐电路1等相比，可以加大反馈电阻170和输入电阻174的电阻值。尤其是，将调谐电路的整体在半导体衬底上集成时，如使反馈电阻170等的电阻值减小则必须增大元件的占有面积，所以希望在一定程度上加大电阻值。因此在进行集成时，连接如图37所示的跟随器电路50是有效的。
在图2所示的调谐电路1中，2个移相电路110C和130C加在一起的相移量为360°，但也可以将不使相位移动的同相电路与级联连接的移相电路110C和130C连接而构成调谐电路。
图38是表示在2个移相电路的前级连接了同相电路150的调谐电路1C的结构的电路图。如该图所示，调谐电路1C，在结构上包含具有从图3所示的移相电路110C中省去电阻121和123后的结构的移相电路310C、具有从图5所示的移相电路130C中省去电阻141和143后的结构的移相电路330C、连接在移相电路310C的前级的同相电路150、由电阻162和164构成的分压电路160、及由反馈电阻170和输入电阻174构成的加法电路。
在图38中示出的移相电路310C、330C，除了运算放大器112或132的输出端子不连接分压电路这一点外，具有与图3所示的各移相电路110C、130C相同的结构，传递函数和相移量也与移相电路110C、130C相同。但是，在式(2)中，a1＝1，在式(3)中，a2＝1。
同相电路150由在同相输入端子上输入交流信号而反相输入端子通过电阻154接地的运算放大器152、及连接在运算放大器152的反相输入端子和输出端子之间的电阻156构成。运算放大器152具有由2个电阻154、156的电阻比决定的规定增益。
移相电路310C，因电阻118和120的各电阻值相等，所以增益为1。同样，移相电路330C，因电阻138和140的各电阻值相等，所以增益也为1。因此，在上述调谐电路1C中，不是由各移相电路得到增益，而是将上述同相电路150的增益设定为大于1的值。
具有上述结构的同相电路150，不改变输入信号相位地进行输出，通过调整其增益，很容易补偿由分压电路160造成的信号振幅的衰减及在反馈回路中产生的损失。此外，同相电路150，与上述的由晶体管构成的跟随器电路一样，也可以起到在前级移相电路210C的更前一级侧连接的缓冲器的作用。
另外，图38所示的同相电路150也可以连接在图2或图34所示的调谐电路1、1A的前级等。
上述各调谐电路1、1A、1B、1C，在2个移相电路的相移量合计为360°的频率下进行规定的调谐动作，但也可以将进行基本相同动作的2个移相电路组合而构成调谐电路，从而在2个移相电路的相移量合计为180°的频率下进行规定的调谐动作。
图39是表示调谐电路的第6变形例的电路图，在该图中，连接移相电路310C′，代替图38的后级移相电路330C，并连接反相电路180，代替同相电路150。后级移相电路310C′，除了连接电阻值固定的电阻115代替可变电阻116外，具有与前级移相电路310C相同的结构。
反相电路180由在反相输入端子上通过电阻184输入所输入的交流信号而同相输入端子接地的运算放大器182、及连接在运算放大器182的反相输入端子和输出端子之间的电阻186构成。当交流信号通过电阻184输入到运算放大器182的反相输入端子时，从运算放大器182的输出端子输出相位被反转后的反相信号，该反相信号输入到前级移相电路310C。另外，该反相电路180具有由2个电阻184、186的电阻比决定的规定放大倍数，通过使电阻186的电阻值大于电阻184的电阻值，可以得到大于1的增益。
同时，如上所述，2个移相电路310C和310C′，随着输入信号的频率ω从0变化到∞，其各自的相位以输入电压Ei为基准沿时针转动方向从180°移动到360°。当2个移相电路310C和310C′内的CR电路的时间常数相同(设其为T)时，在ω＝1/T的频率下，2个移相电路310C和310C′的相移量分别为270°。因此，由2个移相电路310C和310C′的总体将相位移动270°×2＝540°(＝180°)，而且，由连接在2个移相电路310C和310C′的前级的反相电路180将相位反转，所以，作为整体，从后级移相电路310C′输出相位转了一周因而相移量为360°的信号。
另外，在图39所示的调谐电路1D中，不是由各移相电路得到增益，而是将上述反相电路180的增益设定为大于1的值，因而很容易补偿由分压电路160造成的信号振幅的衰减及在反馈回路中产生的损失。
图39所示的调谐电路1D，给出了将移相电路310C和310C′级联连接的例，但将图38所示的移相电路330C和330C′级联连接时，也可以进行调谐动作。
图40是表示调谐电路的第7变形例的电路图，该图所示的调谐电路1E，代替图39的移相电路310C和310C′，而将移相电路330C′和330C级联连接。前级的移相电路330C′，除了连接由FET等构成的可变电阻135代替电阻136外，具有与后级移相电路330C相同的结构。
图40的移相电路330C和330C′，如图6所示，随着输入信号的频率ω从0变化到∞，其相位以输入电压Ei为基准沿时针转动方向从0°移动到180°。当2个移相电路330C内的CR电路的时间常数相同(设其为T)时，在ω＝1/T的频率下，2个移相电路330C′和330C的相移量分别为90°。因此，由2个移相电路330C′和330C的总体将相位移动180°，而且，由连接在2个移相电路330C′和330C的前级的反相电路180将相位反转，所以，作为整体，从后级移相电路330C输出相位转了一周因而相移量为360°的信号。
另外，与图39所示的调谐电路1D一样，在上述调谐电路1E中，不是由各移相电路得到增益，而是将上述反相电路180的增益设定为大于1的值，因而很容易补偿由分压电路160造成的信号振幅的衰减及在反馈回路中产生的损失。
另外，图38～图40所示的调谐电路1C、1D、1E，在2个移相电路的结构中，都包含CR电路，但也可以在结构上包含LR电路。例如在图38所示的调谐电路1C中，也可以将前级移相电路310C置换为从图30所示的移相电路110L中省去分压电路后的移相电路，同时，将后级移相电路330C置换为从图32所示的移相电路130L中省去分压电路后的移相电路如果将图38所示的移相电路310C与图30所示的移相电路110L进行比较，则使形成可变电阻116的FET的栅电压改变时的各相移量的变化方向相反。例如，在移相电路310C中，使可变电阻116的栅电压上升而使可变电阻116的两端电压减低时，调谐频率向高频侧变化。另一方面，在移相电路110L中，使可变电阻116的栅电压上升而使可变电阻116的两端电压减低时，调谐频率向低频侧变化。因此，在将图38或图39所示的前级移相电路置换成从图30所示的移相电路110L中省去分压电路后的移相电路时，在图13中，必须将触发器63的2个端子与三态缓冲器700、702的连接调换，或将2个三态缓冲器700、702的输出端的连接端彼此调换，即必须作若干的变更，以便使从频率控制电路2向调谐电路1施加的控制电压的变化方向与调谐电路1的调谐频率的变化方向变成反向。
在图38～图40所示的调谐电路1C、1D、1E中，当不进行信号振幅的放大而只进行调谐动作时，将分压电路160省略即可。另外，也可以在2个移相电路内的运算放大器的至少一个的输出端连接分压电路。例如，在图39所示的调谐电路1D中，如果在前级移相电路310C内的运算放大器112的输出端及后级移相电路330C内的运算放大器132的输出端分别连接分压电路，则与在图2所示的调谐电路1内的前级移相电路110C的更前一级侧连接同相电路150的结构相同。
另外，图38～图40所示的同相电路150及反相电路180的连接位置，并不限定于级联连接的移相电路的更前一级侧，也可以连接在各移相电路之间、或后级移相电路的更后一级侧。
上述调谐电路的第1～第7变形例，在移相电路的内部都包含着运算放大器，但也可以代替运算放大器而采用晶体管构成移相电路。
图41所示的调谐电路1F，在结构上包含2个移相电路410C、430C，分别使所输入的交流信号的相位移动规定量，从而在规定的频率下进行合计为360°的相移；同相电路450，不改变移相电路430的输出信号相位，而以规定的放大倍数放大并输出；分压电路160，由设在同相电路450的后级的电阻162和164构成；及加法电路，将分别通过反馈电阻170和输入电阻174(假定输入电阻174的电阻值为反馈电阻170的电阻值的n倍)的分压电路160的分压输出(反馈信号)和在输入端子190上输入的信号(输入信号)按规定比例相加。
与反馈电阻170串联连接的电容器172及插接在输入电阻174与输入端子190之间的电容器176，都用于阻止直流电流，其阻抗在动作频率下极小、即具有大的静电电容。
图42是将图41所示的前级移相电路410C的结构抽出后示出的图。该图所示的前级移相电路410C，在结构上包含栅极连接于输入端122的FET412、串联连接在该FET412的源·漏之间的电容器414和可变电阻416、连接在FET412的漏极与正电源之间的电阻418、及连接在FET412的源极与地之间的电阻420。另外，也可以将FET412及后文所述的FET432中的至少一个更换为双极晶体管。
这里，如将与上述FET412的源极和漏极连接的2个电阻418、420的电阻值设定为基本相等并着眼于施加在输入端122上的输入电压的交流分量，则可以分别从FET412的源极输出相位一致的信号、从FET412的漏极输出相位相反(相位移动180°)的信号。
另外，图41所示移相电路410内的电阻426，用于对FET412施加适当的偏压。而可变电阻416，例如，如图42所示，采用在结型FET的源·漏之间形成的沟道作为电阻体，通过改变栅电压，即可使电阻值在一定范围内任意变化。
在具有上述结构的移相电路410C中，当在输入端子122上输入规定的交流信号时，即当在FET412的栅极上施加规定的交流电压(输入电压)时，在FET412的源极上出现与该输入电压同相的交流电压，相反，在FET412的漏极上出现与该输入电压反相而其振幅与出现在源极上的电压相等的交流电压。将在该源极和漏极上出现的交流电压的振幅均假定为Ei。
在该FET412的源·漏之间连接着由可变电阻416和电容器414构成的串联电路(CR电路)。因此，从输出端124输出分别通过可变电阻416或电容器414将出现在FET412的源极和漏极上的电压合成后的信号。
图43是表示前级移相电路410C的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
由于在FET412的源极和漏极上出现分别与输入电压同相和反相而电压振幅为Ei的交流电压，所以源·漏之间的电位差(交流分量)为2Ei。此外，出现在电容器414两端的电压VC1与出现在可变电阻416两端的电压VR1相互之间相差90°的相位，将二者矢量合成后，等于FET412的源·漏之间的电压2Ei。
因此，如图43所示，以电压Ei的2倍为斜边，可以形成构成电容器414的两端电压VC1与可变电阻416的两端电压VR1正交的2边的直角三角形。因此，在输入信号的振幅恒定而只是频率变化的情况下，电容器414的两端电压VC1及可变电阻416的两端电压VR1沿着图43所示的半圆圆周变化。
可是，如假定将电容器414和可变电阻416的连接点与接地电平的电位差取出作为输出电压Eo，则在图43所示的半圆中，可将该输出电压Eo用以其中心点为起点、以电压VC1和电压VR1在圆周上的交点为终点的矢量表示，其大小等于半圆的半径Ei。而且，由于该矢量的终点只在圆周上移动，所以，即使输入频率变化，输出振幅也不随频率改变，因而能获得稳定的输出。
从图43还可以清楚地看出，由于电压VR1与电压VC1在圆周上相交成直角，所以，施加在FET412的栅极上的输入电压与电压VR1的相位差，当频率ω从0到∞变化时，理论上以与输入电压同相的电压Ei为基准沿时针转动方向从270°到360°变化。于是，移相电路410C的整体的相移量_5，根据频率而在180°到360°之间变化。而且，通过改变可变电阻416的电阻值，可以改变相移量_ 5。
另外，如假定由电容器414和可变电阻416构成的CR电路的时间常数为T1(如设电容器414的静电电容为C、可变电阻416的电阻值为R，则T1＝CR)，则图42所示的移相电路410C的传递函数可以不加修改地采用式(2)所示的K2(但式中的a1＜1)，图43所示的相移量_5，也与上述的式(6)给出的_1相同。
同样，图44是将图41所示的后级移相电路430C的结构抽出后示出的图。该图所示的后级移相电路430C，在结构上包含栅极连接于输入端142的FET432、串联连接在该FET432的源·漏之间的电容器434和电阻436、连接在FET432的漏极与正电源之间的电阻438、及连接在FET432的源极与地之间的电阻440。
与图42所示移相电路410C一样，如将与图44所示FET432的源极和漏极连接的2个电阻电阻438、440的电阻值设定为基本相等并着眼于施加在输入端142上的输入电压的交流分量，则可以分别从FET432的源极输出相位一致的信号、从FET432的漏极输出相位相反的信号。
另外，图41所示移相电路430内的电阻446，用于对FET432施加适当的偏压。而设在移相电路430C的输入侧的电容器148，用于阻止直流电流，以将直流分量从移相电路410C的输出中除去，从而只向移相电路430C输入交流分量。
在具有上述结构的移相电路430C中，当在输入端子142上输入规定的交流信号时，即当在FET432的栅极上施加规定的交流电压(输入电压)时，在FET432的源极上出现与该输入电压同相的交流电压，相反，在FET432的漏极上出现与该输入电压反相而其振幅与出现在源极上的电压相等的交流电压。将在该源极和漏极上出现的交流电压的振幅均假定为Ei。
在该FET432的源·漏之间连接着由电容器414和电阻436构成的串联电路(CR电路)。因此，从输出端144输出分别通过电容器414或电阻416将出现在FET432的源极和漏极上的电压合成后的信号。
图45是表示后级移相电路430C的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
由于在FET432的源极和漏极上出现分别与输入电压同相和反相而电压振幅为Ei的交流电压，所以源·漏之间的电位差为2Ei。此外，出现在电阻436两端的电压VR2与出现在电容器434两端的电压VC2相互之间相差90°的相位，将二者矢量相加后，等于FET432的源·漏之间的电位差2Ei。
因此，如图45所示，以电压Ei的2倍为斜边，可以形成构成电阻436的两端电压VR2与电容器434的两端电压VC2正交的2边的直角三角形。因此，在输入信号的振幅恒定而只是频率变化的情况下，电阻436的两端电压VR2及电容器434的两端电压VC2沿着图45所示的半圆圆周变化。
如假定将电阻436和电容器434的连接点与接地电平的电位差取出作为输出电压Eo，则在图45所示的半圆中，可将该输出电压Eo用以其中心点为起点、以电压VR2和电压VC2在圆周上的交点为终点的矢量表示，其大小等于半圆的半径Ei。而且，由于该矢量的终点只在圆周上移动，所以，即使输入信号的频率变化，输出振幅也不随频率改变，因而能获得稳定的输出。
从图45还可以清楚地看出，由于电压VR2与电压VC2在圆周上相交成直角，所以，施加在FET432的栅极上的输入电压与电压VC2的相位差，当频率ω从0到∞变化时，理论上从0°到90°变化。于是，移相电路430C的总体的相移量_6，根据频率而在0°到180°之间变化。
另外，如假定由电容器434和可变电阻436构成的CR电路的时间常数为T2(如设电容器434的静电电容为C、可变电阻的电阻值为R，则T2＝CR)，则图44所示的移相电路430C的传递函数可以不加修改地采用式(3)所示的K3(但式中的a2＜1)，图45所示的相移量_6，也与上述的式(7)给出的_2相同。
按上述方式，如图43和图45所示，在2个移相电路410C、430C中分别使相位移动规定量，因而在规定频率下输出由2个移相电路410C、430C的总体产生的相移量合计为360°的信号。
另外，图41所示的同相电路450，在结构上包含FET452，分别在漏极与正电源之间连接电阻454、在源极与地之间连接电阻456；晶体管458，基极与FET452的漏极连接，集电极通过电阻460与FET452的源极连接；及电阻462，用于对FET452施加适当的偏压。而设在图41所示的同相电路450的前级的电容器164，用于阻止直流电流，以将直流分量从后级的移相电路430C的输出中除去，从而只向同相电路450输入交流分量。
FET452，当在其栅极上输入交流信号时，从漏极输出反相信号。而晶体管458，当该反相信号输入到其基极时，从集电极输出使相位进一步反转的信号、即如以在FET452的栅极上输入的信号的相位为基准则为与其同相的信号，并从该同相电路450输出该同相信号。
该同相电路450的输出，作为调谐电路1的输出从输出端子192取出，同时将该同相电路450的输出通过分压电路160后的信号经由反馈电阻170反馈到前级移相电路410C的输入侧。然后，将该反馈信号与通过电阻174输入的信号相加，并将该相加后的信号的电压施加于前级移相电路410C的输入端(图42所示的输入端122)。
另外，上述同相电路450的增益，由上述电阻454、456、460的各电阻值决定，通过调整各电阻的电阻值，可以补偿由图41所示的2个移相电路410C、430C、及分压电路160造成的衰减及在反馈回路中产生的损失，且能将调谐电路整体的回路增益设定在1以下。
此外，由于从调谐电路1的输出端子192取出输入分压电路160之前的同相电路450的输出信号，所以可以使调谐电路1F本身具有增益，因而可以在进行调谐动作的同时将信号的振幅放大。
图41所示的调谐电路，在各移相电路410C、430C的内部包含CR电路，但也可以采用将CR电路置换为由电阻和电感器构成的LR电路后的移相电路构成调谐电路。
图46是表示包含LR电路的移相电路的结构的电路图，示出置换图41所示调谐电路1F的前级移相电路410C的一种可能的结构。该图所示的移相电路410L，具有将图41所示移相电路410C内的由电容器414和可变电阻416构成的CR电路置换成由可变电阻416和电感器417构成的LR电路后的结构，并将电阻418和电阻420的各电阻值设定为相同的值。而插接在电感器和FET412的漏极之间的电容器419，用于阻止直流电流。
上述移相电路410L的输入输出电压等关系，如图47的矢量图所示，可以看作是分别将图43所示的电压VC1置换成可变电阻116两端的电压VR1、将图43所示的电压VR1置换成电感器417两端的电压VL1。
另外，如假定由电感器417和可变电阻416构成的LR电路的时间常数为T1(如设电感器417的电感为L、可变电阻416的电阻值为R，则T1＝L/R)，则图46所示的移相电路410L的传递函数可以不加修改地采用式(2)所示的K2(但式中的a1＜1)，图47所示的相移量_7，也与上述的式(6)给出的_1相同。
因此，图46中示出的移相电路410L与图42中示出的移相电路410C基本等效，因而可以将图42所示的移相电路410C置换为图46所示的移相电路410L。
而如果将图42所示的移相电路410C与图46所示的移相电路410L进行比较，则使形成可变电阻416的FET的栅电压改变时的各相移量的变化方向相反。例如，在移相电路410C中，使可变电阻416的栅电压上升而使电压VR1减低时，调谐频率向高频侧变化。另一方面，在移相电路410L中，使可变电阻416的栅电压上升而使电压VR1减低时，调谐频率向低频侧变化。因此，在将移相电路410C置换成移相电路410L时，在图13中，必须将触发器63的2个端子与三态缓冲器700、702的连接调换，或将2个三态缓冲器700、702的输出端的连接端彼此调换，即必须作若干的变更，以便使从频率控制电路2向调谐电路施加的控制电压的变化方向与调谐电路的调谐频率的变化方向变成反向。
图48是表示包含LR电路的移相电路的另一种结构的电路图，示出置换图41所示调谐电路1F的后级移相电路430C的一种可能的结构。该图所示的移相电路430L，具有将图44所示移相电路430C内的由电阻436和电容器434构成的CR电路置换成由电阻436和电感器437构成的LR电路后的结构，并将电阻438和电阻440的各电阻值设定为相同的值。而插接在电阻436和FET432的漏极之间的电容器439，用于阻止直流电流。
上述移相电路430L的输入输出电压等关系，如图49的矢量图所示，可以看作是分别将图45所示的电压VR2置换成电感器437的两端电压VL2、将图45所示的电压VC2置换成可变电阻436的两端电压VR2。
另外，如假定由电阻436和电感器417构成的LR电路的时间常数为T2(如设电阻436的电阻值为R、电感器417的电感为L，则T2＝L/R)，则图48所示的移相电路430L的传递函数可以不加修改地采用式(3)所示的K3(但式中的a2＜1)，图49所示的相移量_8，也与上述的式(7)给出的_2相同。
因此，图48中示出的移相电路430L与图44中示出的移相电路430C基本等效，因而可以将图44所示的移相电路430C置换为图48所示的移相电路430L。
这样，可以将图41中示出的2个移相电路410C和430C中的任何一个、或双方置换为图46、图48所示出的移相电路410L、430L。在将2个移相电路410C和430C的双方置换为移相电路410L、430L的情况下，通过对调谐电路的整体进行集成，很容易使调谐频率达到高的频率。
另外，在只将2个移相电路410C、430C中的任何一个置换为移相电路410L或430L的情况下，在对含有构成LR电路的电感器、或将该电感器除去的调谐电路的整体进行集成时，可以防止因温度变化而引起的调谐频率的变化、即可以进行所谓的温度补偿。
而在将2个移相电路410C、430C中的至少一个置换为移相电路410L或430L的情况下，也可将分压电路160省略而将后级移相电路的输出直接反馈到前级侧。或者，也可以将分压电路160内的电阻162去掉而只采用电阻164。当省去分压电路160时，或将电阻162去掉时，可以只进行调谐动作。
图50是表示调谐电路的另一变形例的电路图。在该图中示出的调谐电路1G，在结构上包含2个移相电路410C、410C′，通过将各自的输入交流信号的相位移动规定量而在规定频率下进行合计为180°的相移；反相电路480，将后级移相电路410C′的输出信号再次反转；及加法电路，分别通过反馈电阻170和输入电阻174将从反相电路480输出的信号(反馈信号)与在输入端子190上输入的信号(输入信号)以规定的比例相加。
前级移相电路410C，其详细结构及输入输出的相位关系，与采用图42和图43说明过的一样，例如，假定由电容器414和可变电阻416构成的CR电路的时间常数为T1，则频率为ω＝1/T1时的相移量_5，为沿时针转动方向(相位滞后方向)的270°。
而后级移相电路410C′，其基本结构与上述前级移相电路410C相同，具有将移相电路410C内的可变电阻416置换为电阻值固定的电阻415的结构。因此，例如，假定由电阻415和电容器414构成的CR电路的时间常数为T3，则频率为ω＝1/T3时的相移量_5′，为沿时针转动方向(相位滞后方向)的270°。
这样，由2个移相电路410C、410C′的总体产生的相位滞后方向的合计相移量，在规定的频率下，等于_5+_5′＝270°+270°＝540°(＝180°)。
另外，反相电路480，在结构上包含FET482，分别与在漏极和正电源之间的电阻484及在源极和地之间的电阻486连接；及电阻488，用于在FET482的栅极上施加规定的偏压。当在FET482的栅极上输入交流信号时，从FET482的漏极输出使相位反转后的反相信号。此外，该反相电路480具有由2个电阻484、486的电阻比决定的规定增益。
这样，在规定频率下，由2个移相电路410C、410C′使相位移动180°，并由连接于后级的反相电路480使相位进一步反转，因而由这3个电路的总体产生的合计相移量为360°。因此，将反相电路480的输出通过反馈电阻170反馈到前级移相电路410C的输入侧，并将该反馈信号与通过输入电阻174输入的信号相加，同时，通过调整反相电路480的增益，进行与图2所示的调谐电路1同样的调谐动作。
另外，在图50所示的调谐电路1G中，将反相电路480的输出通过反馈电阻170进行了反馈，但也可以与图41所示的调谐电路1F一样，在该反相电路480的后级连接分压电路160。
图51是表示调谐电路的另一变形例的电路图。与图50不同，在结构上包含图41所示的后级移相电路430C。
图51所示的调谐电路1H，在结构上包含2个移相电路430C′、430C，通过将各自的输入交流信号的相位移动规定量而在规定频率下进行合计为180°的相移；反相电路480，使后级移相电路430C的输出信号的相位进一步反转；及加法电路，分别通过反馈电阻170和输入电阻174将从反相电路480输出的信号(反馈信号)与在输入端子190上输入的信号(输入信号)以规定的比例相加。
后级移相电路430C，其详细结构及输入输出的相位关系，与采用图44和图45说明过的一样，例如，假定由电容器434和电阻436构成的CR电路的时间常数为T2，则频率为ω＝1/T2时的相移量_6，为沿时针转动方向(相位滞后方向)的90°。
而前级移相电路410C′，其基本结构与上述后级移相电路430C相同，具有将移相电路430C内的电阻435置换为可以由从外部施加的控制电压改变电阻值的可变电阻436的结构。因此，例如，如假定由可变电阻436和电容器434构成的CR电路的时间常数为T4，则频率为ω＝1/T4时的相移量_6′，为沿时针转动方向的90°。
这样，在规定频率下，由2个移相电路430C′、430C使相位移动180°，并由连接于后级的反相电路480使相位进一步反转，因而由这3个电路的总体产生的合计相移量为360°。因此，将反相电路480的输出通过反馈电阻170反馈到前级移相电路430C′的输入侧，并将该反馈信号与通过电阻174输入的信号相加，同时，通过调整反相电路480的增益，进行与图2所示的调谐电路1同样的调谐动作。
另外，与图41所示的调谐电路一样，在图51所示的调谐电路中，也可以在反相电路480的后级连接分压电路160，从而在调谐的同时进行放大。
同时，上述各种调谐电路1F、1G、1H等，由2个移相电路和同相电路或2个移相电路和反相电路构成，并由连接后的3个电路总体在规定频率下使合计的相移量为360°，从而可进行规定的调谐动作。因此，当只着眼于相移量时，3个电路按怎样的顺序连接，具有一定程度的自由度，可以根据需要决定连接顺序。
另外，在上述图50和图51所示的调谐电路1G、1H中，给出了在移相电路内部包含CR电路的例，但也可以将在内部包含LR电路的移相电路级联连接而构成调谐电路。例如，可以连接图46所示的移相电路410L以代替图50所示调谐电路的前级移相电路410C，也可以连接将移相电路410L的可变电阻116置换为电阻值固定的电阻后的移相电路，以代替后级移相电路410C′。或者，可以连接将图48所示移相电路430L的电阻436置换为可变电阻后的移相电路，以代替图51所示调谐电路的前级移相电路430C′，也可以连接移相电路430L以代替后级移相电路430C。
图52是表示调谐电路的第12变形例的电路图。在该图中示出的调谐电路1J，在结构上包含同相电路550，不改变所输入的交流信号的相位地进行输出；2个移相电路510C、530C，分别使输入信号的相位移动规定量，从而在规定的频率下进行合计为360°的相移；分压电路160，由设在后级移相电路530C的更后一级的电阻162和164构成；及加法电路，由于分别通过反馈电阻170和输入电阻174(假定输入电阻174的电阻值为反馈电阻170的电阻值的n倍)使分压电路160的分压输出(反馈信号)和在输入端子190输入的信号(输入信号)按规定比例相加。
同相电路550起缓冲器的作用，设置该电路的目的是为了防止在将前级移相电路510C与上述加法电路直接连接时产生信号损失等。同相电路550，例如由发射极跟随器电路或源极跟随器电路构成。在选择反馈电阻170等各元件的元件参数以将直接连接时的损失等抑制到最低限度的情况下，在构成调谐电路时也可以将该同相电路550省去。
图53是将图52所示的前级移相电路510C的结构抽出后示出的电路图。该图所示的前级移相电路510C，在结构上包含差动放大器512，用于以规定的放大倍数将2个输入的差分电压放大后输出；电容器514和可变电阻516，将在输入端122上输入的信号的相位移动规定量后输入到差动放大器512的同相输入端子；电阻518和520，不改变在输入端122上输入的信号的相位而将其电压电平分压为大约1/2后输入到差动放大器512的反相输入端子。
上述可变电阻516，例如，如图53所示，采用在结型FET的源·漏之间形成的沟道作为电阻体，通过改变栅电压，可以使电阻值在一定范围内任意变化。
当在图53所示的输入端122上输入规定的交流信号时，通过电阻518和电阻520将施加在输入端122上的电压Ei分压为大约1/2后的电压施加于差动放大器512的反相输入端子。
另一方面，当输入信号输入到输入端122时，在电容器514和可变电阻516的连接点上出现的信号输入到差动放大器512的同相输入端子。由于输入信号输入到由电容器514和可变电阻516构成的CR电路的一端，所以，由该CR电路将输入信号的相位移动规定量后的信号电压施加于差动放大器512的同相输入端子。差动放大器512输出以规定的放大倍数将按上述方式施加于2个输入端子的电压的差分放大后的信号。
图54是表示图53所示前级移相电路510C的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
如该图所示，出现在可变电阻516两端的电压VR1与出现在电容器114两端的电压VC1相互之间相差90°的相位，将二者矢量相加后，等于输入电压Ei。因此，在输入信号的振幅恒定而只是频率变化的情况下，可变电阻416的两端电压VR1及电容器514的两端电压VC1沿着图54所示的半圆圆周变化。
另外，将施加于差动放大器512的同相输入端子的电压(可变电阻516的两端电压VR1)与施加于的反相输入端子的电压(电阻520的两端电压Ei/2)矢量相减，可得差分电压Eo′。该差分电压Eo′，在图54所示的半圆中，可以用以其中心点为起点、以电压VR1和电压VC1在圆周上的交点为终点的矢量表示，其大小等于半圆的半径Ei/2。
以规定的放大倍数将该差分电压Eo′放大后，可得差动放大器512的输出电压Eo。因此，在上述移相电路510C中，不论输入信号的频率为何值，输出电压Eo都是恒定的，因而可作为全通电路操作。
另外，从图54可以清楚看出，由于电压VR1与电压VC1在圆周上相交成直角，所以，输入电压Ei与电压VR1的相位差，当频率ω从0到∞变化时，以输入电压Ei为基准沿时针转动方向(相位滞后方向)从270°到360°变化。于是，移相电路510C的整体的相移量_9，根据频率而在180°到360°之间变化。
同样，图55是将图52所示的后级移相电路530C的结构抽出后示出的电路图。该图所示的后级移相电路530C，在结构上包含差动放大器532，用于以规定的放大倍数将2个输入的差分电压放大后输出；电阻526和电容器534，将在输入端142上输入的交流信号的相位移动规定量后输入到差动放大器532的同相输入端子；电阻538和540，不改变在输入端142上输入的信号的相位而将其电压电平分压为大约1/2后输入到差动放大器532的反相输入端子。
当在图55所示的输入端142上输入规定的交流信号时，通过电阻538和电阻540将施加在输入端142上的电压Ei分压为大约1/2后的电压，施加于差动放大器532的反相输入端子。
另一方面，当输入信号输入到输入端142时，在电阻536和电容器534的连接点上出现的信号输入到差动放大器532的同相输入端子。由于输入信号输入到由电阻536和电容器534和构成的CR电路的一端，所以，由该CR电路将输入信号的相位移动规定量后的信号电压施加于差动放大器512的同相输入端子。差动放大器532输出以规定的放大倍数将按上述方式施加于2个输入端子的电压的差分放大后的信号。
图56是表示后级移相电路530C的输入输出电压与出现在电容器等上的电压之间的关系的矢量图。
如该图所示，出现在电容器534两端的电压VC2与出现在电阻536两端的电压VR2相互之间相位相差90°的相位，将二者矢量相加后，等于输入电压Ei。因此，在输入信号的振幅恒定而只是频率变化的情况下，电容器534的两端电压VC2及电阻536的两端电压VR2沿着图56所示的半圆圆周变化。
另外，将施加于差动放大器532的同相输入端子的电压(电容器534的两端电压VC2)与施加于反相输入端子的电压(电阻540的两端电压Ei/2)矢量相减，可得差分电压Eo′。该差分电压Eo′，在图56所示的半圆中，可以用以其中心点为起点、以电压VC2和电压VR2在圆周上的交点为终点的矢量表示，其大小等于半圆的半径Ei/2。
以规定的放大倍数将该差分电压Eo′放大后，可得差动放大器532的输出电压Eo。因此，在上述移相电路530C中，不论输入信号的频率为何值，输出电压Eo都是恒定的，可作为全通电路操作。
另外，从图56可以清楚看出，由于电压VC2与电压VR2在圆周上相交成直角，所以，输入电压Ei与电压VC2的相位差，当频率ω从0到∞变化时，从0°到90°变化。于是，移相电路530C的整体的相移量_10，根据频率而在0°到180°之间变化。
按照上述方式，在2个移相电路510C、530C的每一个中分别将相位移动规定量，并如图54和图56所示，在规定频率下，由2个移相电路510C、530C的总体输出相移量合计为360°的信号。
另外，后级移相电路530C的输出，被从输出端子192作为调谐电路1J的输出取出，同时，将使该移相电路530C的输出通过分压电路160后的信号经由反馈电阻170反馈到同相电路550C的输入侧。然后，将该反馈信号与通过输入电阻174输入的信号相加，并将该相加后的信号通过同相电路550输入到前级移相电路510C。
此外，通过调整上述2个移相电路510C、530C的各自的增益，可以补偿图52所示的二个移相电路510C、530C、分压电路160的衰减及在反馈回路中产生的损失，且能将调谐电路整体的回路增益设定在1以下。也可以不调整移相电路510C、530C的各自的增益，而调整同相电路550的增益，使其保持1以上的值。
从调谐电路1J的输出端子192取出的是输入到分压电路160前的移相电路530C的输出，所以，可以保持调谐电路1J本身的增益，因而能在进行调谐动作的同时将信号的振幅放大。
在图52所示的调谐电路中，当不需要放大动作时，也可将分压电路160省略，而将移相电路530C的输出直接反馈到前级侧。或者，使分压电路160内的电阻162的电阻值为极小的值，从而将分压比设定为1。
图52所示的调谐电路1J，虽然其构成为在各移相电路510C、530C中包含CR电路，但也可以采用将CR电路置换为由电阻和电感器构成的LR电路后的移相电路构成调谐电路。
图57是表示包含LR电路的移相电路的另一种结构的电路图，示出置换图52所示调谐电路1J的前级移相电路510C的一种可能的结构。该图所示的移相电路510L，具有将图52所示移相电路510C内的由电容器514和可变电阻516构成的CR电路置换成由可变电阻516和电感器517构成的LR电路后的结构。与电感器517串联连接的电容器519，用于阻止直流电流，其阻抗在动作频率下设定得极小、即具有大的静电电容。
图57是表示移相电路510L的输入输出电压与出现在电感器等上的电压的关系的矢量图。如假定由可变电阻516和电感器517构成的LR电路的时间常数为T1(如设可变电阻516的电阻值为R、电感器517的电感为L，则T1＝L/R)，则图58所示的移相电路510L的相移量_11与上述的式(6)给出的_1相同。
而如果将图52所示的移相电路510C与图57所示的移相电路510L进行比较，则使形成可变电阻516的FET的栅电压改变时的各相移量的变化方向相反。例如，在移相电路510C中，使可变电阻516的栅电压上升而使电压VR1减低时，调谐频率向高频侧变化。另一方面，在移相电路510L中，使可变电阻516的栅电压上升而使电压VR1减低时，调谐频率向低频侧变化。因此，在将移相电路510C置换成移相电路510L时，在图13中，必须将触发器63的2个端子与三态缓冲器700、702的连接调换，或将2个三态缓冲器700、702的输出端的连接端彼此调换，即必须作若干的变更，以便使从频率控制电路2向调谐电路施加的控制电压的变化方向与调谐电路的调谐频率的变化方向变成反向。
图59是表示包含LR电路的移相电路的另一种结构的电路图，示出置换图52所示调谐电路1J的前级移相电路530C的一种可能的结构。该图所示的移相电路530L，具有将图55所示移相电路530C内的由电阻536和电容器534构成的CR电路置换成由电感器537和电阻536构成的LR电路后的结构。与电感器537串联连接的电容器539，用于阻止直流电流，其阻抗在动作频率下设定得极小、即具有大的静电电容。
该移相电路530L具有将图55所示移相电路530C内的由电阻536和电容器534构成的CR电路置换为由电感器537和电阻536构成的LR电路后的结构。
图60是表示移相电路530L的输入输出电压与出现在电感器等上的电压的关系的矢量图。如假定由电感器537和电阻536构成的LR电路的时间常数为T2(如设电感器537的电感为L、电阻536的电阻值为R、，则T2＝L/R)，则图60所示的移相电路530L的相移量_12与上述的式(7)给出的_2相同。
这样，图57中示出的移相电路510L及图59中示出的移相电路530L，分别与图53或图55所示的移相电路510C、530C等效，因而在图52所示的调谐电路1J中，可分别将前级的移相电路510C置换为图57中示出的移相电路510L、将后级的移相电路530C置换为图59中示出的移相电路530L。在将2个移相电路510C、530C的双方置换为移相电路510L、530L时，通过对调谐电路的整体进行集成，很容易使调谐频率达到高的频率。
另外，在只将2个移相电路510C、530C中的任何一个置换为移相电路510L或530L的情况下，在对含有构成LR电路的电感器、或将该电感器除去的调谐电路的整体进行集成时，可以防止因温度变化而引起的调谐频率的变化、即可以进行所谓的温度补偿。
在图52中示出的调谐电路1J包含移相方向彼此不同的2个移相电路，但也可以将结构基本相同的2个移相电路组合而构成调谐电路。
图61是表示调谐电路的另一种结构的电路图。在该图中示出的调谐电路1K，在结构上包含反相电路580，用于将所输入的交流信号反相后输出；2个移相电路510C、510C′，通过将各自的输入交流信号的相位移动规定量而在规定频率下进行合计180°的相移；分压电路160，由设置在后级的移相电路510C′的更后级上的电阻162和164构成；及加法电路，分别通过反馈电阻170和输入电阻174将分压电路160的分压输出(反馈信号)与在输入端子190上输入的信号(输入信号)以规定的比例相加。
前级移相电路510C，其详细结构及输入输出的相位关系，与采用图53和图54说明过的一样，后级移相电路510C′，具有将前级移相电路510C内的可变电阻516置换为电阻值固定的电阻515的结构。因此，在规定的频率下，由2个移相电路510C、510C′的总体产生的合计相移量为180°。
另外，连接在2个移相电路510C、510C′的前级的反相电路580，用于使所输入的交流信号反相，例如由发射极接地电路或源极接地电路、或者将运算放大器与电阻组合的电路实现。
这样，在规定频率下，由2个移相电路510C、510C′使相位移动180°，并由连接于前级的反相电路580使相位进一步反转，因而由这3个电路的总体产生的合计相移量为360°。
另外，后级移相电路510C′的输出，从输出端子192作为调谐电路1K的输出取出，同时，将使后级移相电路510C′的输出通过分压电路160后的信号经由反馈电阻170反馈到反相电路580的输入侧。然后，将该反馈的信号与通过电阻174输入的信号相加，并将该相加后的信号输入到反相电路580。
这样，将分压电路160的输出通过反馈电阻170反馈到反相电路580的输入侧，并将该反馈信号与通过电阻174输入的信号相加，同时，调整2个移相电路510C、510C′的增益，以补偿由分压电路160或在反馈电阻170与输入电阻174的连接部产生的损失等，从而可以进行与图52所示调谐电路1J相同的调谐动作及放大动作。另外，也可以不调整移相电路510C、510C′各自的增益，而调整反相电路580的增益。
在图61所示的调谐电路1K中，当不需要放大动作时，也可将分压电路160省略，而将移相电路510C′的输出直接反馈到前级侧。或者，使分压电路160内的电阻162的电阻值为极小的值，从而将分压比设定为1。
图62是表示调谐电路的另一变形例的电路图。与图55不同，在结构上包含图52所示的后级移相电路530C。
图62所示的调谐电路1L，在结构上包含2个移相电路530C′、530C，通过将各自的输入交流信号的相位移动规定量而在规定频率下进行合计180°的相移；反相电路580，用以使后级移相电路530C的输出信号的相位进一步反转；及加法电路，分别通过反馈电阻170和输入电阻174将从反相电路580输出的信号(反馈信号)与在输入端子190上输入的信号(输入信号)以规定的比例相加。
后级移相电路530C，其详细结构及输入输出的相位关系，与采用图55和图56说明过的一样，例如，假定由电容器534和电阻536构成的CR电路的时间常数为T2，则频率为ω＝1/T2时的相移量_10，为沿时针转动方向(相位滞后方向)的90°。
而前级移相电路530C′，其基本结构与上述后级移相电路530C相同，具有将移相电路530C内的电阻536置换为可以由从外部施加的控制电压改变电阻值的可变电阻535的结构。因此，例如，假定由可变电阻535和电容器534构成的CR电路的时间常数为T2，则频率为ω＝1/T2时的相移量_10′，为沿时针转动方向的90°。因此，在规定频率下，由2个移相电路530C′、530C的总体产生的合计相移量为180°。
这样，在采用上述移相电路530C′、530C时，在规定频率下，也是由2个移相电路530C′、530C使相位移动180°，并由连接于前级的反相电路580使相位进一步反转，因而由这3个电路的总体产生的合计相移量为360°因此，在上述调谐电路1L中，将分压电路160的输出通过反馈电阻170反馈到反相电路580的输入侧，并将该反馈信号与通过输入电阻174输入的信号相加，同时，调整2个移相电路530C、530C′的增益，以补偿由分压电路160或在反馈电阻170与输入电阻174的连接部产生的损失等，且将反馈回路的回路增益设定在1以下，从而可以进行与图61所示调谐电路1K等相同的调谐动作及放大动作。
另外，图61和图62所示的调谐电路1K、1L，将内部包含CR电路的移相电路级联连接，但也可以在至少一个移相电路内部包含LR电路。
具体地说，在图61所示的调谐电路1K中，将前级移相电路510C置换为图57所示的移相电路510L，或将后级移相电路510C′置换为采用电阻值固定的电阻515代替图57所示的移相电路510L内的可变电阻516后的移相电路510L′。或者，将2个移相电路510C、510C′的双方置换为上述的移相电路510L、510L′。
另外，在图62所示的调谐电路1L中，将前级移相电路530C′置换为采用可变电阻535代替图59所示的移相电路530L内的电阻536后的移相电路530L′，或将后级移相电路530C置换为图59所示的移相电路530L。或者，将移相电路530C′、530C的双方置换为上述的移相电路530L′、530L。
但是，在将图61所示的前级移相电路510C置换为图57所示的移相电路510L时，或将图62所示的前级移相电路530C′置换为将图59所示的移相电路530L的电阻变更为可变电阻535后的移相电路时，由于形成可变电阻的FET的栅电压改变时的各相移量的变化方向相反，所以，在图13中，必须将触发器63的2个输出端子与三态缓冲器700、702的连接调换，或将2个三态缓冲器700、702的输出端的连接端彼此调换，即必须作若干的变更，以便使从频率控制电路2向调谐电路施加的控制电压的变化方向与调谐电路的调谐频率的变化方向变成反向。
在图61和图62所示的调谐电路1K、1L中，当不需要放大动作时，也可将分压电路160省略，而将移相电路510C′等的输出直接反馈到前级侧。或者，使分压电路160内的电阻162的电阻值为极小的值，从而将分压比设定为1。
同时，上述各种调谐电路1J、1K、1L，在结构上包含反相电路和2个移相电路、或同相电路和2个移相电路，并当着眼于相移时由连接3个电路后的总体在规定频率下使合计的相移量为360°，从而可进行规定的调谐动作。因此，当只着眼于相移量时，在前级使用二个移相电路中哪一个，或者将上述3个电路按怎样的顺序连接，具有一定程度的自由度，可以根据需要决定连接顺序。
同时，在图1等中示出的各种调谐机构，使在构成调谐电路的移相电路中的一个移相电路内的可变电阻116等用结型FET形成，但也可以采用其他元件构成可变电阻。
图63是表示将图3所示移相电路110C内的可变电阻116置换为用MOS型的FET形成的可变电阻126的结构的电路图。这样，可以用在MOS型的FET的源·漏间形成的沟道作为电阻体。在这种情况下，通过改变施加于栅极的控制电压即可使该FET的沟道电阻变化，所以，可以使调谐电路1等的调谐频率在一定范围内任意变化。
另外，在上述各调谐电路中，通过改变前级移相电路内部的可变电阻116的电阻值来改变调谐频率，但也可以将该可变电阻置换为固定电阻，同时将后级移相电路内部的电阻136等置换为由结型或MOS型FET形成的可变电阻，并通过改变施加于该FET栅极的控制电压而使总体的调谐频率改变。但当控制电压改变时的相移方向变成反向时，在图13中，必须将触发器63的2个端子与三态缓冲器700、702的连接调换，或将2个三态缓冲器700、702的输出端的连接端彼此调换，即必须作若干的变更，以便使从频率控制电路2向调谐电路1施加的控制电压的变化方向与调谐电路1的调谐频率的变化方向变成反向。
或者，也可以在前级和后级移相电路内部分别设置可变电阻。在这种情况下，由于可以同时改变2个移相电路的各自的相移量，所以，具有能够将总体的调谐频率变化量、即调谐频率的变化范围设定得很大的优点。进一步，在图2等中，也可以将调谐电路内的2个移相电路的前后位置交换。
另外，上述移相电路110C等，通过改变与电容器114等串联连接的可变电阻116等的电阻值而使相移量变化，从而改变总体的调谐频率，但也可以通过改变电容器114等的静电电容来改变总体的调谐频率。
例如，通过将2个移相电路的至少一个内所包含的电容器114等置换为可变电容元件来改变其静电电容，可以使各移相电路的相移量改变，从而改变调谐频率。更具体地说，上述可变电容元件，可以由能够改变施加在阳极·阴极之间的反向偏置电压的变容二极管、或能够通过栅极电压改变栅极电容的FET形成。而为使施加于上述可变电容元件的反向偏置电压可变，只须将阻止直流电流用的电容器与该可变电容元件串联连接即可。
另外，在图2等中，移相电路110C内的可变电阻116由FET形成，但也可以用FET以外的元件形成可变电阻116。例如，图64是采用FET以外的元件作为移相电路110C或130C内的可变电阻时的一例的电路图。在该图中示出的结构是，使调谐电路1所包含的一个移相电路110C′在结构上包含CdS光耦合器，同时，在频率控制电路2所包含的电压合成电路7E与该移相电路110C′之间连接将控制电压变换为控制电流的电压-电流变换电路200。
图64所示的移相电路110C′，具有将图3所示移相电路110C内的用FET形成的可变电阻116置换为由CdS光传感器及发光二极管构成的CdS光耦合器177的结构。该光耦合器177所包含的CdS传感器，具有发光二极管的发光量越多电阻值越小的特性，所以，可以将这种CdS光耦合器177作为其电阻值可随从外部施加的控制电流而变化的可变电阻使用。
图64所示的电压合成电路7E，具有将图13所示电压合成电路7部分地改变后的结构，其不同点是将图13的电压合成电路7内的由可变电阻706和电阻722构成的偏置电路去掉。
另外，图64所示的电压-电流变换电路200，在结构上包含运算放大器204，在其反相输入端子上通过电阻202输入电压合成电路7E的输出即控制电压；及可变电阻206，用于产生可变的偏置电压。
运算放大器204，在输出端子与反相输入端子之间连接着上述光耦合器177内的发光二极管，同相输入端子接地。因此，当电压合成电路7E的输出电压(控制电压)确定时，由电阻202和可变电阻206的电阻比决定的规定电流流过光耦合器177内的发光二极管，使与该发光二极管相对的CdS光传感器具有与发光二极管的发光量对应的一定的电阻值。
因此，通过降低电压合成电路7E的输出电压，使流过发光二极管的电流值减小而减少发光量，就可以使CdS光传感器具有的电阻值增大，从而使调谐电路1的调谐频率降低。相反，通过升高电压合成电路7E的输出电压，使流过发光二极管的电流值增大而增加发光量，即可使CdS光传感器具有的电阻值减小，从而使调谐电路1的调谐频率升高。这种关系与由上述FET形成的可变电阻和控制电压的关系相同，可以通过完全相同的控制程序使调谐电路1的调谐频率与输入信号的频率一致。
这样，通过采用光耦合器177作为可变电阻，也可以构成实现上述实施形态的调谐机构的调谐电路。当采用光耦合器177作为可变电阻时，不论可变电阻的两端电压等是何值，总是可以得到一定的电阻值，所以具有很容易获得畸变小的调谐输出的优点。但是，由于不可能将包含光耦合器的调谐电路1的整体在半导体衬底上进行集成，所以只有将光耦合器177作为单个部件用连接线等接线。
另外，在上述的实施形态中，由采用运算放大器的移相电路110C等构成调谐电路1-1E，从而能实现高的稳定性，但在象本实施形态的移相电路110C等这样的用法中，在偏移电压或电压增益上并不要求有那么高的性能，所以，也可以使用具有规定放大倍数的差动放大器代替各移相电路内的运算放大器。
图65是在采用运算放大器的结构中将移相电路的动作所需要的部分抽出的电路图，整体作为具有规定放大倍数的差动放大器而进行操作。该图所示的差动放大器，包括由FET构成的差动输入级100、对该差动输入级100供给恒定电流的恒流电路102、对恒流电路102供给规定偏置电压的偏置电路104、及与差动输入级100连接的输出放大器106。如该图所示，省去了实际运算放大器所包含的用于获得电压增益的多级放大电路，因而可以使差动放大器的结构简化，并能实现宽的频带。这样，通过进行电路的简化，可以提高动作频率的上限，所以能够提高采用这种形态的差动放大器构成的调谐电路1等的调谐频率上限。
另外，本发明并不限定于上述各种实施形态，在本发明的基本实质范围内可以实施各种变形。
例如，在图2中示出了详细结构的调谐电路1等，采用反馈电阻170作为反馈阻抗元件、采用输入电阻174作为输入阻抗元件，但由于只要能将输入到各元件的信号相加而不改变相位关系即可，所以可以用电容器代替电阻形成反馈阻抗元件及输入阻抗元件，或也可以将电阻和电容等组合并同时调整阻抗的实数部分与虚数部分之比。
反馈电阻170及输入电阻174中的至少一个电阻，还可以用可变电阻构成，从而能使调谐电路1等的调谐频带宽度可变。
另外，在图2所示的移相电路110C等中，可变电阻116由一个FET构成，但也可以将p沟道的FET与n沟道的FET并联连接而构成一个可变电阻。这样，通过将2个FET组合而构成可变电阻，由于可以改善FET的非线性区域，所以能减小调谐输出的畸变。
产业上的应用可能性如上所述，本发明的调谐方式，由于对调谐电路的调谐频率进行反馈控制以消除调谐电路的输入信号频率与调谐频率的偏差，所以能够可靠地使调谐频率与输入信号的频率一致。因此，在将调谐电路整体集成时，即使每片制成的芯片存在离散偏差，调谐特性也不会有偏差。另外，即使决定调谐频率的各元件的参数随温度等而变化，调谐频率也不发生变化，所以也适合于集成化。
权利要求
1.一种调谐控制方式，其特征在于备有调谐电路，包含2个级联连接的全通型移相电路、及将后级的上述移相电路的输出作为反馈信号反馈到前级的上述移相电路的输入侧、同时将上述反馈信号与输入信号相加后输入到前级的上述移相电路的加法电路，并仅使靠近规定频率的信号通过；及频率控制电路，当对上述调谐电路输入了其频率靠近上述规定频率的信号时，根据上述调谐电路的输入输出信号之间的相位差，使上述调谐电路的调谐频率与上述调谐电路的输入信号的频率一致。
2.根据权利要求1所述的调谐控制方式，其特征在于上述调谐电路所包含的上述2个移相电路的至少一个可以根据从上述频率控制电路输出的控制信号改变相移量，当输入到上述调谐电路的信号的频率与上述调谐电路的调谐频率不同时，通过改变上述2个移相电路的至少一个的相移量，使上述调谐频率与上述调谐电路的输入信号的频率一致。
3.根据权利要求2所述的调谐控制方式，其特征在于上述频率控制电路备有同步整流电路，根据与上述调谐电路的输出信号同步的参照信号，对上述调谐电路的输入信号进行同步整流；及控制信号生成电路，根据上述同步整流电路的输出对上述调谐电路的输入输出信号间的相位差进行检测，并输出使上述调谐电路的调谐频率向着消除该相位差的方向变化的控制信号。
4.根据权利要求3所述的调谐控制方式，其特征在于上述同步整流电路备有参照信号生成电路，输出与上述调谐电路的输出信号同步的参照信号；及开关，与上述参照信号同步地使上述调谐电路的输入信号通过或切断。
5.根据权利要求4所述的调谐控制方式，其特征在于上述参照信号生成电路包含电压比较器，通过将上述调谐电路的输出信号的电压电平与规定电压值进行比较，输出与该比较结果对应的矩形波作为上述参照信号；上述开关将上述矩形波具有的2个电压电平分别作为接通状态和断开状态，在接通状态时使上述调谐电路的输入信号通过。
6.根据权利要求3所述的调谐控制方式，其特征在于上述控制信号生成电路备有脉冲变换电路，根据上述同步整流电路的输出，输出具有与上述调谐电路的输入输出信号间的相位差对应的脉冲宽度的信号；极性判别电路，根据上述调谐电路的输入输出信号中的任何一个，判断上述相位差的极性；及电压合成电路，用于产生与从上述脉冲变换电路输出的信号的脉冲宽度成比例的电压分量，同时，按照上述极性判别电路的判断结果，通过将该电压分量与规定电压相加或相减而进行控制电压合成；将由上述电压合成电路合成的上述控制电压作为上述控制信号输出。
7.根据权利要求6所述的调谐控制方式，其特征在于上述脉冲变换电路包含电压比较器，通过将从上述同步整流电路输出的同步整流输出的电压电平与规定电压值进行比较，输出具有与该比较结果对应的脉冲宽度的信号。
8.根据权利要求6所述的调谐控制方式，其特征在于上述极性判别电路，按照与上述脉冲变换电路输出信号的上升或下降同步的时序，根据上述参照信号进行上述相位差的极性判断。
9.根据权利要求8所述的调谐控制方式，其特征在于上述极性判别电路包含级联连接的2级触发器，与上述脉冲变换电路输出信号的上升或下降同步地保持与上述参照信号对应的逻辑电平。
10.根据权利要求9所述的调谐控制方式，其特征在于上述极性判别电路还包含使上述脉冲变换电路的输出信号延迟规定时间的延迟元件，根据上述脉冲变换电路输出信号的上升或下降按照上述规定延迟时间的时序，进行上述相位差的极性判断。
11.根据权利要求6所述的调谐控制方式，其特征在于上述电压合成电路备有2个开闭装置，根据上述极性判别电路的判断结果，使上述脉冲变换电路的输出信号通过或切断；及电压相加装置，按照从上述2个开闭装置中的任何一个输出的信号的脉冲宽度，进行电压的相加，并按照其中的另一个输出的信号的脉冲宽度，进行电压的相减。
12.根据权利要求11所述的调谐控制方式，其特征在于上述2个开闭装置分别备有第1输入端子、第2输入端子、及输出端子，在上述第1输入端子上输入表示上述极性判别电路的判断结果的信号，在上述第2输入端子上输入上述脉冲变换电路的输出信号，按照上述第1输入端子的电压电平，从上述输出端子输出其逻辑电平与上述第2输入端子相同或不同的信号。
13.根据权利要求12所述的调谐控制方式，其特征在于上述2个开闭装置分别由三态缓冲器、模拟开关、及逻辑门中的任何一个构成。
14.根据权利要求11所述的调谐控制方式，其特征在于上述电压相加装置包含对上述2个开闭装置各自的输出电压的差分进行运算的差分电路。
15.根据权利要求14所述的调谐控制方式，其特征在于上述电压相加装置还包含用于将上述差分电路的输出的高频分量除去的滤波电路。
16.根据权利要求3所述的调谐控制方式，其特征在于在上述同步整流电路的后级连接低通滤波器，当对上述调谐电路被输入AM波时，从上述低通滤波器输出AM检波信号。
17.根据权利要求3所述的调谐控制方式，其特征在于上述频率控制电路备有高频除去电路，用于将与在上述控制信号生成电路中生成的上述控制信号相关的信号所含有的规定频率以上的高频分量除去，在上述调谐电路输入FM波时，从上述高频除去电路输出FM检波信号。
18.根据权利要求2所述的调谐控制方式，其特征在于上述调谐电路所包含的上述2个移相电路的至少一个包含差动放大器，第1电阻的一端与反相输入端子连接，并通过上述第1电阻输入交流信号；第2电阻，连接在上述差动放大器的输出端与上述差动放大器的反相输入端子之间；及串联电路，由电容器或电感器的电抗元件和第3电阻构成，可以根据上述控制信号改变时间常数，并与上述第1电阻的另一端连接；将上述第3电阻及上述电抗元件的连接部与上述差动放大器的同相输入端子连接。
19.根据权利要求18所述的调谐控制方式，其特征在于上述调谐电路备有不改变所输入的交流信号的相位而进行输出的同相电路，上述同相电路插接在由上述级联连接的2个移相电路形成的反馈回路的一部分内；上述调谐电路，仅使靠近由上述级联连接的2个移相电路的总体产生的相移量合计为360°的频率的信号通过。
20.根据权利要求18所述的调谐控制方式，其特征在于上述调谐电路备有使所输入的交流信号的相位反转后输出的反相电路，上述反相电路插接在由上述级联连接的2个移相电路形成的反馈回路的一部分内；上述调谐电路，仅使靠近由上述级联连接的2个移相电路的总体产生的相移量合计为180°的频率的信号通过。
21.根据权利要求18所述的调谐控制方式，其特征在于在上述级联连接的2个移相电路的前级插入由晶体管构成的跟随器电路。
22.根据权利要求18所述的调谐控制方式，其特征在于在由上述级联连接的2个移相电路形成的反馈回路的一部分内插入分压电路；上述调谐电路将输入到上述分压电路的交流信号作为调谐信号输出。
23.根据权利要求18所述的调谐控制方式，其特征在于构成上述级联连接的2个移相电路内的上述串联电路的电阻的至少一个，由可变电阻形成，按照上述控制信号的电压电平改变上述可变电阻的电阻值，即可改变上述调谐电路的调谐频率。
24.根据权利要求18所述的调谐控制方式，其特征在于上述差动放大器是运算放大器。
25.根据权利要求18所述的调谐控制方式，其特征在于将构成部件在半导体衬底上整体形成。
26.根据权利要求2所述的调谐控制方式，其特征在于上述调谐电路所包含的2个移相电路的至少一个包含差动放大器，第1电阻的一端与反相输入端子连接，并通过上述第1电阻输入交流信号；第1分压电路，连接于上述差动放大器的输出端子；第2电阻，连接在上述第1分压电路的输出端与上述差动放大器的反相输入端子之间；及串联电路，由电容器或电感器的电抗元件和第3电阻构成，可以根据上述控制信号改变时间常数，并与上述第1电阻的另一端连接；将上述第3电阻及上述电抗元件的连接部与上述差动放大器的同相输入端子连接。
27.根据权利要求26所述的调谐控制方式，其特征在于上述调谐电路备有不改变所输入的交流信号的相位而进行输出的同相电路，上述同相电路插接在由上述级联连接的2个移相电路形成的反馈回路的一部分内；上述调谐电路，仅使靠近由上述级联连接的2个移相电路的总体产生的相移量合计为360°的频率的信号通过。
28.根据权利要求26所述的调谐控制方式，其特征在于上述调谐电路备有使所输入的交流信号的相位反转后输出的反相电路，上述反相电路插接在由上述级联连接的2个移相电路形成的反馈回路的一部分内；上述调谐电路，仅使靠近由上述级联连接的2个移相电路的总体产生的相移量合计为180°的频率的信号通过。
29.根据权利要求26所述的调谐控制方式，其特征在于在上述级联连接的2个移相电路的前级插入由晶体管构成的跟随器电路。
30.根据权利要求26所述的调谐控制方式，其特征在于在由上述级联连接的2个移相电路形成的反馈回路的一部分内插入第2分压电路；上述调谐电路将输入到上述第2分压电路的交流信号作为调谐信号输出。
31.根据权利要求26所述的调谐控制方式，其特征在于构成上述级联连接的2个移相电路内的上述串联电路的电阻的至少一个，由可变电阻形成，按照上述控制信号的电压电平改变上述可变电阻的电阻值，即可改变上述调谐电路的调谐频率。
32.根据权利要求26所述的调谐控制方式，其特征在于上述差动放大器是运算放大器。
33.根据权利要求26所述的调谐控制方式，其特征在于将构成部件在半导体衬底上整体形成。
34.根据权利要求2所述的调谐控制方式，其特征在于上述调谐电路所包含的上述2个移相电路的至少一个包含差动放大器，第1电阻的一端与反相输入端子连接，并通过上述第1电阻输入交流信号；第2电阻，连接在上述差动放大器的反相输入端子与输出端子之间；第3电阻，一端与上述差动放大器的反相输入端子连接，另一端接地；及串联电路，由电容器或电感器的电抗元件和第4电阻构成，可以根据上述控制信号改变时间常数，并与上述第1电阻的另一端连接；将上述第4电阻及上述电抗元件的连接部与上述差动放大器的同相输入端子连接。
35.根据权利要求34所述的调谐控制方式，其特征在于上述调谐电路备有不改变所输入的交流信号的相位而进行输出的同相电路，上述同相电路插接在由上述级联连接的2个移相电路形成的反馈回路的一部分内；上述调谐电路，仅使靠近由上述级联连接的2个移相电路的总体产生的相移量合计为360°的频率的信号通过。
36.根据权利要求34所述的调谐控制方式，其特征在于上述调谐电路备有使所输入的交流信号的相位反转后输出的反相电路，上述反相电路插接在由上述级联连接的2个移相电路形成的反馈回路的一部分内；上述调谐电路，仅使靠近由上述级联连接的2个移相电路的总体产生的相移量合计为180°的频率的信号通过。
37.根据权利要求34所述的调谐控制方式，其特征在于在上述级联连接的2个移相电路的前级插入由晶体管构成的跟随器电路。
38.根据权利要求34所述的调谐控制方式，其特征在于在由上述级联连接的2个移相电路形成的反馈回路的一部分内插入分压电路；上述调谐电路将输入到上述分压电路的交流信号作为调谐信号输出。
39.根据权利要求34所述的调谐控制方式，其特征在于构成上述级联连接的2个移相电路内的上述串联电路的电阻的至少一个，由可变电阻形成，按照上述控制信号的电压电平改变上述可变电阻的电阻值，即可改变上述调谐电路的调谐频率。
40.根据权利要求34所述的调谐控制方式，其特征在于上述差动放大器是运算放大器。
41.根据权利要求34所述的调谐控制方式，其特征在于将构成部件在半导体衬底上整体形成。
42.根据权利要求2所述的调谐控制方式，其特征在于上述调谐电路备有不改变所输入的交流信号的相位而进行输出的同相电路，上述同相电路插接在由上述级联连接的2个移相电路形成的反馈回路的一部分内；上述2个移相电路的至少一个，包含变换装置，将所输入的交流信号变换为同相和反相的交流信号；串联电路，由电容器或电感器的电抗元件和第1电阻构成，可以根据上述控制信号改变时间常数；及合成装置，使由上述变换装置变换后的一个交流信号通过上述串联电路的一端、使另一个交流信号通过上述串联电路的另一端而进行合成。
43.根据权利要求42所述的调谐控制方式，其特征在于上述调谐电路仅使靠近由上述级联连接的2个移相电路的总体产生的相移量合计为360°的频率的信号通过。
44.根据权利要求42所述的调谐控制方式，其特征在于在由上述级联连接的2个移相电路及上述同相电路形成的反馈回路的一部分内插入分压电路；上述调谐电路将输入到上述分压电路的交流信号作为调谐信号输出。
45.根据权利要求42所述的调谐控制方式，其特征在于上述2个移相电路内的上述变换装置包含晶体管，在上述晶体管的源极和漏极、或发射极和集电极上分别连接其电阻值基本相等的第2电阻，在上述晶体管的栅极或基极上输入交流信号，在上述晶体管的源·漏之间或发射极·集电极之间连接构成上述串联电路的上述电抗元件及上述第1电阻。
46.根据权利要求42所述的调谐控制方式，其特征在于上述级联连接的2个移相电路内的上述第1电阻的至少一个，由可变电阻形成，按照上述控制信号的电压电平改变上述可变电阻的电阻值，即可改变上述调谐电路的调谐频率。
47.根据权利要求42所述的调谐控制方式，其特征在于将构成部件在半导体衬底上整体形成。
48.根据权利要求2所述的调谐控制方式，其特征在于上述调谐电路备有使所输入的交流信号的相位反转后输出的反相电路，上述反相电路插接在由上述级联连接的2个移相电路形成的反馈回路的一部分内；上述2个移相电路的至少一个，包含变换装置，将所输入的交流信号变换为同相和反相的交流信号；串联电路，由电容器或电感器的电抗元件和第1电阻构成，可以根据上述控制信号改变时间常数；及合成装置，使由上述变换装置变换后的一个交流信号通过上述串联电路的一端、使另一个交流信号通过上述串联电路的另一端而进行合成。
49.根据权利要求48所述的调谐控制方式，其特征在于上述调谐电路仅使靠近由上述级联连接的2个移相电路的总体产生的相移量合计为180°的频率的信号通过。
50.根据权利要求48所述的调谐控制方式，其特征在于在由上述级联连接的2个移相电路及上述反相电路形成的反馈回路的一部分内插入分压电路；上述调谐电路将输入到上述分压电路的交流信号作为调谐信号输出。
51.根据权利要求48所述的调谐控制方式，其特征在于上述2个移相电路内的上述变换装置包含晶体管，在上述晶体管的源极和漏极、或发射极和集电极上分别连接其电阻值基本相等的第2电阻，在上述晶体管的栅极或基极上输入交流信号，在上述晶体管的源·漏之间或发射极·集电极之间连接构成上述串联电路的上述电抗元件及上述第1电阻。
52.根据权利要求48所述的调谐控制方式，其特征在于上述级联连接的2个移相电路内的上述第1电阻的至少一个，由可变电阻形成，按照上述控制信号的电压电平改变上述可变电阻的电阻值，即可改变上述调谐电路的调谐频率。
53.根据权利要求48所述的调谐控制方式，其特征在于将构成部件在半导体衬底上整体形成。
54.根据权利要求2所述的调谐控制方式，其特征在于上述调谐电路所包含的上述2个移相电路的至少一个，包括第1串联电路，由电阻值基本相等的第1和第2电阻构成；第2串联电路，由电容器或电感器的电抗元件和第3电阻构成；及差动放大器，以规定的放大倍数对构成上述第1串联电路的第1和第2电阻的连接点的电位与构成上述第2串联电路的上述电抗元件和第3电阻的连接点的电位的差分进行放大并输出；在上述第1和第2串联电路的一端分别输入交流信号，上述第2串联电路可以根据上述控制信号改变时间常数。
55.根据权利要求54所述的调谐控制方式，其特征在于上述调谐电路备有不改变所输入的交流信号的相位而进行输出的同相电路，上述同相电路插接在由上述级联连接的2个移相电路形成的反馈回路的一部分内；上述调谐电路，仅使靠近由上述级联连接的2个移相电路的总体产生的相移量合计为360°的频率的信号通过。
56.根据权利要求54所述的调谐控制方式，其特征在于上述调谐电路备有使所输入的交流信号的相位反转后输出的反相电路，上述反相电路插接在由上述级联连接的2个移相电路形成的反馈回路的一部分内；上述调谐电路，仅使靠近由上述级联连接的2个移相电路的总体产生的相移量合计为180°的频率的信号通过。
57.根据权利要求54所述的调谐控制方式，其特征在于在由上述级联连接的2个移相电路形成的反馈回路的一部分内插入分压电路；上述调谐电路将输入到上述分压电路的交流信号作为调谐信号输出。
58.根据权利要求54所述的调谐控制方式，其特征在于构成上述级联连接的2个移相电路内的上述第1和第2串联电路的电阻的至少一个，由可变电阻形成，按照上述控制信号的电压电平改变上述可变电阻的电阻值，即可改变上述调谐电路的调谐频率。
59.根据权利要求54所述的调谐控制方式，其特征在于将构成部件在半导体衬底上整体形成。
60.根据权利要求2所述的调谐控制方式，其特征在于上述调谐电路包含在一端输入上述输入信号的输入阻抗元件、及在一端输入上述反馈信号的反馈阻抗元件；上述加法电路将上述输入阻抗元件的另一端的信号与上述反馈阻抗元件的另一端的信号相加。
61.根据权利要求60所述的调谐控制方式，其特征在于通过改变上述输入阻抗元件与上述反馈阻抗元件的元件参数之比，改变上述调谐电路的频带宽度。
全文摘要
调谐机构具有调谐电路1、及包含同步整流电路3、脉冲变换电路5、极性判别电路6和电压合成电路7的频率控制电路2。同步整流电路3与调谐电路1的输出同步地进行与输入信号对应的同步整流,脉冲变换电路5,根据同步整流输出,输出具有与输入信号频率和调谐频率的偏差(相位差)相当的脉冲宽度的信号。极性判别电路6判断相位差的极性,电压合成电路7按照所判断的相位差的极性将与从脉冲变换电路5输出的脉冲对应的电压相对于规定电压进行合成并生成施加于调谐电路1用的控制电压。而调谐电路1根据来自频率控制电路2的控制电压使调谐频率与调谐电路1的输入信号频率一致。
文档编号H03J7/02GK1201568SQ96198160
公开日1998年12月9日 申请日期1996年4月23日 优先权日1995年11月9日
发明者池田毅, 大江忠孝, 冈本明 申请人:池田毅