专利名称：二进制计数器读出电路的制作方法
技术领域：
本发明涉及计数器读出电路，尤其是涉及一种用于以异步方式从二进制计数器读取计数值的二进制计数器读出电路。
在二进制计数器异步读出电路的工作过程中，在与用于计数操作的计时无关的由外部所提供的计时时刻来从二进制计数器读出二进制计数值。
图1示出了已有技术的异步二进制计数器读出电路的一个实例方框图。在二进制计数器20中，根据计数时钟CLK来完成计数操作，并且将二进制计数数据CB传送到抽取电路202。电路202首先在与计数时钟信号ELK异步的计数值读出信号TAS的定时内来从二进制计数器201抽取计数数据CB，并最终产生一个二进制计数值。因此，即使当在二进制计数器201的计数的定时接收到信号TAS，电路202也从该处输出在信号TAS的定时抽取的二进制计数数据CB。
然而，由于对于一个产生计数数据的N—比特二进制计数器而言(N为正整数)，其汉明间距的数值范围是从1到N，当在异步抽取定时完成数据读出操作时，其可能发生这样一种情况，即与二进制计数器的计数操作不相关的数据被抽取并被作为计数值输出。在上述的程序中，由于通过抽取操作所获得的值被直接从常规的异步读出电路输出，因此不能保证数据的精确度。
因此本发明的一个目的是提供一种异步读出电路，其通过使用一二进制计数器从而能够提高从二进制计数器所读出的数据的可靠性。
根据本发明，其提供了一种二进制计数器读出电路，其用于二进制计数器的计数数据读出电路中，其中的二进制计数操作是根据具有预定频率的时钟信号来进行，并由此产生计数数据。读出电路包含用于将计数数据转换为格雷码的编码装置，并由此产生第一被编码的计数数据。其还包含用于根据与时钟信号异步的定时信号来抽取第一被编码的计数数据的抽取装置，并由此产生第二被编码的计数数据，另外该读出电路还包含用于将在格雷码中所代表的第二被编码的计数数据解码为计数数据的解码装置。
根据本发明的第一个方面，来自二进制计数器的计数数据被转换为格雷码。然后在异步定时抽取格雷码并将其反向转换为原始的二进制数据。换句话说，在异步定时抽取由格雷码表示的数据。在格雷码系统中，在与二进制计数据的此特数目无关的相邻码间的汉明间距的数值总是固定为1。因此，即使当外部提供的异步计数值读出信号的定时与来自二进制计数器所产生的二进制计数数据的变化点相配时，也可获得具有确保质量的二进制计数数据。
此外，根据本发明，其提供了一种二进制计数器读出电路，其用在二进制计数器的计数数据读出电路中，其中根据有预定频率的时钟信号来进行二进制计数操作并由此产生计数数据。读出电路包括用于将计数数据转换为格雷数据并由此产生第一被编码计数数据的编码装置；以及用于根据时钟信号来产生一第一定时信号的定时发生装置，第一定时信号被延迟一与时钟信号相关的预定时间周期，该读出电路还包括用于根据第一定时信号来抽取第一被编码的计数数据并同此产生第二被编码的计数数据的第一抽取装置；以及用于根据与时钟信号异步的第二定时信号来抽取第二被编码的计数数据从而产生第三被编码的计数数据的第二抽取装置；另外还包含将在格雷码中所表示的第三被编码的计数数据解码的解码装置。
根据本发明的第二个方面，二进制计数器计数数据被转换为格雷码，其将在相对计数时钟信号被稍微延迟的定时被抽取。然后被抽取的格雷码数据在异步的定时被抽取并被反向转换为原始的二进制数据。在从解码装置所获得的格雷码数据中，当二进制计数器的计数数据变化时将与此同时的产生一跳变。然而，由于一旦在稍微延迟的定时抽取格雷码数据，就可在稳定的状态下获取格雷码。这有利于提高异步读出数据的稳定性。
通过下面结合相应附图的描述将会使本发明的目的与特征变得更清楚。其中图1为示出已有技术的常规二进制计数器读出电路的一个实例的方框图及图2为示出根据本发明的二进制计数器读出电路的实例的方框图。
图2示出了根据本发明的二进制计数器读出电路的实例的方框图。在此结构中，二进制计数器101根据计数时钟CLK来进行一计数操作从而产生二进制计数数据CB。格雷编码器102将数据CB从二进制计数器101编码为格雷码从而产生格雷码计数数据DGE1。抽取电路103根据抽取定时信号TSS从抽取定时发生器104抽取数据。通过由格雷编码器102产生的格雷码计数数据DGE1来产生格雷码计数数据DGE2。此外，抽取电路105根据与计数时钟信号CLK异步的计数值读出信号TAS来从抽取电路103抽取计数数据DGE2从而产生格雷码计数数据DGE3。最后，格雷解码器106将来自抽取电路105的数据DGE2解码为二进制数据以最终由此输出一二进制计数值。
抽取定时发生器104根据计数时钟CLK来产生抽取定时信号TSS。在相对于时钟CLK稍微延迟的定时来产生信号TSS然后将其输送到抽取电路103。通过使用信号TSS，电路103可在不造成跳变的情况下来抽取格雷码计数数据。尤其是，在来自格雷编码器102的格雷码计数数据DGE1中，在二进制计数器101增加二进制计数数据的CB时限会发生一跳变。随后，当根据相对时钟CLK稍微延迟的定时信号TSS来抽取数据DGE1时，对于抽取电路103而言有可能抽取计数数据DGE1，其在跳变发生之后是稳定的，从而产生格雷码计数数据DGE2。
假设从与来自定时发生器104的抽取定时信号TSS相对应的抽取电路103输出的格雷码计数数据DGE2处于抽取前值与抽取后值之间的过渡状态并将计数值读出信号TAS在此状态下提供给抽取电路105。在电路105中，抽取前或抽取后的数据DGE2被作为抽取的数据获得。然而，由于数据被表示在格雷码中，因此，无论二进制计数器101的比特数是什么数，抽取前后两码间的汉明间距固定为1。因此，在二进制计数器101的增加操作前后所获得的格雷码计数数据在电路105中被抽取。简而言之，即使在异步定时执行了读出操作，计数值也与从二进制计数器101所获得的计数值有关。由此产生的数据DGE3通过解码器106被转换为二进制数据。
与此相反，当在常规读出电路中从N—比特二进制计数器输出抽取数据时，来自二进制计数器的汉明间距的数值范围为从1至n。这意味着与计数操作无关的数据可根据抽取定时被读出。此外，所获得的数据在不做任何校正或修改的情况下被直接输出。
根据本发明以上描述，来自二进制计数器的数据被表示在格雷码中，这样可在异步读出时限来抽取格雷码计数值。随后，由于所获得的计数值被解码为二进制数据，这可以获得一种好处，即即使当来自二进制计数器的信号的汉明间距大于或等于2时，也可获得正确的计数值。
虽然已结合特定的实施例对本发明进行了描述，其不仅仅局限于实施例，而是由所附的权利要求来限定。必须明确对于本领域的技术人员所作的改变或修改都不脱离本发明的范围及精神。
权利要求
1.一种二进制计数器读出电路，其用于二进制计数器的计数数据读出电路中，其中根据具有预定频率的时钟信号来进行二进制计数操作从而产生计数数据，其特征在于它包含用于将计数数据转换为格雷码并由此产生第一编码的计数数据的编码装置；用于根据与时钟信号异步的定时信号来抽取第一编码的计数数据并由此产生第二编码计数数据的抽取装置；及用于将表示在格雷码中的第二编码计数数据解码为计数数据的解码装置。
2.一种二进制计数器读出电路，其用在二进制计数器的计数数据读出电路中，其中根据具有预定频率的时钟信号来进行二进制计数操作并由此产生计数数据，其特征在于包括用于将计数数据转换为格雷码并由此产生第一编码计数数据的编码装置；用于根据时钟信号产生第一定时信号的定时生成装置，第一定时信号被相对于时钟信号延迟一预定的时间周期；用于根据第一定时信号来抽取第一编码计数数据并由此产生第二编码计数数据的第一抽取装置；用于根据与时钟信号异步的第二定时信号来抽取第二编码计数数据并由此产生第三编码计数数据的第二抽取装置；及用于将表示在格雷码中的第三编码计数数据解码为计数数据的解码装置。
3.根据权利要求2所述的二进制计数器读出电路，其特征在于相对于时钟信号的第一定时信号的延迟时间比当计数数据被改变时所产生的编码装置的过渡状态的持续周期要长。
4.根据权利要求2所述的二进制计数器读出电路，其特征在于在第一编码计数数据的跳变发生之后的稳态内由第一抽取电路来抽取第一编码计数数据。
5.一种二进制计数器读出方法，其用在二进制计数器的计数数据读出方法中，其中根据具有预定频率的时钟信号来进行二进制计数操作并由此产生计数数据，其特征在于包含如下步骤将计数数据转换为格雷码并由此产生第一编码计数数据；根据与时钟信号异步的定时信号来抽取第一编码计数数据并由此产生第二编码计数数据；及将表示在格雷码中的第二编码计数数据解码为计数数据。
6.一种二进制计数器读出方法，其用在二进制计数器的计数数据读出方法中，其中根据具有预定频率的时钟信号来进行二制制计数操作并由此产生计数数据，其特征在于包含如下步骤将计数数据转换为格雷码并由此产生第一编码计数数据；根据时钟信号产生第一定时信号，第一定时信号相对于时钟信号被延迟一预定的时间周期；根据第一定时信号来抽取第一编码计数数据并由此产生第二编码计数数据；根据与时钟信号异步的第二定时信号来抽取第一编码计数数据并由此产生第三编码计数数据；及将表示在格雷码中的第三编码计数数据解码为计数数据。
全文摘要
一种异步读出电路,其提高了来自二进制计数器的读出数据的可靠性。根据计数时钟由二进制计数器产生的计数数据被格雷编码器转换为格雷码。由格雷码表示的计数数据根据与计数时钟异步的定时信号被抽取电路抽取。被抽取的计数数据用格雷解码器解码为二进制计数数据。
文档编号H03K21/00GK1175129SQ97115218
公开日1998年3月4日 申请日期1997年8月19日 优先权日1996年8月19日
发明者高桥秀彰, 永井孝之 申请人:日本电气株式会社